JP3692109B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3692109B2
JP3692109B2 JP2002309608A JP2002309608A JP3692109B2 JP 3692109 B2 JP3692109 B2 JP 3692109B2 JP 2002309608 A JP2002309608 A JP 2002309608A JP 2002309608 A JP2002309608 A JP 2002309608A JP 3692109 B2 JP3692109 B2 JP 3692109B2
Authority
JP
Japan
Prior art keywords
semiconductor device
film
insulating film
manufacturing
treatment liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002309608A
Other languages
English (en)
Other versions
JP2004146582A (ja
Inventor
学 南幅
之輝 松井
延行 倉嶋
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002309608A priority Critical patent/JP3692109B2/ja
Priority to US10/330,105 priority patent/US6858539B2/en
Publication of JP2004146582A publication Critical patent/JP2004146582A/ja
Priority to US11/025,940 priority patent/US20050118819A1/en
Application granted granted Critical
Publication of JP3692109B2 publication Critical patent/JP3692109B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造に用いられる処理液および半導体装置の製造方法に係り、特に化学的機械的研磨(CMP)後処理に使用される処理液、およびこれを用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、LSIの高集積化に伴なって配線の微細化が急速に進みつつある。これに加えて、配線RCの遅延を緩和するためには新材料の導入が必須とされ、現在、導電材料としては低抵抗のCu(ρ:1.8μΩcm)、絶縁材料としては低誘電率(k:<2.5)の絶縁膜が用いられようとしている。
【0003】
Cu配線は、CMPを用いてダマシン配線として形成されるのが主流である。CMPにより研磨を進めることによって、配線間の導電性物質が除去されるので、従来のAl配線のようなRIEにより形成された配線と比較して、ショートしにくい配線が得られる。
【0004】
CMPを経た絶縁膜および配線の表面には、ダスト(研磨粒子や削れかす)、未反応スラリーといった物質が不可避的に残留する。こうした物質は、従来、キレート錯体化剤および界面活性剤を含有する洗浄液によって除去されていたが、配線間隔が狭まるにしたがって、対応できなくなりつつある。
【0005】
次世代で要求される配線間隔は0.1μm以下と微細であるので、従来では大きな問題とならなかった少量の微小な残留物質が、配線間ショートや絶縁膜の耐圧劣化といった配線不良を引き起こすおそれがある。
【0006】
また、ほとんどの低誘電率絶縁膜には有機成分が含有されていることから、その表面は疎水性を示し、水に馴染みにくい。このため、CMPの処理中および洗浄中には、絶縁膜表面にダストが吸着されやすい。しかも、吸着したダストは、除去されにくく、正常に電気的分離がなされた配線が形成できない要因にもなっている。低誘電率絶縁膜はまた、スクラッチが生じやすいという欠点も有している。
【0007】
なお、上述したような導電材料や絶縁材料に対するCMPの処理で用いられるスラリーとしては、樹脂粒子と無機粒子とを複合化させた複合粒子を水中に分散させてなるものが提案されている(例えば、特許文献1、特許文献2および特許文献3参照)。
【0008】
【特許文献1】
特開2000−269169公報
【0009】
【特許文献2】
特開2000−269170公報
【0010】
【特許文献3】
特開2001−15462公報
【0011】
【発明が解決しようとする課題】
本発明は、配線層や絶縁膜表面の付着物質を効率よく除去することができるポストCMP処理液、およびこれを用いた半導体装置の製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記課題を解決するために、本発明の一態様は、半導体基板上に被処理膜を形成する工程と、前記被処理膜に研磨処理を施す工程と、樹脂粒子が水中に分散された処理液を前記研磨処理の施された後の被処理面に供給し、機械的作用を与えて前記被処理膜の研磨速度10nm/min以下で前記被研磨面を処理する工程とを具備することを特徴とする半導体装置の製造方法を提供する。
【0015】
【発明の実施の形態】
以下、本発明の実施形態を説明する。
【0016】
本発明者らは、CMP直後における配線層の表面に残留したダスト等の除去は、溶解、化学的作用、機械的作用、および界面活性といった4つの基本作用の組み合わせによって、従来達成されていたと考えた。例えば、化学的作用を付与するためのキレート錯体化剤と界面活性のための界面活性剤とが、溶解のための純水に含有されてなる処理液を用い、この処理液が供給された表面を研磨布で研磨することによって、機械的作用が与えられる。
【0017】
一方、化学的作用や界面活性といった作用が必ずしも存在しなくても、十分な機械的作用を与えることによって、ダスト等の残留物質を微細な配線層の表面から除去できることが本発明者らによって見出された。すなわち、本発明の態様の処理液を用い、安定して水中に分散された樹脂粒子により十分な機械的作用を与えれば、微細な配線層表面の付着物質を実質的に除去できることがわかった。
【0018】
本発明の実施形態においては、配線層や絶縁膜の表面から残留物質を除去することが目的であり、SiO2のような絶縁膜、およびCu、Taなどの導電膜の研磨は求められない。むしろ、絶縁膜や導電膜は、本発明の実施形態にかかる処理液を用いた処理によって研磨されてはならないため、本発明の実施形態にかかる処理液の絶縁膜や導電膜の研磨速度は、10nm/min以下に規定される。条件および絶縁膜や導電膜の種類によらず、10nm/min以下の研磨速度であれば、絶縁膜や導電膜は実質的に研磨されないとみることができ、本発明の実施形態の効果が得られる。
【0019】
樹脂粒子の材質としては、例えば、ポリメチルメタクリレート(PMMA)、ポリスチレン、ポリエチレン、ポリエチレングリコール、ポリ酢酸ビニル、ポリブタジエン、ポリイソブチレン、ポリプロピレン、およびポリオキシメチレンなどが挙げられる。樹脂粒子は、単一材質のものを単独で用いてもよいし、互いに異なる材質からなる2種以上の樹脂粒子を組み合わせて用いてもよい。
【0020】
残留物質の除去に研磨布が用いられる場合には、その材質は、不織布、スポンジ、発泡体、および無発泡体などとすることができる。いずれの材質でも樹脂粒子に十分な機械的作用を与えて、残留物質を効率よく除去することができる。
【0021】
こうした樹脂粒子を、純水やイオン水等の水中に分散させて、本発明の実施形態にかかる処理液が得られる。樹脂粒子は、官能基が存在することによって、水中に安定して分散させることができる。しかも、官能基の作用によって、樹脂粒子に界面活性効果が付与されるので、洗浄効果も高められる。残留物質への吸着を促進して洗浄効果をより高めるためには、水中において残留物質と逆の電位となる官能基を選択することが好ましい。
【0022】
後述するように、本発明の実施形態にかかる処理液は、キレート錯体化剤や界面活性剤などを添加することによって、洗浄効果をさらに高めることができる。こうした添加剤は、アニオン性のものが多いため、溶液中での安定分散を考慮すると、樹脂粒子表面も同様にアニオン性であることが望ましい。また、アニオンはカチオンと比較して、安全性が高く種類も多く、コストも安いといったメリットがある。水中でアニオン(例えば−COO-、−SO3 -など)を生じる官能基としては、カルボキシル基およびスルホニル基が挙げられ、特にカルボキシル基が好ましい。なお、水中でカチオン(例えば−NH3 +など)を生じる官能基としては、アミノ基が挙げられる。
【0023】
官能基は、例えば樹脂粒子の表面に結合して存在し、この場合、極微量であっても樹脂粒子表面に存在していれば官能基の機能が発揮される。あるいは、官能基を含む添加剤を別途配合することも可能である。官能基を含む添加剤は、アニオン性およびカチオン性のいずれとしてもよい。アニオン性の添加剤としては、例えば、ドデシルベンゼンスルホン酸またはその塩、アルキルリン酸またはその塩、ドデシルスルホン酸またはその塩、およびアルケニルコハク酸またはその塩などが挙げられ、カチオン性の添加剤としては、例えばセチルアンモニウム塩などが挙げられる。また、例えばポリオキシエチレンおよびアルキルエーテルといったノニオン性の添加剤を用いることもできる。添加剤を別途添加する場合、その配合量は、処理液中で0.01〜5wt%程度とすることが望まれる。この範囲を外れると、所望の効果を得ることが困難となるおそれがある。上述した添加剤のうち、ドデシルベンゼンスルホン酸またはその塩は、疎水部にアルキル鎖とベンゼン環とが存在するため、疎水性材料に対する吸着性が良好である。しかも親水部には、水とも親和性が高いスルホン酸が存在するので、ドデシルベンゼンスルホン酸またはその塩は、それ自体で洗浄効果を高める界面活性剤としての作用も有する。
【0024】
樹脂粒子の一次粒子径は、10nm以上5000nm以下の範囲内とすることが好ましい。こうした範囲を外れると、機械的作用を十分に発現させることができないおそれがある。例えば研磨布を用いる場合、その表面凹凸が5000〜20000nm程度であるので、付着物質を除去するためには、研磨布表面よりも微細な擦りつけによる機械的作用が求められる。ロール洗浄やペンシル洗浄のようにコンディショニングが行なわれない部材を用いる場合でも、効率よい機械的作用を得るために、樹脂粒子の一次粒子径は5000nm以下にとどめることが望まれる。
【0025】
樹脂粒子は、処理液中に0.001wt%のような少量で存在しても、付着物質を除去する効果を得ることができる。デザインルール0.1μm以下の世代に対応するためには、処理液中の樹脂粒子の濃度は、0.1wt%以上20wt%以下の範囲内とすることが望まれる。樹脂粒子の濃度を0.1wt%以上とすることによって、疎水性表面を十分に親水化することが可能となり、洗浄効果が著しく高められる。また、樹脂粒子を安定して水中に分散させて、その効果を十分に発揮させるために、樹脂粒子の濃度の上限は、20wt%とすることが好ましい。
【0026】
樹脂粒子と官能基とを含有する処理液には、必要に応じて、キレート錯体化剤、および界面活性剤などを加えてもよい。こうした成分を加えることによって、除去効果をよりいっそう高めることができる。
【0027】
キレート錯体化剤としては、例えば、シュウ酸、クエン酸、マロン酸、酒石酸、リンゴ酸、および乳酸などの有機酸;アンモニア、およびエチレンジアミンなどの塩基性塩などが挙げられる。こうしたキレート錯体化剤は、例えば0.01〜1wt%程度の量で配合することができる。また界面活性剤としては、例えば、ポリアクリル酸、およびポリカルボン酸等が挙げられ、例えば0.001〜1wt%程度の量で配合することができる。
【0028】
上述したような処理液をCMP後の表面に供給し、研磨布、ロール、またはペンシルといった部材により機械的作用をさらに与えることによって、配線層および絶縁膜の表面から残留物質を除去して、電気特性の高い半導体装置を得ることができる。
【0029】
本発明の一実施形態にかかる方法を用い、Cuダマシン配線を形成した例について説明する。
【0030】
図1は、本発明の一実施形態にかかる方法を表わす工程断面図である。
【0031】
まず、図1(a)に示すように、素子(図示せず)が形成された半導体基板100上に、無機絶縁膜101、および積層絶縁膜103、104を介して、バリアメタル膜105および配線材料膜106を堆積する。
【0032】
無機絶縁膜101には、W(タングステン)からなるプラグ102が埋め込まれている。積層絶縁膜は、比誘電率が2.5未満の第1の絶縁膜103と、この第1の絶縁膜上に形成され、比誘電率が第1の絶縁膜より大きい第2の絶縁膜104とから構成される。第1および第2の絶縁膜の膜厚は、いずれも100nmとすることができる。
【0033】
第1の絶縁膜103は、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、ポリメチルシロキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成することができる。こうした材料からなる第1の絶縁膜は脆弱である。
【0034】
この上に形成される第2の絶縁膜104はキャップ絶縁膜として作用し、例えば、SiC、SiCH、SiCN、SiOC、SiN、およびSiOCHからなる群から選択される少なくとも一種の比誘電率2.5以上の絶縁材料を用いて形成することができる。こうした材質から構成される第2の絶縁膜104の表面は、疎水性を有する。なお、SiO、SiOP、SiOF、およびSiONなどの親水性を有する絶縁膜でも、CMP後に残留物質が付着することがある。こうした絶縁膜に対しても、本発明の実施形態にかかる処理液は好適に用いることができる。
【0035】
バリアメタル膜105および配線材料106は、上述したような積層絶縁膜に配線溝を設けた後、全面に堆積される。バリアメタル膜105は、Taにより膜厚10nmで形成することができ、配線材料膜106は、Cuにより膜厚400nmで形成することができる。
【0036】
なお、図1(a)に示す例においては、バリアメタル膜105および配線材料膜106が設けられる絶縁膜は、第1の絶縁膜103と第2の絶縁膜104との積層構造であるが、単層の絶縁膜を用いてもよい。この場合の絶縁膜は、例えば、ブラックダイアモンド(アプライドマテリアル社製)等により形成することができる。こうした材料からなる絶縁膜もまた、表面は疎水性を有する。
【0037】
次いで、バリアメタル膜105および配線材料膜106の不要部分をCMPにより除去し、図1(b)に示すように第2の絶縁膜104の表面を露出した。CMPは、配線材料膜106の除去(1stポリッシュ)およびバリアメタル膜105の除去(2ndポリッシュ)の2工程で行ない、その条件は以下のとおりとした。
【0038】
(1stポリッシュ)
スラリー:CMS7303/7304(JSR社製)
流量:250cc/min
研磨パッド:IC1000(ロデールニッタ社製)
荷重:300gf/cm2
キャリアおよびテーブルの回転数は、いずれも100rpmとして、1分間の研磨を行なった。
【0039】
(2ndポリッシュ)
スラリー:CMS8301(JSR社製)
流量:200cc/min
研磨パッド:IC1000(ロデールニッタ社製)
荷重:300gf/cm2
キャリアおよびテーブルの回転数は、いずれも100rpmとして、30秒間の研磨を行なった。
【0040】
2ndポリッシュ直後には、図1(b)に示すように、研磨粒子107、研磨生成物108などの物質が、第2の絶縁膜104、バリアメタル膜105、および配線材料膜106上に付着している。
【0041】
こうした付着物質を、本発明の実施形態にかかる処理液により洗浄して除去することによって、図1(c)に示すような清浄な表面が得られる。
【0042】
本発明の実施形態にかかる処理液は、以下のような手法により調製した。
【0043】
(実施例1)
樹脂粒子として、表面にカルボキシル基を有するPMMA粒子(一次粒子径:10nm)を用意し、これを0.001wt%の濃度で純水に分散させて、実施例1の処理液を調製した。
【0044】
(実施例2〜6)
樹脂粒子の濃度を、それぞれ0.01wt%、0.1wt%、1wt%、5wt%、および20wt%に変更した以外は、前述の実施例1と同様にして、実施例2〜6の処理液を調製した。
【0045】
(実施例7)
樹脂粒子として、表面にカルボキシル基を有するポリスチレン粒子(一次粒子径:10nm)を用意し、これを0.1wt%の濃度で純水に分散させて、実施例7の処理液を調製した。
【0046】
(実施例8)
樹脂粒子として、表面にカルボキシル基を有するポリスチレン粒子(一次粒子径:10nm)と、表面にカルボキシル基を有するPMMA粒子(一次粒子径:10nm)との2種類を用意し、いずれも0.05wt%の濃度で純水に分散させて、実施例8の処理液を調製した。
【0047】
(実施例9)
樹脂粒子として、表面にカルボキシル基を有するPMMA粒子(一次粒子径:100nm)を用意し、これを0.1wt%の濃度で純水に分散させて、実施例9の処理液を調製した。
【0048】
(実施例10,11)
樹脂粒子の一次粒子径を、それぞれ1000nmおよび5000nmに変更した以外は前述の実施例9と同様にして、実施例10,11の処理液を調製した。
【0049】
(実施例12)
官能基を含む添加剤としてドデシルベンゼンスルホン酸カリウム0.1wt%を含有する純水に、樹脂粒子としてのPMMA粒子(一次粒子径:10nm)0.1wt%を分散させて、実施例12の処理液を調製した。本実施例の処理液においては、官能基は、樹脂粒子の表面に結合しているのではなく、ドデシルベンゼンスルホン酸カリウムから与えられる。
【0050】
(実施例13)
実施例3と同様の組成の処理液に、有機酸(キレート錯体化剤)としてのシュウ酸0.2wt%を添加して、実施例13の処理液を調製した。
【0051】
(実施例14)
実施例3と同様の組成の処理液に、有機酸(キレート錯体化剤)としてのクエン酸0.2wt%を添加して、実施例14の処理液を調製した。
【0052】
(実施例15)
実施例14と同様の組成の処理液に、界面活性剤としてのポリアクリル酸0.05wt%を添加して、実施例15の処理液を調製した。
【0053】
(実施例16)
樹脂粒子として、表面にスルホニル基を有するポリスチレン粒子(一次粒子径:10nm)を用意し、これを0.1wt%の濃度で純水に分散させて、実施例16の処理液を調製した。
【0054】
(実施例17)
樹脂粒子として、表面にアミノ基を有するポリスチレン粒子(一次粒子径:10nm)を用意し、これを0.1wt%の濃度で純水に分散させて、実施例17の処理液を調製した。
【0055】
(実施例18)
官能基を含む添加剤としてアルケニルコハク酸0.1wt%を含有する純水に、樹脂粒子としてのPMMA粒子(一次粒子径:10nm)0.1wt%を分散させて、実施例18の処理液を調製した。本実施例の処理液においては、官能基としてのカルボキシル基は、樹脂粒子の表面に結合しているのではなく、アルケニルコハク酸から与えられる。
【0056】
(実施例19)
官能基を含む添加剤としてアンモニウムクロライド0.1wt%を含有する純水に、樹脂粒子としてのPMMA粒子(一次粒子径:10nm)0.1wt%を分散させて、実施例19の処理液を調製した。本実施例の処理液においては、官能基としてのアミノ基は、樹脂粒子の表面に結合しているのではなく、アンモニウムクロライドから与えられる。
【0057】
得られた実施例1〜19の処理液を用いて、図1(b)の状態の表面を洗浄した。洗浄は、表面凹凸10000nm程度の研磨布(ロデール・ニッタ社製)上に処理液を供給し、被処理面に接触させて次のような条件で、15〜60秒程度擦り付けることにより行なった。
【0058】
洗浄液流量:300cc/min
荷重:300gf/cm2
キャリアおよびテーブルの回転数:いずれも100rpm
被処理面が乾燥すると残留物質を除去することが困難となるので、こうした洗浄は、被処理面が濡れている状態で行なわれることが好ましい。すなわち、2ndポリッシュが終了した後、同一の装置を用いて連続して行なわれることが望まれる。
【0059】
なお、研磨布による洗浄の代わりに、ロール洗浄やペンシル洗浄を適用することもできる。
【0060】
さらに、以下のような処理液を用いる以外は前述と同様にして図1(b)に示した状態の表面を洗浄し、比較例1〜3とした。
【0061】
比較例1:純水のみ
比較例2:シュウ酸(0.2wt%)を含有する純水
比較例3:シュウ酸(0.2wt%)およびポリアクリル酸(0.05wt%)を含有する純水
なお、比較例3は、従来の処理液に相当する。
【0062】
処理後には、配線(ライン/スペース:0.08μm/0.08μm)について配線ショート歩留まりを調べるとともに、リーク電流値(印加電界1MV/cm)から絶縁膜のI−V特性を測定し、得られた結果を下記表1にまとめる。
【0063】
【表1】
Figure 0003692109
【0064】
表1に示されるように、樹脂粒子と官能基とを含有する処理液(実施例1〜19)で洗浄することによって、得られる半導体装置における電気的特性はいずれも向上した。具体的には、配線ショート歩留まりは90%以上に増加し、リーク電流は11nA以下に低減された。なお、いずれの場合も、配線材料膜106の研磨速度は1.5nm/min程度であり、第2の絶縁膜104の研磨速度は1nm/min程度であった。
【0065】
このことから、樹脂粒子を含有する処理液により、疎水性で脆弱な低誘電率絶縁膜に過度に負荷を加えることなく機械的作用を与えて、電気特性の低下を引き起こすダスト、残留物などを効率よく、しかもスクラッチを引き起こすことなく除去することができたものと考えられる。
【0066】
なお、デザインルール0.1μmの世代では、配線ショート歩留まりは95%以上、リーク電流は10nA未満であることが要求される。0.01wt%以上の濃度で樹脂粒子を含有する処理液(実施例2〜19)を用いることによって、次世代のデザインルールに対応することも可能となる。
【0067】
これに対し、樹脂粒子を含有しない処理液を用いた比較例では、配線ショート歩留まりは75%にとどまっており、リーク電流は最大で6500nAにも達する。すなわち、ダスト等が完全に除去されていないために、この程度の性能しか得られないものと推測される。
【0068】
以上、Cu−CMP後の処理を例に挙げて本発明の実施形態を説明したが、本発明はこれに限定されるものではない。樹脂粒子を含有する処理液は、Al、Wおよびポリシリコンなどを用いた埋め込み電極、配線、プラグの形成にも同様に適用でき、同様の効果が得られる。また、配線層の上に設けられる絶縁膜としてのSiO2などのCMP後処理としても有効であり、効率よく洗浄して清浄な表面を得ることができる。
【0069】
さらに、本発明の実施形態にかかる処理液を用いた処理は、STI(Shallow Trench Isolation)の形成に適用することも可能である。
【0070】
図2を参照して、これについて説明する。
【0071】
まず、図2(a)に示すように、CMPストッパー膜201が設けられた半導体基板200に溝を形成し、その上に絶縁膜202を堆積する。ここで、CMPストッパー膜201としてはSiNが用いられ、絶縁膜202としては、例えば、HDP(高密度プラズマ)法により成膜したSiO2を用いることができる。CMPストッパー膜201としてはC(カーボン)を、また、絶縁膜202としては有機SOGなどの塗布型絶縁膜を用いることもできる。
【0072】
次いで、絶縁膜202の不要部分をCMPにより除去して、図2(b)に示すようにCMPストッパー膜201表面を露出した。CMP条件は以下のとおりとした。
【0073】
スラリー:セリア粒子:0.5wt%+ポリアクリル酸:0.01wt%+純水(pH6)
流量:300cc/min
研磨パッド:IC1000(ロデールニッタ社製)
荷重:300gf/cm2
キャリアおよびテーブルの回転数は、いずれも100rpmとして、1分間の研磨を行なった。
【0074】
CMPストッパー膜201の材質として用いられるCやSiNは、多くの場合、疎水性を有し、ζ電位が等電点である。このため、研磨直後には、図2(b)に示すように、研磨粒子203が付着することがある。
【0075】
こうした付着物質を、本発明の実施形態にかかる処理液により洗浄して除去することによって、図2(c)に示すような清浄な表面が得られる。
【0076】
本発明の実施形態にかかる処理液は、以下のような手法により調製した。
【0077】
(実施例20)
樹脂粒子として、表面にアミノ基を有するPMMA粒子(一次粒子径:50nm)を用意し、これを0.5wt%の濃度で純水に分散させ、さらに界面活性剤としてのポリアクリル酸0.05wt添加して、実施例20の処理液を調製した。
【0078】
実施例20の処理液を用いて、図2(b)の状態の表面を洗浄した。洗浄は、ロール(荏原社製)を用いて、1000cc/minの流量でロール上に処理液を供給し、100rpmのロール回転数で60秒間行なった。その後、純水により、流量1000cc/min、ロール回転数100rpmの条件で60秒間洗浄を行なった。すでに説明したような理由から、洗浄処理は、研磨終了直後の濡れた表面に対して行なわれることが望ましい。
【0079】
さらに、ポリアクリル酸(0.05wt%)を含有する純水を処理液として用いる以外は前述と同様にして、図2(b)に示した状態の表面を洗浄し、比較例4とした。
【0080】
処理後、CMPストッパー膜201上に吸着している研磨粒子群を、欠陥評価装置(KLAテンコール社製)を用いて評価した。その結果、比較例4では、1000個/cm2以上であったのに対し、実施例20では全く観測されなかった。このことから、本発明の実施形態にかかる処理液を用いた洗浄によって、研磨後のCMPストッパー膜201上から研磨粒子が実質的に除去されたことが確認された。
【0081】
なお、実施例20の処理液による絶縁膜202の研磨速度は1nm/min程度であり、CMPストッパー膜201の研磨速度は、0.5nm/min程度であった。
【0082】
本発明の実施形態にかかる処理液は、CMP後処理以外にも適用することができる。例えば、有機酸をさらに含有する処理液は、プラズマCVDなどで成膜した絶縁膜からのダスト除去やシリコン基板の重金属除去などの処理に用いて、清浄な表面を得ることが可能となる。
【0083】
【発明の効果】
以上詳説したように、本発明の態様によれば、配線層や絶縁膜表面の付着物質を効率よく除去することができるポストCMP処理液、およびこれを用いた半導体装置の製造方法が提供される。
【0084】
本発明によれば、例えば、次世代で要求されるデザインルール0.1μm以下の配線を有する高性能・高速な半導体装置を製造することが可能となり、その工業的価値は絶大である。
【図面の簡単な説明】
【図1】本発明の一実施形態にかかる半導体装置の製造方法を表わす工程断面図。
【図2】本発明の他の実施形態にかかる半導体装置の製造方法を表わす工程断面図。
【符号の説明】
100…半導体基板
101…絶縁膜
102…プラグ
103…第1の絶縁膜
104…第2の絶縁膜
105…バリアメタル膜
106…配線材料膜
107…研磨粒子
108…研磨生成物
200…半導体基板
201…CMPストッパー膜
202…絶縁膜
203…研磨粒子

Claims (13)

  1. 半導体基板上に被処理膜を形成する工程と、
    前記被処理膜に研磨処理を施す工程と、
    樹脂粒子が水中に分散された処理液を前記研磨処理の施された後の被処理面に供給し、機械的作用を与えて前記被処理膜の研磨速度10nm/min以下で前記被研磨面を処理する工程とを具備することを特徴とする半導体装置の製造方法
  2. 前記被処理膜は、前記半導体基板上に設けられた凹部を有する絶縁膜上に堆積された導電膜であり、
    前記被処理膜は、前記研磨処理により前記凹部に埋め込まれて埋め込み配線層を形成することを特徴とする請求項1に記載の半導体装置の製造方法
  3. 前記絶縁膜は、比誘電率が2.5未満の第1の絶縁膜を形成する工程と、この第1の絶縁膜上に比誘電率が第1の絶縁膜より大きい第2の絶縁膜を形成する工程とにより形成されることを特徴とする請求項に記載の半導体装置の製造方法
  4. 前記被処理膜を形成する前に、前記半導体基板に溝を形成する工程をさらに具備し、前記被処理膜は、前記半導体基板上に堆積された絶縁膜であり、前記被処理膜は、前記研磨処理により前記溝内に埋め込まれて埋め込み絶縁膜を形成することを特徴とする請求項に記載の半導体装置の製造方法
  5. 前記樹脂粒子は表面に官能基を有することを特徴とする請求項1ないし4のいずれか1項に記載の半導体装置の製造方法
  6. 前記処理液は官能基を含む添加剤を含有することを特徴とする請求項1ないしのいずれか1項に記載の半導体装置の製造方法
  7. 前記樹脂粒子は、ポリメチルメタクリレート、ポリスチレン、ポリエチレン、ポリエチレングリコール、ポリ酢酸ビニル、ポリブタジエン、ポリイソブチレン、ポリプロピレン、およびポリオキシメチレンからなる群から選択される少なくとも一種を含むことを特徴とする請求項1ないし6のいずれか1項に記載の半導体装置の製造方法
  8. 前記官能基は、カルボキシル基、アミノ基、およびスルホニル基からなる群から選択される少なくとも一種を含むことを特徴とする請求項5または6に記載の半導体装置の製造方法
  9. 前記処理液における前記樹脂粒子の一次粒子径は、10nm以上5000nm以下であることを特徴とする請求項1ないし8のいずれか1項に記載の半導体装置の製造方法。
  10. 前記処理液における前記樹脂粒子の粒子濃度は、0.01wt%以上20wt%以下であることを特徴とする請求項1ないしのいずれか1項に記載の半導体装置の製造方法。
  11. 前記処理液は、キレート錯体化剤をさらに含有することを特徴とする請求項1ないし10のいずれか1項に記載の半導体装置の製造方法。
  12. 前記処理液は、界面活性剤をさらに含有することを特徴とする請求項1ないし11のいずれか1項に記載の半導体装置の製造方法。
  13. 前記機械的作用は、研磨布、ロールまたはペンシルにより与えられることを特徴とする請求項ないし12のいずれか1項に記載の半導体装置の製造方法。
JP2002309608A 2002-10-24 2002-10-24 半導体装置の製造方法 Expired - Fee Related JP3692109B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002309608A JP3692109B2 (ja) 2002-10-24 2002-10-24 半導体装置の製造方法
US10/330,105 US6858539B2 (en) 2002-10-24 2002-12-30 Post-CMP treating liquid and method for manufacturing semiconductor device
US11/025,940 US20050118819A1 (en) 2002-10-24 2005-01-03 Post-CMP treating liquid and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002309608A JP3692109B2 (ja) 2002-10-24 2002-10-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004146582A JP2004146582A (ja) 2004-05-20
JP3692109B2 true JP3692109B2 (ja) 2005-09-07

Family

ID=32105275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002309608A Expired - Fee Related JP3692109B2 (ja) 2002-10-24 2002-10-24 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6858539B2 (ja)
JP (1) JP3692109B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687582B1 (en) * 2001-08-31 2010-03-30 Tda Research, Inc. Methods of production, purification, and processing of poly(heteroaromatic) block copolymers with improved solubility or dispersability
JP3898133B2 (ja) * 2003-01-14 2007-03-28 Necエレクトロニクス株式会社 SiCHN膜の成膜方法。
JP2004253791A (ja) * 2003-01-29 2004-09-09 Nec Electronics Corp 絶縁膜およびそれを用いた半導体装置
TWI241626B (en) * 2003-06-02 2005-10-11 Toshiba Corp Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
US7247566B2 (en) * 2003-10-23 2007-07-24 Dupont Air Products Nanomaterials Llc CMP method for copper, tungsten, titanium, polysilicon, and other substrates using organosulfonic acids as oxidizers
CN1654617A (zh) 2004-02-10 2005-08-17 捷时雅株式会社 清洗用组合物和半导体基板的清洗方法及半导体装置的制造方法
JP4257252B2 (ja) * 2004-04-01 2009-04-22 株式会社東芝 半導体装置の製造方法
KR100630737B1 (ko) * 2005-02-04 2006-10-02 삼성전자주식회사 금속 cmp 후 세정액 및 이를 이용한 반도체 소자의금속 배선 형성 방법
WO2007000809A1 (ja) 2005-06-28 2007-01-04 Spansion Llc 半導体装置およびその制御方法
JP5069109B2 (ja) 2005-06-29 2012-11-07 スパンション エルエルシー 半導体装置およびその製造方法
WO2007017926A1 (ja) 2005-08-08 2007-02-15 Spansion Llc 半導体装置およびその制御方法
EP1931817A2 (en) * 2005-08-19 2008-06-18 Houghton Metal Finishing Company Methods and compositions for acid treatment of a metal surface
JP2007157841A (ja) * 2005-12-01 2007-06-21 Toshiba Corp Cmp用水系分散液、研磨方法、および半導体装置の製造方法
TW200734448A (en) * 2006-02-03 2007-09-16 Advanced Tech Materials Low pH post-CMP residue removal composition and method of use
JP2007220891A (ja) * 2006-02-16 2007-08-30 Toshiba Corp ポストcmp処理液、およびこれを用いた半導体装置の製造方法
JP4777197B2 (ja) * 2006-09-11 2011-09-21 富士フイルム株式会社 洗浄液及びそれを用いた洗浄方法
US7951717B2 (en) * 2007-03-06 2011-05-31 Kabushiki Kaisha Toshiba Post-CMP treating liquid and manufacturing method of semiconductor device using the same
JP4922019B2 (ja) * 2007-03-06 2012-04-25 株式会社東芝 半導体装置の製造方法
US20090056744A1 (en) * 2007-08-29 2009-03-05 Micron Technology, Inc. Wafer cleaning compositions and methods
JP5507909B2 (ja) 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
JP2011165751A (ja) * 2010-02-05 2011-08-25 Toshiba Corp 洗浄装置及び半導体装置の製造方法
JP5861346B2 (ja) * 2011-09-15 2016-02-16 株式会社ソシオネクスト 半導体装置の製造方法
JP5909157B2 (ja) * 2012-06-28 2016-04-26 株式会社東芝 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165052A (en) * 1998-11-16 2000-12-26 Taiwan Semiconductor Manufacturing Company Method and apparatus for chemical/mechanical planarization (CMP) of a semiconductor substrate having shallow trench isolation
JP2001015462A (ja) 1999-06-30 2001-01-19 Toshiba Corp スラリー、cmp法および半導体装置の製造方法
JP4505891B2 (ja) * 1999-09-06 2010-07-21 Jsr株式会社 半導体装置の製造に用いる化学機械研磨用水系分散体
US6656842B2 (en) * 1999-09-22 2003-12-02 Applied Materials, Inc. Barrier layer buffing after Cu CMP
EP1104778B1 (en) * 1999-11-22 2004-11-03 JSR Corporation Method of production of composited particle for chemical mechanical polishing
JP2001269169A (ja) 2000-03-24 2001-10-02 Snow Brand Milk Prod Co Ltd 新規α−L−フコシダーゼ
US20020173243A1 (en) * 2001-04-05 2002-11-21 Costas Wesley D. Polishing composition having organic polymer particles
US6620215B2 (en) * 2001-12-21 2003-09-16 Dynea Canada, Ltd. Abrasive composition containing organic particles for chemical mechanical planarization

Also Published As

Publication number Publication date
US20050118819A1 (en) 2005-06-02
US20040082180A1 (en) 2004-04-29
US6858539B2 (en) 2005-02-22
JP2004146582A (ja) 2004-05-20

Similar Documents

Publication Publication Date Title
JP3692109B2 (ja) 半導体装置の製造方法
US6794285B2 (en) Slurry for CMP, and method of manufacturing semiconductor device
JP5329786B2 (ja) 研磨液および半導体装置の製造方法
JP3692067B2 (ja) 銅のcmp用研磨スラリーおよびそれを用いた半導体装置の製造方法
US6046112A (en) Chemical mechanical polishing slurry
JP4130614B2 (ja) 半導体装置の製造方法
JP2009158810A (ja) 化学的機械的研磨用スラリーおよび半導体装置の製造方法
JP4012180B2 (ja) Cmp用スラリー、研磨方法、および半導体装置の製造方法
JP3895949B2 (ja) Cmp用スラリー、およびこれを用いた半導体装置の製造方法
JP2007220891A (ja) ポストcmp処理液、およびこれを用いた半導体装置の製造方法
KR102304733B1 (ko) 표면 처리 조성물, 그리고 이를 사용한 표면 처리 방법 및 반도체 기판의 제조 방법
KR101273705B1 (ko) Cmp 연마액 및 이 cmp 연마액을 사용한 기판의 연마 방법
KR100596644B1 (ko) 구리-기재 재료 중 층의 기계 화학적 연마 방법
TWI433929B (zh) 鎢化學機械研磨後清洗溶液及其使用方法
US20110195888A1 (en) Post-cmp treating liquid and manufacturing method of semiconductor device using the same
JP4922019B2 (ja) 半導体装置の製造方法
JP2004253775A (ja) 化学機械的研磨方法
JP4068323B2 (ja) 研磨方法、および半導体装置の製造方法
JP6737894B2 (ja) ケミカルメカニカルポリッシング方法
JP2004022855A (ja) 半導体装置の製造方法
TWI832902B (zh) 洗淨液組成物
TWI802748B (zh) 中間原料以及使用此的研磨用組成物及表面處理組成物
KR20180117609A (ko) 기판의 화학 기계적 연마 방법
TWI842349B (zh) 中間原料以及使用此的研磨用組成物及表面處理組成物
JP2008305973A (ja) ポストcmp処理液、およびこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050617

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130624

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees