CN111383674B - 用于补偿sonos存储器的灵敏放大器 - Google Patents

用于补偿sonos存储器的灵敏放大器 Download PDF

Info

Publication number
CN111383674B
CN111383674B CN202010146284.0A CN202010146284A CN111383674B CN 111383674 B CN111383674 B CN 111383674B CN 202010146284 A CN202010146284 A CN 202010146284A CN 111383674 B CN111383674 B CN 111383674B
Authority
CN
China
Prior art keywords
current
circuit
data node
node
precharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010146284.0A
Other languages
English (en)
Other versions
CN111383674A (zh
Inventor
刘芳芳
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010146284.0A priority Critical patent/CN111383674B/zh
Publication of CN111383674A publication Critical patent/CN111383674A/zh
Application granted granted Critical
Publication of CN111383674B publication Critical patent/CN111383674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Read Only Memory (AREA)

Abstract

本申请涉及半导体集成电路技术领域，具体涉及一种用于补偿SONOS存储器的灵敏放大器。用于提供参考电流的参考存储单元，参考存储单元包括并联的第一SONOS器件和第二SONOS器件，第一SONOS器件的漏极和第二SONOS器件的漏极相连的节点作为参考存储单元的参考节点；第一电流钳位电路用将流过第一电流钳位电路的电流钳位到与参考存储单元的电流相等；第一预充电电路用于对第一数据节点进行充电；第二电流钳位电路用于将流过第二电流钳位电路的电流钳位到与数据存储单元的电流相等；第二预充电电路用于对第二数据节点进行充电；电流镜像电路用于将输入第一数据节点的参考电流镜像输出至第二数据节点；比较电路用于根据参考电流与数据存储单元电流的比较结果输出数据。

Description

用于补偿SONOS存储器的灵敏放大器
技术领域
本申请涉及半导体集成电路技术领域，具体涉及一种用于补偿SONOS存储器的灵敏放大器。
背景技术
灵敏放大器在对选取的存储电路进行读取的工作过程包括预充电过程和放大过程。
预充电过程(Pre-charge)中：通过向预充电模块施加预充电信号，使得预充电模块向数据节点充电，使得所述数据节点电压上升至预充电电压。
预充电结束后放大过程：将存储器电路电流与参考电流进行比较，根据比较结果对数据节点进行充电或放电，将数据节点的电压与参考电压进行比较，根据比较结果形成输出信号Dout。
存储器电路的电流会根据其中所存储信息的不同而不同，当存储信息为“0”，也就是所述存储器电路为擦除电路(Erase Cell,E Cell)，则存储器电路中会流过大电流，在此情况下，只有与该E Cell电流比较的参考电流适当的小，才能得出E Cell电流大于参考电流的结果，使得Dout＝0，实现读“0”正确；当存储信息为“1”，也就是所述存储器电路为编写电路(Program Cell,P Cell)，则存储器电路中的电流几乎为零，在此情况下，只有与该PCell电流比较的参考电流适当的大，才能得出P Cell电流小于参考电流的结果，使得Dout＝1，实现读“1”正确。
对于相关技术中的SONOS存储器的灵敏放大器，通常将E Cell电流作为参考电流用于与存储器电路的电流进行比较，然而随着使用时间以及使用次数的增加，P Cell电流会有所增加，此种情况下若仍然使用E Cell电流作为参考电流，会由于单元窗口分配不合理会使得读“1”时没有合适的裕度，从而增大读错概率。
发明内容
本申请提供了一种用于补偿SONOS存储器的灵敏放大器，可以解决相关技术中由于单元窗口分配不合理导致数据容易读错的问题。
一方面，本申请实施例提供了一种用于补偿SONOS存储器的灵敏放大器，包括：
参考存储单元、第一电流钳位电路、第一预充电电路、数据存储单元、第二电流钳位电路、第二预充电电路、电流镜像电路和比较电路；
所述参考存储单元用于提供参考电流，所述参考存储单元包括并联的第一SONOS器件和第二SONOS器件，所述第一SONOS器件的漏极和所述第二SONOS器件的漏极相连的节点作为所述参考存储单元的参考节点；
所述第一电流钳位电路的响应端连接第一数据节点，所述第一电流钳位电路的反馈端连接所述参考存储单元的参考节点，用于在放大比较阶段，将流过所述第一电流钳位电路的电流钳位到与所述参考存储单元的电流相等；
所述第一预充电电路连接在电源电压和第一数据节点之间，控制端连接预充控制电压，用于在预充电阶段对所述第一数据节点进行充电；
所述第二电流钳位电路的响应端连接所述第二数据节点，所述第二电流钳位电路的反馈端连接所述数据存储单元的待读取节点，用于在放大比较阶段，将流过所述第二电流钳位电路的电流钳位到与所述数据存储单元的电流相等；
所述第二预充电电路连接在电源电压和第二数据节点之间，控制端连接预充控制电压，用于在预充电阶段对所述第二数据节点进行充电；
所述电流镜像电路连接在所述第一数据节点和所述第二数据节点之间，用于在放大比较阶段将输入第一数据节点的参考电流镜像输出至第二数据节点；
所述比较电路用于根据所述参考电流与所述数据存储单元电流的比较结果输出数据。
可选的，所述第一预充电电路包括第一PMOS管，所述第一PMOS管的漏极连接电源电压，源极连接所述第一数据节点，栅极为所述第一预充电电路的控制端。
可选的，所述所述电流镜像电路包括：
第一电流路径，所述第一电流路径连接在电源电压和第一数据节点之间；
第二电流路径，所述第二电流路径连接在所述电源电压和第二数据节点之间；
镜像路径，所述第一镜像路径的输入端连接第一数据节点，所述第一镜像路径的输出端连接所述第二电流路径。
可选的，所述第一电流路径包括第二PMOS管，所述第二PMOS管的源极连接所述电源电压，漏极连接所述第一数据节点。
可选的，所述第二电流路径包括第三PMOS管，所述第三PMOS管的漏极连接所述电源电压，源极连接所述第二数据节点，栅极连接所述第二PMOS管的栅极。
可选的，所述镜像路径输出端连接所述第三PMOS管的栅极。
可选的，所述第二预充电电路包括第四PMOS管，所述第四PMOS管的源极连接所述电源电压，漏极连接所述第二数据节点，栅极为所述第二预充电电路的控制端。
可选的，所述第一电流钳位电路包括第一NMOS管和第一反相器，所述第一NMOS管的漏极为所述第一电流钳位电路的响应端，源极连接所述第一反相器的输入端，所述第一反相器输出端连接所述第一NMOS管的栅极；
所述第一反相器的输入端为所述第一电流钳位电路的反馈端。
可选的，所述第二电流钳位电路包括第二NMOS管和第二反相器，所述第二NMOS管的漏极为所述第二电流钳位电路的响应端，源极连接所述第二反相器的输入端，所述第二反相器输出端连接所述第二NMOS管的栅极；
所述第二反相器的输入端为所述第二电流钳位电路的反馈端。
可选的，所述比较电路包括比较器，所述比较器的反相输入端连接所述第二数据节点，正相输入端连接参考电压，所述比较器的输出端为所述用于补偿SONOS存储器的灵敏放大器的输出端。
本申请技术方案，至少包括如下优点：通过包括第一SONOS器件和第二SONOS器件并联的参考存储单元，使得提供的参考电流能够随着所述参考存储单元的使用时间和次数的变化，第二参考电流将会补偿第一参考电流，从而在参考电压不变的情况下，能够调整合适的裕度用于读“1”或读“0”，避免因窗口不合适分配导致数据读错。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明相关技术提供的灵敏放大器电路的原理图；
图2是本发明相关技术提供的灵敏放大器电路的时序图；
图3是本发明提供的用于补偿SONOS存储器的灵敏放大器的原理图；
图4是本发明提供的用于补偿SONOS存储器的灵敏放大器中参考存储单元的原理图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参见图1所示，相关技术中的灵敏放大器电路原理图，由四个PMOS晶体管P0～P3、两个NMOS晶体管N0、N1，两个反相器FB1、FB2，两个电容C1、C2，两个压控电流源VD0、VD1，一个比较器CMP1组成。
PMOS晶体管P0～P3的源极与电源电压端Vpwr相连接，PMOS晶体管PM0的漏极与PMOS晶体管P1的漏极和栅极、PMOS晶体管P2的栅极、NMOS晶体管N0的漏极相连接，其连接的节点记为VE。NMOS晶体管NM0的源极与反相器FB1的输入端、压控电流源VD0的正端和电容C1的一端相连接；压控电流源VD0的负端和电容C1的另一端接地GND。反相器FB1的输出端与NMOS晶体管N0的栅极相连接。
PMOS晶体管P2的漏极与PMOS晶体管PM的漏极、NMOS晶体管N1的漏极、比较器CMP1的反向输入端相连接，其连接的节点记为VF。
NMOS晶体管N1的源极与反相器FB2的输入端、压控电流源VD1的正端和电容C2的一端相连接；压控电流源VD1的负端和电容C2的另一端接地GND。反相器FB2的输出端与NMOS晶体管N1的栅极相连接。
比较器CMP1的正向输入端输入参考电压VREF，其输出端作为电路的输出端SOUT。PMOS晶体管PM0、PM3的栅极输入准备信号PREB。
上述灵敏放大器钳位电路的工作原理是：
电路工作在电源电压VDD范围较大的1.7V～5.5V之间；在稳定后的节点VE端的电压时，参考存储单元CKDY提供大电流(相当于“0”电路)与存储电路CCDY的电流进行比较。参考存储单元CKDY在图1中由电容C1和压控电流源VD0构成，存储电路CCDY由电容C2和压控电流源VD1构成。读“0”电路时，节点VF电压为高电平；读“1”电路时，节点VF电压为低电平。上述反相器钳位的灵敏放大器电路的波形图参见图2所示。
作为本发明的实施例，提供一种用于补偿SONOS存储器的灵敏放大器，参照图3和图4，包括：
参考存储单元100、第一电流钳位电路200、第一预充电电路300、数据存储单元400、第二电流钳位电路500、第二预充电电路600、电流镜像电路700和比较电路800。
参考存储单元100用于提供参考电流，参考存储单元100包括并联的第一SONOS(silicon-oxide-nitride-oxide-silicon)器件和第二SONOS器件SONOS2，第一SONOS器件SONOS1的漏极和第二SONOS器件SONOS2的漏极相连的节点作为参考存储单元100的参考节点VA；
第一电流钳位电路200的响应端连接第一数据节点V1，第一电流钳位电路200的反馈端连接参考存储单元100的参考节点VA，用于在放大比较阶段，将流过第一电流钳位电路200的电流钳位到与参考存储单元100的电流相等；具体地，第一电流钳位电路200包括第一NMOS管NM1和第一反相器F1，第一NMOS管NM1的漏极为第一电流钳位电路200的响应端，连接第一数据节点V1，源极连接第一反相器F1的输入端，第一反相器F1输出端连接第一NMOS管NM1的栅极；第一反相器F1的输入端为第一电流钳位电路200的反馈端，连接参考存储单元100的参考节点VA。
第一预充电电路300连接在电源电压VDD和第一数据节点V1之间，控制端连接预充控制电压PRB，用于在预充电阶段对第一数据节点V1进行充电；具体地，第一预充电电路300包括第一PMOS管PM1，第一PMOS管PM1的漏极连接电源电压VDD，源极连接第一数据节点V1，栅极为第一预充电电路300的控制端，用于在预充电阶段，对第一数据节点V1进行充电。
第二电流钳位电路500的响应端连接第二数据节点V2，第二电流钳位电路500的反馈端连接数据存储单元400的待读取节点VB，用于在放大比较阶段，将流过第二电流钳位电路500的电流钳位到与数据存储单元400的电流相等；具体地，第二电流钳位电路500包括第二NMOS管NM2和第二反相器F2，第二NMOS管NM2的漏极为第二电流钳位电路500的响应端，用于连接第二数据节点V2；第二NMOS管NM2源极连接第二反相器F2的输入端，第二反相器F2输出端连接第二NMOS管NM2的栅极；第二反相器F2的输入端为第二电流钳位电路500的反馈端，用于连接数据存储单元400的待读取节点VB。
第二预充电电路600连接在电源电压VDD和第二数据节点V2之间，控制端连接预充控制电压PRB，用于在预充电阶段对第二数据节点V2进行充电；具体地，第二预充电电路600包括第四PMOS管PM4，第四PMOS管PM4的源极连接电源电压VDD，漏极连接第二数据节点V2，栅极为第二预充电电路600的控制端，用于在预充电阶段对第二数据节点V2进行充电。
电流镜像电路700连接在第一数据节点V1和第二数据节点V2之间，用于在放大比较阶段将输入第一数据节点V1的参考电流镜像输出至第二数据节点V2；电流镜像电路700包括：第一电流路径、第二电流路径和镜像路径，第一电流路径连接在电源电压VDD和第一数据节点V1之间，用于使得连有参考存储单元100的路径形成参考电流通路；
第二电流路径连接在电源电压VDD和第二数据节点V2之间，用于使得连有数据存储单元400的路径形成数据电流通路。
第一镜像路径的输入端连接第一数据节点V1，第一镜像路径的输出端连接第二电流路径的控制端，用于使得流入第一数据节点V1的电流从第二电流路径上镜像输出。
具体地，第一电流路径包括第二PMOS管PM2，第二PMOS管PM2的源极连接电源电压VDD，漏极连接第一数据节点V1。第二电流路径包括第三PMOS管PM3，第三PMOS管PM3的漏极连接电源电压VDD，源极连接第二数据节点V2，栅极连接第二PMOS管PM2的栅极。镜像路径输出端连接第三PMOS管PM3的栅极。从而使得流入第一数据节点V1的电流能够镜像至第三PMOS管PM3的源极。
本发明提供的用于补偿SONOS存储器的灵敏放大器包括依次进行的预充阶段和放大比较阶段：
1.预充阶段中：预充控制电压PRB置为低电平时，通过第一预充电电路300和第二预充电电路600分别给第一数据节点V1和第二数据节点V2进行充电至电源电压VDD；在第一数据节点V1和第二数据节点V2进行充电。以第一预充电电路300包括第一PMOS管PM1，第二预充电电路600包括第四PMOS管PM4、电流镜像电路700包括第二PMOS管PM2和第三PMOS管PM3为例，当第一PMOS管PM1和第四PMOS管PM4的栅极输入低电平的预充控制电压PRB，第二PMOS管PM2和第三PMOS管PM3的栅极电压逐渐增大，直至第二PMOS管PM2和第三PMOS管PM3为弱导通状态，参考存储单元100的参考节点VA电压和数据存储单元400数据节点电压逐渐增大。
2.放大比较阶段中：在第二PMOS管PM2和第三PMOS管PM3为弱导通状态时，预充控制电压PRB由低电平置为高电平，第一预充电电路300和第二预充电电路600断路；通过施加的参考节点VA电压使得参考存储单元100产生参考电流，通过施加的数据节点电压使得数据存储单元400产生电流，根据参考电流和数据存储单元400产生电流之间的比较结果，输出数据存储单元400中存储的数据。
在数据存储单元400存储的数据为0时，在读取阶段，数据存储单元400中会产生较大电流，参考存储单元100产生的参考电流；当数据存储单元400的电流大于参考电流，则第二数据节点V2的电压高于参考电压VRE，比较器的反相输入端电压高于正相输入端的电压，则比较器输出“0”，从而实现正确读0。
在数据存储单元400存储的数据为1时，在读取阶段，数据存储单元400中会产生较小电流，参考存储单元100产生的参考电流；当数据存储单元400的电流小于参考电流，则第二数据节点V2的电压低于参考电压VRE，比较器的反相输入端电压低于正相输入端的电压，则比较器输出“1”，从而实现正确读1。
参考电流包括等于第一SONOS器件SONOS1产生的第一参考电流和由第二SONOS器件SONOS2产生的第二参考电流之和；在传统灵敏放大器中，第一参考电流用于比较“0”cell产生的电流，第二参考电流用于比较“1”cell产生的电流。
通过包括第一SONOS器件SONOS1和第二SONOS器件SONOS2并联的参考存储单元100，使得提供的参考电流能够随着参考存储单元100的使用时间和次数的变化，第二参考电流将会补偿第一参考电流，从而在参考电压VRE不变的情况下，能够调整合适的裕度用于读“1”或读“0”，避免因窗口不合适分配导致数据读错。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种用于补偿SONOS存储器的灵敏放大器，其特征在于，包括：
参考存储单元、第一电流钳位电路、第一预充电电路、数据存储单元、第二电流钳位电路、第二预充电电路、电流镜像电路和比较电路；
所述参考存储单元用于提供参考电流，所述参考存储单元包括并联的第一SONOS器件和第二SONOS器件，所述第一SONOS器件的漏极和所述第二SONOS器件的漏极相连的节点作为所述参考存储单元的参考节点；
所述第一电流钳位电路的响应端连接第一数据节点，所述第一电流钳位电路的反馈端连接所述参考存储单元的参考节点，用于在放大比较阶段，将流过所述第一电流钳位电路的电流钳位到与所述参考存储单元的电流相等；
所述第一预充电电路连接在电源电压和第一数据节点之间，控制端连接预充控制电压，用于在预充电阶段对所述第一数据节点进行充电；
所述第二电流钳位电路的响应端连接第二数据节点，所述第二电流钳位电路的反馈端连接所述数据存储单元的待读取节点，用于在放大比较阶段，将流过所述第二电流钳位电路的电流钳位到与所述数据存储单元的电流相等；
所述第二预充电电路连接在电源电压和第二数据节点之间，控制端连接预充控制电压，用于在预充电阶段对所述第二数据节点进行充电；
所述电流镜像电路连接在所述第一数据节点和所述第二数据节点之间，用于在放大比较阶段将输入第一数据节点的参考电流镜像输出至第二数据节点；
所述比较电路用于根据所述参考电流与所述数据存储单元电流的比较结果输出数据。
2.如权利要求1所述的用于补偿SONOS存储器的灵敏放大器，其特征在于，所述第一预充电电路包括第一PMOS管，所述第一PMOS管的漏极连接电源电压，源极连接所述第一数据节点，栅极为所述第一预充电电路的控制端。
3.如权利要求1所述的用于补偿SONOS存储器的灵敏放大器，其特征在于，所述电流镜像电路包括：
第一电流路径，所述第一电流路径连接在电源电压和第一数据节点之间；
第二电流路径，所述第二电流路径连接在所述电源电压和第二数据节点之间；
第一镜像路径，所述第一镜像路径的输入端连接第一数据节点，所述第一镜像路径的输出端连接所述第二电流路径。
4.如权利要求3所述的用于补偿SONOS存储器的灵敏放大器，其特征在于，所述第一电流路径包括第二PMOS管，所述第二PMOS管的源极连接所述电源电压，漏极连接所述第一数据节点。
5.如权利要求3所述的用于补偿SONOS存储器的灵敏放大器，其特征在于，所述第二电流路径包括第三PMOS管，所述第三PMOS管的漏极连接所述电源电压，源极连接所述第二数据节点，栅极连接第二PMOS管的栅极。
6.如权利要求5所述的用于补偿SONOS存储器的灵敏放大器，其特征在于，所述第一镜像路径输出端连接所述第三PMOS管的栅极。
7.如权利要求1所述的用于补偿SONOS存储器的灵敏放大器，其特征在于，所述第二预充电电路包括第四PMOS管，所述第四PMOS管的源极连接所述电源电压，漏极连接所述第二数据节点，栅极为所述第二预充电电路的控制端。
8.如权利要求1所述的用于补偿SONOS存储器的灵敏放大器，其特征在于，所述第一电流钳位电路包括第一NMOS管和第一反相器，所述第一NMOS管的漏极为所述第一电流钳位电路的响应端，源极连接所述第一反相器的输入端，所述第一反相器输出端连接所述第一NMOS管的栅极；
所述第一反相器的输入端为所述第一电流钳位电路的反馈端。
9.如权利要求1所述的用于补偿SONOS存储器的灵敏放大器，其特征在于，所述第二电流钳位电路包括第二NMOS管和第二反相器，所述第二NMOS管的漏极为所述第二电流钳位电路的响应端，源极连接所述第二反相器的输入端，所述第二反相器输出端连接所述第二NMOS管的栅极；
所述第二反相器的输入端为所述第二电流钳位电路的反馈端。
10.如权利要求1所述的用于补偿SONOS存储器的灵敏放大器，其特征在于，所述比较电路包括比较器，所述比较器的反相输入端连接所述第二数据节点，正相输入端连接参考电压，所述比较器的输出端为所述用于补偿SONOS存储器的灵敏放大器的输出端。
CN202010146284.0A 2020-03-05 2020-03-05 用于补偿sonos存储器的灵敏放大器 Active CN111383674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010146284.0A CN111383674B (zh) 2020-03-05 2020-03-05 用于补偿sonos存储器的灵敏放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010146284.0A CN111383674B (zh) 2020-03-05 2020-03-05 用于补偿sonos存储器的灵敏放大器

Publications (2)

Publication Number Publication Date
CN111383674A CN111383674A (zh) 2020-07-07
CN111383674B true CN111383674B (zh) 2023-08-22

Family

ID=71221367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010146284.0A Active CN111383674B (zh) 2020-03-05 2020-03-05 用于补偿sonos存储器的灵敏放大器

Country Status (1)

Country Link
CN (1) CN111383674B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863054B (zh) 2020-08-13 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
CN112071341B (zh) * 2020-08-31 2022-12-06 上海华虹宏力半导体制造有限公司 感测放大器电路结构
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
US11929111B2 (en) 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
CN113643732B (zh) * 2021-01-14 2024-03-26 北京航空航天大学 一种磁性存储器件读取电路
CN113793629B (zh) * 2021-09-02 2022-09-06 中天弘宇集成电路有限责任公司 灵敏放大器及存储装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106205713A (zh) * 2016-06-29 2016-12-07 上海电机学院 一种高速感应放大器
CN108389598A (zh) * 2018-03-26 2018-08-10 上海华虹宏力半导体制造有限公司 反相器钳位的灵敏放大器电路
CN109346118A (zh) * 2018-09-29 2019-02-15 上海华虹宏力半导体制造有限公司 用于sonos单元的灵敏放大器电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106205713A (zh) * 2016-06-29 2016-12-07 上海电机学院 一种高速感应放大器
CN108389598A (zh) * 2018-03-26 2018-08-10 上海华虹宏力半导体制造有限公司 反相器钳位的灵敏放大器电路
CN109346118A (zh) * 2018-09-29 2019-02-15 上海华虹宏力半导体制造有限公司 用于sonos单元的灵敏放大器电路

Also Published As

Publication number Publication date
CN111383674A (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
CN111383674B (zh) 用于补偿sonos存储器的灵敏放大器
US6937088B2 (en) Potential generating circuit capable of correctly controlling output potential
KR100221939B1 (ko) 반도체 기억장치 및 고전압 절환회로
US7859322B2 (en) Internal power-supply circuit
CN111313848B (zh) 电荷转移型灵敏放大器
JPH11317089A (ja) 高電圧発生回路
US7522463B2 (en) Sense amplifier with stages to reduce capacitance mismatch in current mirror load
JP2012244660A (ja) 昇圧回路を備えた半導体装置
CN111383696B (zh) 嵌入式快闪存储单元数据读取电路
KR20060118733A (ko) 반도체 장치의 온도 보상 발진 회로
JP4817960B2 (ja) オシレータ回路及び半導体記憶装置
CN105185404A (zh) 电荷转移型灵敏放大器
KR20070122131A (ko) 부전위 방전 회로
CN108389598B (zh) 反相器钳位的灵敏放大器电路
US7872913B2 (en) Nonvolatile analog memory
US6480421B2 (en) Circuit for reading non-volatile memories
JP7153458B2 (ja) 半導体装置及び電子機器
CN110956994A (zh) 编程结果检测电路、检测方法、快闪存储器及编程方法
CN111583975B (zh) 灵敏放大器
CN112462836B (zh) 应用于ldo中带延迟功能的pok电路及ldo电路
CN113948144B (zh) 反熔丝存储单元状态检测电路及存储器
CN113948142B (zh) 反熔丝存储单元状态检测电路及存储器
CN107665718B (zh) 电荷转移型灵敏放大器
US20120306549A1 (en) Semiconductor integrated circuit
CN116129972A (zh) 钳位电压产生电路、读出电路、电源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant