CN113643732B - 一种磁性存储器件读取电路 - Google Patents

一种磁性存储器件读取电路 Download PDF

Info

Publication number
CN113643732B
CN113643732B CN202110900110.3A CN202110900110A CN113643732B CN 113643732 B CN113643732 B CN 113643732B CN 202110900110 A CN202110900110 A CN 202110900110A CN 113643732 B CN113643732 B CN 113643732B
Authority
CN
China
Prior art keywords
circuit
memory device
current source
magnetic memory
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110900110.3A
Other languages
English (en)
Other versions
CN113643732A (zh
Inventor
李鑫
赵巍胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Publication of CN113643732A publication Critical patent/CN113643732A/zh
Application granted granted Critical
Publication of CN113643732B publication Critical patent/CN113643732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供了一种磁性存储器件读取电路，包括：电流源式MTJ状态提取电路，与所述磁性存储器件连接，用于输出所述磁性存储器件的工作电流；中间级电流源放大电路，与所述电流源式MTJ状态提取电路连接，用于对所述工作电流进行放大，并输出放大电流；敏感放大器，与所述中间级电流源放大电路，用于根据所述放大电流的控制产生相应的输出电流；其中，所述输出电流与所述磁性存储器件的存储状态对应；比较电路，与所述敏感放大器连接，用于根据所述输出电流确定所述磁性存储器件的存储状态。本发明的磁性存储器件读取电路具有读取速度快、灵敏度高、适用性广、易于集成以及准确度高等优点。

Description

一种磁性存储器件读取电路
技术领域
本发明属于磁性存储器件应用电路领域，具体涉及一种磁性存储器件的读取电路。
背景技术
随着半导体工艺的不断发展，晶体管漏电流所造成的静态功耗已经成为了亟待解决的问题，磁性存储器件因具有可在断电条件下保存数据的特性成为了解决这一问题的绝佳选择。基于磁隧道结(Magnetic tunnel junction,MTJ)的磁性随机访问存储器(Magnetic Random Access Memory,MRAM)具有高速读写、低功耗和不限次数擦写等优势，因此有望成为下一代通用磁性存储器件。
而磁性存储器件的读取判别电路就成为了其应用过程中不可或缺的一部分。磁性存储器件在不同存储状态——平行态和反平行态下的电阻值不同，基于此可以通过设计读取电路来识别MJT的当前状态。目前的磁性存储器件读取电路一般采用敏感放大器来实现，但是这一方案虽然具有电路结构简单的显著优点，却在电路可靠性和灵敏度等方面难以尽如人意。考虑到半导体器件和磁性存储器件的工艺偏差，该电路经常出现读取错误，尤其是当磁性存储器件两个存储状态的电阻值差别较小时电路会难以识别。
发明内容
本发明提供一种磁性存储器件读取电路，包括：
电流源式MTJ状态提取电路，与所述磁性存储器件连接，用于输出所述磁性存储器件的工作电流；
中间级电流源放大电路，与所述电流源式MTJ状态提取电路连接，用于对所述工作电流进行放大，并输出放大电流；
敏感放大器，与所述中间级电流源放大电路，用于根据所述放大电流的控制产生相应的输出电流；其中，所述输出电流与所述磁性存储器件的存储状态对应；
比较电路，与所述敏感放大器连接，用于根据所述输出电流确定所述磁性存储器件的存储状态。
在一实施例中，所述比较电路具体用于：
比较所述输出电流与预设电流阈值，根据比较结果确定所述磁性存储器件的存储状态；若所述敏感放大器的输出电流大于所述预设电流阈值，则所述磁性存储器件的存储状态为反平行态；若所述敏感放大器的输出电流小于所述预设电流阈值，则所述磁性存储器件的存储状态为平行态。
在一实施例中，所述电流源式MTJ状态提取电路包括：
一复位电路，由PMOS晶体管构成，用于在读取所述磁性存储器件的存储状态之前，控制流经所述磁性存储器件的输出电流为设定值0；
一导通回路，由PMOS晶体管和NMOS晶体管构成。
在一实施例中，所述磁性存储器件包括第一磁性存储器件及第二磁性存储器件；
所述电流源式MTJ状态提取电路包括：
与所述第一磁性存储器件连接的第一电流源式MTJ状态提取电路，以及与所述第二磁性存储器件连接的第二电流源式MTJ状态提取电路；
其中，所述第一磁性存储器件和所述第二磁性存储器件的存储状态相反；
所述第一电流源式MTJ状态提取电路和所述第二电流源式MTJ状态提取电路的结构相同且对称分布。
在一实施例中，所述磁性存储器件读取电路还包括一负载；
所述电流源式MTJ状态提取电路包括：
与所述磁性存储器件连接的第一电流源式MTJ状态提取电路，以及与所述负载连接的第二电流源式MTJ状态提取电路；
其中，所述负载的阻值介于所述磁性存储器件的最低电阻和最高电阻之间；
所述第一电流源式MTJ状态提取电路和所述第二电流源式MTJ状态提取电路的结构相同且对称分布。
在一实施例中，所述中间级电流源放大电路包括：
结构相同且对称分布的第一中间级电流源放大电路和第二中间级电流源放大电路；
其中，所述第一中间级电流源放大电路的输入端与所述第一电流源式MTJ状态提取电路的输出端连接；所述第二中间级电流源放大电路的输入端与所述第二电流源式MTJ状态提取电路的输出端连接。
在一实施例中，所述敏感放大器包括：复位电路、锁存电路、启闭电路以及结构共用电路。
在一实施例中，所述复位电路由PMOS晶体管构成，用于在所述磁性存储器件读取电路读取所述磁性存储器件的存储状态之前，控制所述敏感放大器的两个输出端电压保持一致。
在一实施例中，所述锁存电路由两个PMOS晶体管和两个NMOS晶体管构成，用于控制所述敏感放大器的两个输出端电压保持不变。
在一实施例中，所述启闭电路由两个晶体管构成，用来控制敏感放大器的工作状态。
本发明的磁性存储器件读取电路具有如下优点：1)电路设计完全由MOS管和MTJ实现，不包含电容器件，因此在读取过程中不需要预留电容充放电的时间，电路读取速度快；2)电路设计中加入了两级电流源电路，可以根据不同支路晶体管的宽长比以一定比例放大流经的电流，即便在磁性存储器件不同存储状态阻值差别较小的情况下，仍旧可以成功鉴别出当前存储状态，极大地提高了电路的灵敏度，也给磁性存储器件提供了更宽松的设计要求。3)读取电路可以适用于1T1M结构和2T2M结构等多种不同的存储单元结构，电路适用性广；4)电路结构简单明了，采用的晶体管数量较少，易于集成；5)读取电路的可靠性极高，在不同工艺偏差、温度偏差下仍能保证读取的准确性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种新型磁性存储器件读取电路的结构框图；
图2A为本发明所用的一种电流源式MTJ状态提取电路的示意图；
图2B为本发明所用的另一种电流源式MTJ状态提取电路的示意图；
图3为本发明所用中间级电流源电路的示意图；
图4为本发明所用敏感放大器的电路示意图；
图5为本发明一种新型磁性存储器件读取电路的整体电路示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的一种新型磁性存储器件读取电路，如图1所示，包括电流源式MTJ状态提取电路、中间级电流源电路和敏感放大器。
其中，电流源式MTJ状态提取电路用于输出电流源式MTJ状态提取电路正常工作时磁性存储器件上的第一电流，所述磁性存储器件直接连入所述电流源式MTJ状态提取电路；中间级电流源电路用于接收所述电流源式MTJ状态提取电路输出的第一电流，并进行放大，输出经放大后的第二电流；敏感放大器用于接收所述中间级电流源电路输出的第二电流，并产生相应的输出电流，根据所述输出电流判别所述磁性存储器件的存储状态。
电流源式MTJ状态提取电路包括复位电路和导通回路，如图2A左侧部分所示，复位电路由一个PMOS晶体管T1构成，其用于在所述磁性存储器件读取电路读取所述磁性存储器件的存储状态之前，控制流经所述磁性存储器件的输出电流为0。具体为，在信号case为低电平时将晶体管T2、T5的栅极电位拉至电源电压vdd，令晶体管T2、T5处于截至状态，使流经这两条支路的电流为零，完成电路的复位。
导通回路由NMOS晶体管和磁性存储器件串联构成，如图2A左侧部分所示，导通回路由PMOS晶体管T2、NMOS晶体管T3、磁性存储器件以及NMOS晶体管T4串联构成，其中，磁性存储器件由负载M0和NMOS晶体管T0串联形成。
同时晶体管T2与T5也构成了电流源结构。当case信号为高电平时，电路正常工作，T3、T0、T4均处于导通状态，流经它们的电流经过电流源(T2、T5)的处理被转化为一个按照某一比例放大的电流信号由端口A1输出。
如图2A所示，磁性存储器件读取电路包括第一电流源式MTJ状态提取电路和第二电流源式MTJ状态提取电路，其中，第一电流源式MTJ状态提取电路和第二电流源式MTJ状态提取电路的结构完全对称。在一实施例中，第一电流源式MTJ状态提取电路中直接接入第一磁性存储器件，该第一磁性存储器件由M0和NMOS晶体管T0串联构成，第二电流源式MTJ状态提取电路中直接接入第二磁性存储器件，该第二磁性存储器件由M0’和NMOS晶体管T0’串联构成。其中，所述第一磁性存储器件和所述第二磁性存储器件的存储状态相反。
所述磁性存储器件的存储状态包括：所述磁性存储器件为低电阻时的平行态；以及所述磁性存储器件为高电阻时的反平行态。
在另一实施例中，如图2B所示，第一电流源式MTJ状态提取电路中直接接入第一磁性存储器件，该第一磁性存储器件由M0和NMOS晶体管T0串联构成，第二电流源式MTJ状态提取电路在与第一电流源式MTJ状态提取电路的第一磁性存储器件对应的位置直接接入一负载R，该负载R的阻值介于该第一磁性存储器件的最高电阻和最低电阻之间。优选的，可将该负载的阻值设置为该第一磁性存储器件的最高电阻和最低电阻的平均值。
以下以图2A所示的电流源式MTJ状态提取电路为例进行说明。
当在第一电流源式MTJ状态提取电路和第二电流源式MTJ状态提取电路的输入端的输入信号case为一低电平信号时，第一电流源式MTJ状态提取电路的PMOS晶体管T1和第二电流源式MTJ状态提取电路的PMOS晶体管T2同时导通，此时第一电流源式MTJ状态提取电路的T2和T5处于截止状态，第二电流源式MTJ状态提取电路的T2’和T5’也处于截止状态，因此，流经第一电流源式MTJ状态提取电路导通回路的电流和流经第二电流源式MTJ状态提取电路导通回路的电流均为零，完成复位。
复位完成后，将输入信号case切换为一高电平信号，电路正常工作，第一电流源式MTJ状态提取电路和第二电流源式MTJ状态提取电路的导通回路同时导通，即第一电流源式MTJ状态提取电路T3、T0、T4均处于导通状态，流经它们的电流经过电流源(T2、T5)的处理被转化为一个按照某一比例放大的电流信号由端口A1输出。第二电流源式MTJ状态提取电路与第一电流源式MTJ状态提取电路类似，此处不再赘述。
由于所述第一磁性存储器件和第二磁性存储器件的存储状态相反，即第一存储器件和第二存储器件一个为高阻值，一个为低阻值，因此，第一电流源式MTJ状态提取电路和第二电流源式MTJ状态提取电路输出的电流值不同。假设第一存储器件处于高阻值的存储状态，第二存储器件处于低阻值的存储状态，则第一电流源式MTJ状态提取电路的输出端A1输出的第一电流I1为高电流，第二电流源式MTJ状态提取电路的输出端A2输出的第二电流I2为低电流。
图3为中间级电流源电路的结构示意图，如图3所示，磁性存储器件读取电路包括结构完全对称且元器件组成完全相同的第一中间级电流源电路和第二中间级电流源电路。以第一中间级电流源电路为例，晶体管T6与第一电流源式MTJ状态提取电路中的PMOS晶体管T5构成一条支路，流经它们的是同一个电流，该电流经过电流源(T6、T7)的处理也被转化为另一个按照某一比例放大的电流信号由端口B1输出。第二电流源式MTJ状态提取电路的工作原理与第一电流源式MTJ状态提取电路类似，此处不再赘述。
其中，第一中间级电流源电路输入第一电流源式MTJ状态提取电路的输出端A1输出的第一电流I1，并对第一电流I1进行放大，通过其输出端B1输出第一放大电流I1’；第二中间级电流源电路输入第二电流源式MTJ状态提取电路的输出端A2输出的第一电流I2，并对第二电流I2进行放大，通过其输出端B2输出第二放大电流I2’。
图4为本发明所用敏感放大器的电路示意图。该敏感放大器分为复位结构、锁存结构、开启结构和中间级电流源电路共用结构四个部分，共由十一个晶体管组成。复位结构包含三个PMOS晶体管T14-T16，其作用是在case信号为低电平时对敏感放大器进行复位操作，即将输出端口C1和C2的电压抬高至电源电压。锁存结构由晶体管T10-T13组成，可以根据两条支路上流过的电流不同，将输出端口C1和C2的电压锁至电源电压或者地电压。开启结构由晶体管T8和T9组成，用来控制敏感放大器的工作状态，当case信号为高电平时它们进入导通状态，电路正常工作。中间级电流源电路共用结构由晶体管T7和T7’组成，顾名思义，它们是与前一级中间级电流源电路的共用晶体管，也就是前级电流源通过晶体管T7和T7’将电流输入了敏感放大器。整个敏感放大器可以判断出流经T7和T7’的电流大小关系，并将其反映至输出端口C1或C2的电位高低上。整个敏感放大器可以判断出输入端口B1和B2的电流大小关系，并将其反映至输出端口C1或C2的电位高低上。
如图5所示，复位操作结束后，敏感放大器的第一输出端C1与第二输出端C2的电压一致，均为vdd。敏感放大器的第一输入端与第一中间级电流源电路的第一输出端B1相连，接收来自所述第一中间级电流源电路的第一输出端B1输出的第一放大电流I1’；敏感放大器的第二输入端与第二中间级电流源电路的第二输出端B2相连，接收来自所述第二中间级电流源电路的第二输出端B2输出的第二放大电流I2’。假设第一存储器件处于高阻值的存储状态，第二存储器件处于低阻值的存储状态，则第一电流源式MTJ状态提取电路的输出端A1输出的第一电流I1为高电流，第二电流源式MTJ状态提取电路的输出端A2输出的第二电流I2为低电流，则第一电流I1经第一中间级电流源电路放大后的得到的第一放大电流I1’为高电流，第二电流I2经第二中间级电流源电路放大后的得到的第二放大电流I2’为低电流，也即敏感放大器与B1连接的输入端的电流高于与B2连接的输入端的电流。此时，由于B1端的电流比B2端高，C1端的放电速度会比C2端快，因此，与C1端连接的PMOS晶体管T13率先导通，使得C2输出端的电压被锁存为电源电压vdd，进而使得与C2端连接的PMOS管T12截止，C1输出端的电压被锁存为低电压gnd。至此，敏感放大器的输出端C1和输出端C2的输出电压均固定不变，实现锁存。
之后，即可根据C1输出端和C2输出端的电压值判断磁性存储器件的存储状态。具体地，比较C1输出端和C2输出端的电压值，将电压值较高的一端电压进行数字信号转换，输出高电平1；将电压值较低的一端电压进行数字信号转换，输出低电平0。高电平1表示其对应的磁性存储器件的存储状态为反平行态，低电平0表示其对应的磁性存储器件的存储状态为平行态。
在另一实施例中，可根据C1输出端和C2输出端的电压值判断磁性存储器件的存储状态。以根据C1输出端判断磁性存储器件的存储状态为例，设定一参考电压值，将C1输出端的电压值与该参考电压值进行比较，若所述C1输出端的电压值高于参考电压值，则将电压值进行数字信号转换得到高电平1，若所述C1输出端的电压值低于参考电压值，则将电压值进行数字信号转换得到低电平0。高电平1表示其对应的磁性存储器件的存储状态为反平行态，低电平0表示其对应的磁性存储器件的存储状态。
图5为本发明提供的磁性存储器件读取电路的整体结构，如图5所示，电路采用差分对称结构，由两个电流源式MTJ状态提取电路、两个中间级电流源电路和一个敏感放大器组成。
本发明公开的磁性存储器件的读取电路实现方法，可以识别较小的磁性存储器件阻值偏差，读取灵敏度高、可靠性强，可广泛应用于磁性存储器件存储芯片。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本说明书实施例的至少一个实施例或示例中。
在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。以上所述仅为本说明书实施例的实施例而已，并不用于限制本说明书实施例。对于本领域技术人员来说，本说明书实施例可以有各种更改和变化。凡在本说明书实施例的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本说明书实施例的权利要求范围之内。

Claims (8)

1.一种磁性存储器件读取电路，其特征在于，包括：
电流源式MTJ状态提取电路，与所述磁性存储器件连接，用于输出所述磁性存储器件的工作电流；
中间级电流源放大电路，与所述电流源式MTJ状态提取电路连接，用于对所述工作电流进行放大，并输出放大电流；
敏感放大器，与所述中间级电流源放大电路，用于根据所述放大电流的控制产生相应的输出电流；其中，所述输出电流与所述磁性存储器件的存储状态对应；
比较电路，与所述敏感放大器连接，用于根据所述输出电流确定所述磁性存储器件的存储状态；
所述磁性存储器件包括第一磁性存储器件及第二磁性存储器件；
所述电流源式MTJ状态提取电路包括：
与所述第一磁性存储器件连接的第一电流源式MTJ状态提取电路，以及与所述第二磁性存储器件连接的第二电流源式MTJ状态提取电路；
其中，所述第一磁性存储器件和所述第二磁性存储器件的存储状态相反；
所述第一电流源式MTJ状态提取电路和所述第二电流源式MTJ状态提取电路的结构相同且对称分布。
2.根据权利要求1所述的磁性存储器件读取电路，其特征在于，所述比较电路具体用于：
比较所述输出电流与预设电流阈值，根据比较结果确定所述磁性存储器件的存储状态；若所述敏感放大器的输出电流大于所述预设电流阈值，则所述磁性存储器件的存储状态为反平行态；若所述敏感放大器的输出电流小于所述预设电流阈值，则所述磁性存储器件的存储状态为平行态。
3.根据权利要求1所述的磁性存储器件读取电路，其特征在于，所述电流源式MTJ状态提取电路包括：
一复位电路，由PMOS晶体管构成，用于在读取所述磁性存储器件的存储状态之前，控制流经所述磁性存储器件的输出电流为设定值0；
一导通回路，由PMOS晶体管和NMOS晶体管构成。
4.根据权利要求1所述的磁性存储器件读取电路，其特征在于，所述中间级电流源放大电路包括：
结构相同且对称分布的第一中间级电流源放大电路和第二中间级电流源放大电路；
其中，所述第一中间级电流源放大电路的输入端与所述第一电流源式MTJ状态提取电路的输出端连接；所述第二中间级电流源放大电路的输入端与所述第二电流源式MTJ状态提取电路的输出端连接。
5.根据权利要求1所述的磁性存储器件读取电路，其特征在于，所述敏感放大器包括：复位电路、锁存电路、启闭电路以及结构共用电路。
6.根据权利要求5所述的磁性存储器件读取电路，其特征在于，所述复位电路由PMOS晶体管构成，用于在所述磁性存储器件读取电路读取所述磁性存储器件的存储状态之前，控制所述敏感放大器的两个输出端电压保持一致。
7.根据权利要求6所述的磁性存储器件读取电路，其特征在于，所述锁存电路由两个PMOS晶体管和两个NMOS晶体管构成，用于控制所述敏感放大器的两个输出端电压保持不变。
8.根据权利要求6所述的磁性存储器件读取电路，其特征在于，所述启闭电路由两个晶体管构成，用来控制敏感放大器的工作状态。
CN202110900110.3A 2021-01-14 2021-08-06 一种磁性存储器件读取电路 Active CN113643732B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110049053 2021-01-14
CN2021100490532 2021-01-14

Publications (2)

Publication Number Publication Date
CN113643732A CN113643732A (zh) 2021-11-12
CN113643732B true CN113643732B (zh) 2024-03-26

Family

ID=78419800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110900110.3A Active CN113643732B (zh) 2021-01-14 2021-08-06 一种磁性存储器件读取电路

Country Status (1)

Country Link
CN (1) CN113643732B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820056A (zh) * 2011-06-07 2012-12-12 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
CN104835519A (zh) * 2014-02-10 2015-08-12 台湾积体电路制造股份有限公司 存储器电路及相关方法
CN106601278A (zh) * 2016-12-19 2017-04-26 佛山中科芯蔚科技有限公司 一种灵敏放大器
CN108282153A (zh) * 2017-12-15 2018-07-13 普冉半导体（上海）有限公司 一种低电压双边放大的灵敏放大器电路
CN111383674A (zh) * 2020-03-05 2020-07-07 上海华虹宏力半导体制造有限公司 用于补偿sonos存储器的灵敏放大器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377084B2 (en) * 1999-02-22 2002-04-23 Micron Technology, Inc. Pseudo-differential amplifiers
ITMI20031619A1 (it) * 2003-08-06 2005-02-07 St Microelectronics Srl Amplificatore di rilevamento perfezionato.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820056A (zh) * 2011-06-07 2012-12-12 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
CN104835519A (zh) * 2014-02-10 2015-08-12 台湾积体电路制造股份有限公司 存储器电路及相关方法
CN106601278A (zh) * 2016-12-19 2017-04-26 佛山中科芯蔚科技有限公司 一种灵敏放大器
CN108282153A (zh) * 2017-12-15 2018-07-13 普冉半导体（上海）有限公司 一种低电压双边放大的灵敏放大器电路
CN111383674A (zh) * 2020-03-05 2020-07-07 上海华虹宏力半导体制造有限公司 用于补偿sonos存储器的灵敏放大器

Also Published As

Publication number Publication date
CN113643732A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
US7545694B2 (en) Sense amplifier with leakage testing and read debug capability
US6639834B2 (en) Data register and access method thereof
CN102918596B (zh) 用于电阻式存储器的高速感测
US7292484B1 (en) Sense amplifier with multiple bits sharing a common reference
US5894233A (en) Sense amplifiers including bipolar transistor input buffers and field effect transistor latch circuits
US6621729B1 (en) Sense amplifier incorporating a symmetric midpoint reference
US5453704A (en) Sense amplifier with positive feedback and self-biasing to achieve full voltage swing
US9767877B2 (en) Sense amplifier
KR20020069552A (ko) 전류소모가 작고 ｄｃ전류가 작은 반도체 메모리장치의입출력라인 감지증폭기
US6937085B1 (en) Sense amplifier based voltage comparator
JPH02282995A (ja) 半導体記憶装置
US7477076B2 (en) Low-voltage, low-power-consumption, and high-speed differential current-sense amplification
CN107533856B (zh) 用于感测电路的系统、装置和方法
CN105006244A (zh) 一种信号放大器、磁存储器的读取电路及其操作方法
CN113643732B (zh) 一种磁性存储器件读取电路
JP2760634B2 (ja) 集積メモリ
JP2005285161A (ja) 半導体集積回路装置
CN113643740B (zh) 一种磁性存储器件读取电路
US7903455B2 (en) Magnetic memory device
Suzuki et al. Design of an MTJ-based nonvolatile lookup table circuit using an energy-efficient single-ended logic-in-memory structure
US5412607A (en) Semiconductor memory device
WO2008039624A2 (en) Sense amplifier circuit for low voltage applications
KR20200134144A (ko) 감지 증폭기 회로를 위한 입력 회로 장치
JP2002533862A (ja) 電流センスアンプ
EP1039472B1 (en) Sense amplifier circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant