CN116052736A - 灵敏放大器和存储器 - Google Patents

Abstract

本申请涉及数据存储技术领域，公开一种灵敏放大器和存储器。灵敏放大器的第一钳位电路和第二钳位电路分别与高压产生电路相连，在存储单元的读取过程中，将高压信号作为第一钳位电路和第二钳位电路的供电电压，通过高压信号将位线位线电压和参考位线电压维持在预设电压范围内，由于高压信号的纹波较小，因此使得位线电压和参考位线电压的电压系数较小，从而提高了灵敏放大器的读取速度。

Description

灵敏放大器和存储器

技术领域

本申请涉及数据存储技术领域，例如涉及一种灵敏放大器和存储器。

背景技术

灵敏放大器电路是存储器的一个重要组成部分，直接影响存储器的读取速度。灵敏放大器感应位线上的信号变化并通过放大所述小信号变化来得到存储单元上储存的数据。在感应位线上的小信号变化前，灵敏放大器的钳位单元会将位线电压调整至固定值，以使位线电压尽快稳定，进而可在读取时感应到稳定的位线电流。灵敏放大器电路作为存储器的一个重要组成部分，直接影响存储器的读取速度。

在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：

当电源电压范围较大时，钳位电路输出的位线电压受到的波动较大，会影响存储单元的读取速度。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

本公开实施例提供一种灵敏放大器和存储器，以提高灵敏放大器的数据读取速度。

在一些实施例中，所述灵敏放大器包括：预充电路，被配置为在预充阶段提供预充电流；高压产生电路，被配置为提供高压信号；参考电流产生电路，包括第二钳位电路，所述第二钳位电路的第一端与参考存储单元相连，所述第一钳位电路的第二端与所述高压产生电路相连，所述参考电流产生电路被配置为在预充阶段结束后生成参考电流；第一钳位电路，所述第一钳位电路的第一输入端与所述预充电路以及所述参考电流产生电路相连，所述第一钳位电路的第二输入端与所述高压产生电路相连，所述第一钳位电路的位线电压输出端与存储单元相连，所述第一钳位电路被配置为在所述预充阶段根据所述第一输入端接收的所述预充电流将位线电压输出端的位线电压充电至预设电压，在所述预充阶段通过所述第一钳位电路的第二输入端接收所述高压信号，并根据所述高压信号将所述位线电压维持在预设电压范围内，并在所述预充阶段结束后基于所述参考电流以及所述位线电流生成比较电压；比较电路，所述比较电路的反相输入端与所述钳位电路的第二输出端相连，所述比较电路被配置为接收所述第一钳位电路生成的比较电压，并根据所述比较电压与基准电压的比较结果输出数据读取结果。

可选地，所述第一钳位电路的位线电压输出端与所述存储单元通过列译码电路相连。

可选地，所述第二钳位电路的第一端与所述参考存储单元通过列译码电路相连。

可选地，所述第一钳位电路包括：第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管；所述第一NMOS管的源极接地；所述第一NMOS管的漏极和所述第一PMOS管的漏极共同连接至所述第二NMOS管的栅极，所述第一PMOS管的栅极和所述第一NMOS管的栅极以及所述第二NMOS管的源极共同作为所述第一钳位电路的位线电压输出端；所述第二PMOS管的源极与所述高压产生电路的输出端相连，所述第二PMOS管的栅极用于接收外部电路输入的第一控制信号，所述第二PMOS管的漏极与所述第一PMOS管的源极相连；所述第二NMOS管的漏极分别连接所述参考电流产生电路的输出端、所述预充电路的输出端以及所述比较电路的反相输入端。

可选地，所述第一钳位电路还包括：第一电平转换电路，所述第一电平转换电路连接在所述第二PMOS管的栅极和所述第一控制信号之间，所述第一钳位电路被配置为将所述第一控制信号转换至预设高压范围内。

可选地，所述参考电流产生电路还包括：镜像电路，所述镜像电路的输入端与所述第二钳位电路的输出端相连，所述镜像电路被配置为根据所述参考单元电流生成参考电流。

可选地，所述第二钳位电路包括：第三NMOS管、第四NMOS管、第三PMOS管和第四PMOS管；所述第三NMOS管的源极接地；所述第三PMOS管的源极与所述第四PMOS管的漏极相连，所述第三PMOS管的漏极与所述第三NMOS管的漏极共同连接至所述第四NMOS管的栅极，所述第三PMOS管的栅极与所述第三NMOS管的栅极以及所述第四NMOS管的源极共同作为所述参考位线电压输出端；所述第四PMOS管的源极与所述高压产生电路相连，所述第四PMOS管的栅极连接外部电路输入的第二控制信号；所述第四NMOS管的漏极与所述镜像电路相连。

可选地，所述第二钳位电路还包括：第二电平转换电路，所述第二电平转换电路连接在所述第四PMOS管的栅极和所述第二控制信号之间，用于将所述第二控制信号转换至预设高压范围内。

可选地，所述镜像电路包括：第五PMOS管，所述第五PMOS管的源极与电源相连，所述第五PMOS管的漏极分别与所述第五PMOS管的栅极和所述第二钳位电路相连；第六PMOS管，所述第六PMOS管的源极与所述电源相连，所述第六PMOS管的栅极与所述第五PMOS管的栅极相连，所述第六PMOS管的漏极分别与所述预充电路和所述第一钳位电路相连。

可选地，所述预充电路包括：第七PMOS管，所述第七PMOS管的源极与电源相连，所述第七PMOS管的栅极用于接收外部电路输入的第三控制信号，所述第七PMOS管的漏极作为所述预充电路的输出端输出预充电流。

可选地，所述比较电路包括：比较器，所述比较器的反相输入端与所述第一钳位电路的第二输出端相连，所述比较器的正相输入端接收基准电压，所述比较器根据所述第一钳位电路输出的比较电压和所述基准进行比较，根据比较结果输出数据读取结果。

在一些实施例中，所述存储器包括：存储阵列；上述灵敏放大器，所述灵敏放大器与所述存储阵列相连。

可选地，所述灵敏放大器与所述存储阵列通过列译码电路相连。

本公开实施例提供的灵敏放大器和存储器，可以实现以下技术效果：

本公开实施例提供的上述灵敏放大器，第一钳位电路和第二钳位电路分别与高压产生电路相连，在存储单元的读取过程中，将高压信号作为第一钳位电路和第二钳位电路的供电电压，通过高压信号将位线电压和参考位线电压维持在预设电压范围内，由于高压信号的纹波较小，因此使得位线电压和参考位线电压的电压系数较小，从而提高了灵敏放大器的读取速度。

以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。

附图说明

一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：

图1是本公开实施例提供的一个灵敏放大器的电路框图；

图2是本公开实施例提供的一个灵敏放大器的读操作时的时序图；

图3是本公开实施例提供的另一个灵敏放大器的电路框图；

图4是本公开实施例提供的一个灵敏放大器的电路图；

图5是本公开实施例提供的一个存储器的结构示意图。

具体实施方式

为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。

本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

本公开实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本公开实施例中的具体含义。

另外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本公开实施例中的具体含义。

除非另有说明，术语“多个”表示两个或两个以上。

本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。

术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。

需要说明的是，在不冲突的情况下，本公开实施例中的实施例及实施例中的特征可以相互组合。

结合图1所示，为本公开实施例提供的一种灵敏放大器的电路框图。该灵敏放大器10包括预充电路11(precharge circuit)、高压产生电路12(HV generator)、参考电流产生电路13(Reference current generator)、第一钳位电路14(clamp circuit)以及比较电路15。其中，

预充电路11被配置为在预充阶段提供预充电流。

高压产生电路12被配置为提供高压信号HV。

参考电流产生电路13，包括第二钳位电路131，所述第二钳位电路131第一端与参考存储单元相连，所述第一钳位电路的第二端与所述高压产生电路12相连，所述参考电流产生电路13被配置为在预充阶段结束后生成参考电流Iref。

第一钳位电路14，所述第一钳位电路14的第一输入端与所述预充电路11以及所述参考电流产生电路13相连，所述第一钳位电路14的第二输入端与所述高压产生电路12相连，所述第一钳位电路14的位线电压输出端与存储单元相连，所述第一钳位电路14被配置为在所述预充阶段根据所述第一输入端接收的所述预充电流将位线电压输出端的位线电压D充电至预设电压，在所述预充阶段通过所述第一钳位电路14的第二输入端接收所述高压信号，并根据所述高压信号将所述位线电压D维持在预设电压范围内，并在所述预充阶段结束后基于所述参考电流Iref以及所述位线电流Isense生成比较电压E。

比较电路15，所述比较电路15的反相输入端与所述钳位电路14的第二输出端相连，所述比较电路15被配置为接收所述第一钳位电路14生成的比较电压E，并根据所述比较电压E与基准电压V_{REF_E}的比较结果输出数据读取结果。

具体工作时，灵敏放大器的时序图如图2所示，RE脉冲信号产生一个检测信号ATD，进而产生一系列读控制信号(PREb、SEN和SEN2)。预充阶段，预充电路11导通，为第一钳位电路14的位线电压输出端充电，将位线电压提高至预设电压，其中，预设电压可以是0.4V至0.8V之间的任意一个电压值，该电压也可称之为目标电压，该位线电压为读取存储单元时需要的工作电压。该阶段中，第一钳位电路14由高压产生电路12持续提供高压信号，使得位线电压稳定在预设电压范围内。例如，将位线电压稳定在0.4V至0.8V内。

可选地，所述第一钳位电路14的位线电压输出端与所述存储单元通过列译码电路相连。

可选地，所述第二钳位电路131的第一端与所述参考存储单元通过列译码电路相连。

相比于相关技术中的灵敏放大器，其钳位电路的供电电压始终由电源提供，即钳位电路具有一定的电压系数。当电源电压VCC范围较宽时，钳位电路产生的位线电压波动较大。由于参考存储单元、选中的存储单元中的读0单元和读1单元的电流波动不同，进而影响读0和读1时的电流窗口大小。当电源电压降低时，参考存储单元电流降低较多，存储单元读0单元的电流降低较少，因此读0窗口变小，而窗口较小会导致灵敏放大器的读取速度变慢，进而直接影响存储器的读取速度。而本公开实施例提供的灵敏放大器中的第一钳位电路和第二钳位电路由高压产生电路12供电，进而使得位线电压和参考位线电压的电压系数较小，参考存储单元的电流和选中存储单元的电流(Icell0&Icell1)随电源电压波动较小，因此，读0单元的电流窗口和读1单元的电流窗口随电源电压波动较小，即读0单元的电流窗口和读1单元的电流窗口余量稳定。从而提高了灵敏放大器的读取速度。当预充阶段结束，预充电路11被关断，进入数据读取阶段。

综上可知，本公开实施例提供的上述灵敏放大器，第一钳位电路14与高压产生电路12相连，在存储单元的读取过程中，将高压信号作为第一钳位电路14和第二钳位电路131的供电电压，通过高压信号将位线位线电压维持在预设电压范围内，由于高压信号的纹波较小，因此使得位线电压的电压系数较小，从而提高了灵敏放大器的读取速度。

结合图3所示，为本公开实施例提供的另一种灵敏放大器的电路框图。如图3所示，参考电流产生电路13还包括：镜像电路132。所述镜像电路132的输入端与所述第二钳位电路131的输出端相连，所述镜像电路132被配置为根据所述参考单元电流生成参考电流Iref。

结合图4所示，为了进一步优化上述实施例，本公开还提供了灵敏放大器10的各个组成部分的具体实现方式，图3为本公开实施例提供的一种灵敏放大器的电路图。

可选地，所述预充电路11包括：第七PMOS管P7，所述第七PMOS管P7的源极连接电源，所述第七PMOS管P7的栅极用于接收外部电路输入的第三控制信号，所述第七PMOS管P7的漏极作为所述预充电路11的输出端输出预充电流。

其中，第三控制信号为读控制信号(如图2所示的PREb)。

具体工作时，在预充阶段，如图2所示，读控制信号PREb为负脉冲，第七PMOS管P7被导通，以使所述预充电路11输出预充电流，进而为与所述预充电路11连接的第一钳位电路14充电。当预充阶段结束，读控制信号PREb转化为正脉冲，第七PMOS管P7被关断。

可选地，所述第二钳位电路包括：第三NMOS管N3、第四NMOS管N4、第三PMOS管P3和第四PMOS管P4。其中，所述第三NMOS管N3的源极接地，所述第三PMOS管P3的源极与所述第四PMOS管P4的漏极相连，所述第三PMOS管P3的漏极与所述第三NMOS管N3的漏极共同连接至所述第四NMOS管N4的栅极，所述第三PMOS管P3的栅极与所述第三NMOS管N3的栅极以及所述第四NMOS管N4的源极共同作为所述参考位线电压输出端。所述第四PMOS管P4的源极与所述高压产生电路12相连，所述第四PMOS管P4的的栅极连接外部电路输入的第二控制信号。所述第四NMOS管N4的漏极与所述镜像电路132相连。

需要注意的是，上述第二控制信号为读控制信号SENb。

可选地，所述第二钳位电路131还包括：第二电平转换电路1311，所述第二电平转换电路1311连接在所述第四PMOS管P4的栅极和所述第二控制信号之间，用于将所述第二控制信号转换成预设高压范围内。

需要注意的是，由于高压信号HV和电源电压VCC两者不相等，第二电平转换电路1311的目的主要是将第二控制信号SENb信号从VCC域转换成HV域。电平转换电路可以采用latch结构，本公开实施例对第二电平转换电路1311的具体结构不进行限定。

可选地，所述镜像电路132包括：第五PMOS管P5和第六PMOS管P6。所述第五PMOS管P5的源极连接电源，所述第五PMOS管P5的漏极分别与所述第五PMOS管的栅极和所述第二钳位电路131相连。所述第六PMOS管P6的源极连接所述电源，所述第六PMOS管P6的栅极与所述第五PMOS管P5的栅极相连，所述第六PMOS管P6的漏极分别与所述预充电路11和所述第一钳位电路14相连。

具体工作时，上述参考电流产生电路13的工作原理为：在预充阶段，参考位线电压REFD被预充电路11与冲到预设电压，该预设电压为第三NMOS管N3的阈值电压的预设范围内的电压值，从而形成参考单元电流Irefcell。该参考单元电流通过第五PMOS管P5和第六PMOS管P6构成的镜像电路132后，转变为参考电流Iref。

可选地，高压产生电路12包括：电荷泵电路121、电压采样电路122和比较器123。

具体工作时，在高压建立过程中，电压采样电路会采样电荷泵电路的输出，以确定采样电压Vdet。比较器则会比较采样电压Vdet与参考电压Vref的大小。如果Vdet小于Vref，比较器会输出高电平。此时电荷泵电路工作，不断提高自身的输出电压，使得采样电压Vdet也会随之升高。直到Vdet大于Vref，比较器输出低电平，电荷泵电路停止工作。此时电荷泵电路的输出电压达到预设的目标数值。电荷泵电路停止工作后，其输出电压又会逐渐下降。直到Vdet重新小于Vref，比较器重新输出高电平，电荷泵电路重新开始工作。如此循环，以持续输出高压信号。

可选地，所述第一钳位电路包括11：第一NMOS管N1、第二NMOS管N2、第一PMOS管P1和第二PMOS管P2。其中，所述第一NMOS管N1的源极接地，所述第一NMOS管N1的漏极和所述第一PMOS管P1的漏极共同连接至所述第二NMOS管N2的栅极，所述第一PMOS管P1的栅极和所述第一NMOS管N1的栅极以及所述第二NMOS管N2的源极共同作为所述第一钳位电路14的位线电压输出端D。所述第二PMOS管P2的源极与所述高压产生电路12的输出端相连，所述第二PMOS管P2的栅极用于接收外部电路输入的第一控制信号，所述第二PMOS管P2的漏极与所述第一PMOS管P1的源极相连。所述第二NMOS管N2的漏极分别连接所述参考电流产生电路13的输出端、所述预充电路11的输出端以及所述比较电路15的反相输入端。

其中，所述第一控制信号为读控制信号SENb，该读控制信号SENb为图2中的读控制信号SEN的反向信号。

可选地，所述第一钳位电路14还包括：第一电平转换电路141，所述第一电平转换电路141连接在所述第二PMOS管P2的栅极和所述第一控制信号之间，用于将所述第一控制信号转换成预设高压范围内。

需要注意的是，由于高压信号HV和电源电压VCC两者不相等，第一电平转换电路141的目的主要是将第一控制信号SENb信号从VCC域转换成HV域。第一电平转换电路141可以采用latch结构，本公开实施例对第一电平转换电路141的具体结构不进行限定。第一电平转换电路141和上述第二电平转换电路1311的结构可以相同，也可以不相同，只要能够将VCC域的控制信号转换成HV域内的信号，就都可以解决本公开实施例的技术问题。

具体工作时，上述第一钳位电路14的工作原理为：预充阶段，在第一控制信号PREb为负脉冲，即低电平时，读控制信号SENb也为低电平，此时，第二PMOS管P2和第七PMOS管P7均被导通，此时位线电压D为低电平，例如为0V，因此第一PMOS管P1导通，第一NMOS管N1关断，第二NMOS管的栅极C点被充至高电平。由于C点被充高，进而使第二NMOS管N2导通，位线电压D被第七PMOS管和第二NMOS管导通后的支路抬高。随着位线电压D被逐渐抬高，第一NMOS管被打开，最终第二NMOS管的栅极C点电压会慢慢下降，第二NMOS管N2逐渐进入亚阈值区，使得位线电压D点稳定在预设电压范围内。

同理，REFD也被钳位在目标电压并形成参考单元电流Irefcell，再通过第五PMOS管P5电流镜和第六PMOS管P6产生参考电流Iref。

预充阶段结束，读控制信号PREb转换为高电平，第七PMOS管P7关断，E点电压(比较电压VE)完全由存储单元的电流Isense和参考电流Iref决定。当Iref>Isense时，即读取的存储单元中存储的数据为0，E点电压保持不变。当Iref<Isense时，即读取的存储单元中存储的数据为1，此时E点电压被拉低至低电位。

可选地，所述比较电路15包括：比较器151，所述比较器的反相输入端与所述第一钳位电路14的第二输出端相连，所述比较器151的正相输入端接收基准电压，所述比较器151根据所述第一钳位电路14输出的比较电压V_E和所述基准电压V_{REF_E}进行比较，根据比较结果输出数据读取结果。

具体工作原理为：在第一钳位电路14输出比较电压VE后，进入比较阶段，SEN2拉高，比较器141使能，将比较电压VE与基准电压V_{REF_E}进行比较，并根据比较结果输出数据读取结果。

需要注意的是，上述预充阶段的预充时间为Tpre，比较电压的建立时间为T1，比较器的输出延迟时间为T2，因此，完成一个存储单元读取的读取时间Taa计算如下：Taa＝Tpre+T1+T2。

结合表1所示，为应用本公开实施例提供的灵敏放大器的仿真结果。针对VCC＝2.3V～3.63V应用场景时，参考钳位电路的参考位线电压REFD仿真结果如下表1所示，其中REFD_Old为现有技术的仿真结果，REFD_New为采用本公开实施例中提供的灵敏放大器的仿真结果。由表1可见，采用了本公开实施例提供的灵敏放大器后，在电源电压VCC波动较大的情况下，参考位线电压维持在0.66V-0.68V之间，随电源电压波动较小。

表1

VCC/V	2.3	2.7	3	3.63
					HV/V	3.1	3.1	3.1	3.1
REFD_Old/V	0.621	0.658	0.681	0.723
					REFD_New/V	0.662	0.669	0.672	0.675

结合图5所示，本公开实施例还提供了一种存储器50，该存储器50包括存储阵列51以及与存储阵列51相连的灵敏放大器52，本公开实施例中的灵敏放大器52可以是本公开上述实施例中任意一种灵敏放大器。

可选地，所述灵敏放大器52与所述存储阵列51通过列译码电路相连。

以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。本公开的实施例并不局限于上面已经描述并在附图中示出的结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (10)

1.一种灵敏放大器，其特征在于，包括：

预充电路，被配置为在预充阶段提供预充电流；

高压产生电路，被配置为提供高压信号；

参考电流产生电路，包括第二钳位电路，所述第二钳位电路的第一端与参考存储单元相连，所述第一钳位电路的第二端与所述高压产生电路相连，所述参考电流产生电路被配置为在预充阶段结束后生成参考电流；

第一钳位电路，所述第一钳位电路的第一输入端与所述预充电路以及所述参考电流产生电路相连，所述第一钳位电路的第二输入端与所述高压产生电路相连，所述第一钳位电路的位线电压输出端与存储单元相连，所述第一钳位电路被配置为在所述预充阶段根据所述第一输入端接收的所述预充电流将位线电压输出端的位线电压充电至预设电压，在所述预充阶段通过所述第一钳位电路的第二输入端接收所述高压信号，并根据所述高压信号将所述位线电压维持在预设电压范围内，并在所述预充阶段结束后基于所述参考电流以及所述位线电流生成比较电压；

比较电路，所述比较电路的反相输入端与所述钳位电路的第二输出端相连，所述比较电路被配置为接收所述第一钳位电路生成的比较电压，并根据所述比较电压与基准电压的比较结果输出数据读取结果。

2.根据权利要求1所述的灵敏放大器，其特征在于，所述第一钳位电路包括：第一N沟道场效应NMOS管、第二NMOS管、第一P沟道场效应PMOS管和第二PMOS管；

所述第一NMOS管的源极接地；

所述第一NMOS管的漏极和所述第一PMOS管的漏极共同连接至所述第二NMOS管的栅极，所述第一PMOS管的栅极和所述第一NMOS管的栅极以及所述第二NMOS管的源极共同作为所述第一钳位电路的位线电压输出端；

所述第二PMOS管的源极与所述高压产生电路的输出端相连，所述第二PMOS管的栅极用于接收外部电路输入的第一控制信号，所述第二PMOS管的漏极与所述第一PMOS管的源极相连；

所述第二NMOS管的漏极分别连接所述参考电流产生电路的输出端、所述预充电路的输出端以及所述比较电路的反相输入端。

3.根据权利要求2所述的灵敏放大器，其特征在于，所述第一钳位电路还包括：第一电平转换电路，所述第一电平转换电路连接在所述第二PMOS管的栅极和所述第一控制信号之间，所述第一钳位电路被配置为将所述第一控制信号转换至预设高压范围内。

4.根据权利要求1-3任一项所述的灵敏放大器，其特征在于，所述参考电流产生电路还包括：

镜像电路，所述镜像电路的输入端与所述第二钳位电路的输出端相连，所述镜像电路被配置为根据所述参考单元电流生成参考电流。

5.根据权利要求1所述的灵敏放大器，其特征在于，所述第二钳位电路包括：第三NMOS管、第四NMOS管、第三PMOS管和第四PMOS管；

所述第三NMOS管的源极接地；

所述第三PMOS管的源极与所述第四PMOS管的漏极相连，所述第三PMOS管的漏极与所述第三NMOS管的漏极共同连接至所述第四NMOS管的栅极，所述第三PMOS管的栅极与所述第三NMOS管的栅极以及所述第四NMOS管的源极共同作为所述参考位线电压输出端；

所述第四PMOS管的源极与所述高压产生电路相连，所述第四PMOS管的栅极连接外部电路输入的第二控制信号；

所述第四NMOS管的漏极与所述镜像电路相连。

6.根据权利要求5所述的灵敏放大器，其特征在于，所述第二钳位电路还包括：第二电平转换电路，所述第二电平转换电路连接在所述第四PMOS管的栅极和所述第二控制信号之间，用于将所述第二控制信号转换至预设高压范围内。

7.根据权利要求1所述的灵敏放大器，其特征在于，所述镜像电路包括：

第五PMOS管，所述第五PMOS管的源极与电源相连，所述第五PMOS管的漏极分别与所述第五PMOS管的栅极和所述第二钳位电路相连；

第六PMOS管，所述第六PMOS管的源极与所述电源相连，所述第六PMOS管的栅极与所述第五PMOS管的栅极相连，所述第六PMOS管的漏极分别与所述预充电路和所述第一钳位电路相连。

8.根据权利要求1所述的灵敏放大器，其特征在于，所述预充电路包括：

第七PMOS管，所述第七PMOS管的源极与电源相连，所述第七PMOS管的栅极用于接收外部电路输入的第三控制信号，所述第七PMOS管的漏极作为所述预充电路的输出端输出预充电流。

9.根据权利要求1所述的灵敏放大器，其特征在于，所述比较电路包括：

比较器，所述比较器的反相输入端与所述第一钳位电路的第二输出端相连，所述比较器的正相输入端接收基准电压，所述比较器根据所述第一钳位电路输出的比较电压和所述基准进行比较，根据比较结果输出数据读取结果。

10.一种存储器，其特征在于，所述存储器包括：

存储阵列；

如权利要求1-9任一项所述的灵敏放大器，所述灵敏放大器与所述存储阵列相连。

Images