CN107195319B - 灵敏放大器电路 - Google Patents

灵敏放大器电路 Download PDF

Info

Publication number
CN107195319B
CN107195319B CN201710368785.1A CN201710368785A CN107195319B CN 107195319 B CN107195319 B CN 107195319B CN 201710368785 A CN201710368785 A CN 201710368785A CN 107195319 B CN107195319 B CN 107195319B
Authority
CN
China
Prior art keywords
transistor
voltage
unit
bit line
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710368785.1A
Other languages
English (en)
Other versions
CN107195319A (zh
Inventor
徐依然
黄明永
杨光军
胡剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710368785.1A priority Critical patent/CN107195319B/zh
Publication of CN107195319A publication Critical patent/CN107195319A/zh
Application granted granted Critical
Publication of CN107195319B publication Critical patent/CN107195319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Amplifiers (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种灵敏放大器电路，所述灵敏放大器电路连接一存储器电路的位线单元，所述所述灵敏放大器电路包括钳位单元、预充电单元、电流镜单元和比较单元，其中：所述钳位单元包括第一晶体管和一反相器模块；所述第一晶体管的漏极连接所述预充电单元和所述电流镜单元；所述第一晶体管的源极连接所述反相器模块的输入端和所述位线单元，所述预充电单元为所述钳位单元充电并在所述第一晶体管的源极与所述位线单元的连接处形成一位线电压；所述第一晶体管的栅极连接所述反相器模块的输出端；所述第一晶体管的阈值电压小于所述反相器模块输出端的电压值减去所述位线电压的值。

Description

灵敏放大器电路
技术领域
本发明涉及存储器技术领域，特别涉及一种灵敏放大器电路。
背景技术
灵敏放大器电路是存储器的一个重要组成部分，直接影响存储器的读取速度。灵敏放大器感应位线上的小信号变化并通过放大所述小信号变化来得到存储单元上储存的数据。在感应位线上的小信号变化前，灵敏放大器的钳位单元会将位线电压调整至固定值，以使位线电压尽快稳定，进而可在读取时感应到稳定的位线电流。但在银行卡、MCU等领域，存储器的设计要满足低功耗的要求，因此电源的工作电压也相应降低，这对灵敏放大器设计提出了一定挑战。
因此，需要设计一种适用于低功耗的灵敏放大器电路。
发明内容
本发明的目的在于提供一种灵敏放大器电路，以解决现有的灵敏放大器电路的损耗大的问题。
为解决上述技术问题，本发明提供一种灵敏放大器电路，所述灵敏放大器电路连接一存储器电路的位线单元，所述所述灵敏放大器电路包括钳位单元、预充电单元、电流镜单元和比较单元，其中：
所述钳位单元包括第一晶体管和一反相器模块；
所述第一晶体管的漏极连接所述预充电单元和所述电流镜单元，所述第一晶体管的源极连接所述反相器模块的输入端和所述位线单元，所述第一晶体管的栅极连接所述反相器模块的输出端；
所述预充电单元为所述钳位单元充电并在所述第一晶体管的源极与所述位线单元的连接处形成一位线电压；
所述位线电压输入给所述存储器电路的位线单元，形成一位线电流；
所述电流镜单元向所述钳位单元提供参考电流；
所述位线电流与所述参考电流提供至所述钳位单元进行比较，所述钳位单元根据所述位线电流与所述参考电流的比较结果形成一数据点电压；
所述数据点电压输入给所述比较单元，与一参考电压进行比较，所述比较单元根据所述数据点电压和所述参考电压的比较结果输出数据读取结果；
所述第一晶体管的阈值电压小于所述反相器模块输出端的电压值减去所述位线电压的值。
可选的，在所述的灵敏放大器电路中，所述第一晶体管为零阈值N型场效应管。
可选的，在所述的灵敏放大器电路中，所述第一晶体管的阈值电压为0V～0.45V之间。
可选的，在所述的灵敏放大器电路中，所述反相器模块包括第二晶体管和第三晶体管，其中：
所述第二晶体管的栅极接地，所述第二晶体管的源极连接电源；
所述第三晶体管的栅极连接第一晶体管的源极，所述第三晶体管的源极接地；
所述第二晶体管和所述第三晶体管的漏极连接在一起，并连接所述第一晶体管的栅极。
可选的，在所述的灵敏放大器电路中，所述第二晶体管为P型场效应管，所述第三晶体管为N型场效应管。
可选的，在所述的灵敏放大器电路中，所述反相器模块还包括第四晶体管，所述第四晶体管为P型场效应管，所述第四晶体管的栅极和漏极连接所述第一晶体管的栅极，所述第四晶体管的源极连接电源。
可选的，在所述的灵敏放大器电路中，所述灵敏放大器电路还包括第五晶体管，所述第五晶体管的源极连接电源，所述第五晶体管的漏极连接所述第二晶体管和所述第四晶体管的源极，所述第五晶体管的栅极连接导通控制电压。
可选的，在所述的灵敏放大器电路中，所述第五晶体管为P型场效应管，所述第五晶体管处于导通状态。
可选的，在所述的灵敏放大器电路中，所述电源的工作电压值为0.9V～1.7V之间。
可选的，在所述的灵敏放大器电路中，所述预充电单元包括第六晶体管，所述第六晶体管为P型场效应管，所述第六晶体管的源极连接电源，所述第六晶体管的栅极连接预充电控制电压，所述第六晶体管的漏极连接所述第一晶体管的漏极。
可选的，在所述的灵敏放大器电路中，所述电流镜单元包括第七晶体管，所述第七晶体管为P型场效应管，所述第七晶体管的源极连接电源，所述第七晶体管的栅极连接电流镜控制电压，所述第七晶体管的漏极连接所述第一晶体管的漏极。
可选的，在所述的灵敏放大器电路中，所述位线电压的值为0.6V～0.8V之间。
在本发明提供的灵敏放大器电路中，通过所述第一晶体管的阈值电压小于所述反相器模块输出端的电压值减去所述位线电压的值，可实现位线电压避免受到电源的工作电压值降低的影响而降低，使存储器的数据读取结果无法获得，读取不准确或读取速度降低，从而设计出了一种低电源工作电压也可以正常读取的灵敏放大器电路，实现了低功耗设计。
进一步的，通过所述第一晶体管为零阈值N型场效应管，利用零阈值场效应管的阈值电压较低的特点实现低电源电压读出放大器的设计，保证位线电压点能够被预充电至较高电位，从而顺利读取存储器的数据。
更进一步的，发明人发现当电源的工作电压过低时，位线电压点的电压会限制第二晶体管的工作区域，进一步使得箝位单元不能正常工作，由于第二晶体管的栅极和源极之间的电压的绝对值等于电源工作电压减去位线电压，因此随着电源工作电压的降低，使第二晶体管的栅极和源极之间的电压的绝对值也降低，直至低于第二晶体管的阈值电压的绝对值，使第二晶体管处于亚阈值区，导通速度降低，导致第一晶体管栅极导通电压的建立时间较长，甚至无法建立，影响了读取速度。本发明中通过所述第二晶体管的栅极接地，使第二晶体管等效为电阻，且第二晶体管的栅极和源极之间的电压的绝对值直接等于电源工作电压，即使电源工作电压降低一部分，也不会使第二晶体管的栅极和源极之间的电压的绝对值低于第二晶体管的阈值电压的绝对值，避免第二晶体管进入亚阈值区，从而不影响存储器的数据读取速度。
附图说明
图1是本发明灵敏放大器电路示意图；
图中所示：1-灵敏放大器电路；11-预充电单元；12-电流镜单元；13-钳位单元；131-反相器模块；14-比较单元；2-位线单元。
具体实施方式
以下结合附图和具体实施例对本发明提出的灵敏放大器电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于提供一种灵敏放大器电路，以解决现有的灵敏放大器电路的损耗大的问题。
为实现上述思想，本发明提供了一种灵敏放大器电路，所述灵敏放大器电路连接一存储器电路的位线单元，所述所述灵敏放大器电路包括钳位单元、预充电单元、电流镜单元和比较单元，其中：所述钳位单元包括第一晶体管和一反相器模块；所述第一晶体管的漏极连接所述预充电单元和所述电流镜单元，所述第一晶体管的源极连接所述反相器模块的输入端和所述位线单元，所述第一晶体管的栅极连接所述反相器模块的输出端；所述预充电单元为所述钳位单元充电并在所述第一晶体管的源极与所述位线单元的连接处形成一位线电压；所述位线电压输入给所述存储器电路的位线单元，形成一位线电流；所述电流镜单元向所述钳位单元提供参考电流；所述位线电流与所述参考电流提供至所述钳位单元进行比较，所述钳位单元根据所述位线电流与所述参考电流的比较结果形成一数据点电压；所述数据点电压输入给所述比较单元，与一参考电压进行比较，所述比较单元根据所述数据点电压和所述参考电压的比较结果输出数据读取结果；所述第一晶体管的阈值电压小于所述反相器模块输出端的电压值减去所述位线电压的值。
如图1所示，本发明具体实施方式中提供一种灵敏放大器电路1，所述灵敏放大器电路1连接一存储器电路的位线单元2，所述所述灵敏放大器电路1包括钳位单元13、预充电单元11、电流镜单元12和比较单元14，其中：所述钳位单元13包括第一晶体管M1和一反相器模块131，所述第一晶体管M1的漏极(图1中对应A点)连接所述预充电单元11和所述电流镜单元12，所述第一晶体管M1的源极(图1中对应B点)连接所述反相器模块131的输入端和所述位线单元2，所述预充电单元11为所述钳位单元13充电并在B点处形成一位线电压V1，所述第一晶体管M1的栅极(图1中对应C点)连接所述反相器模块131的输出端。
进一步的，所述位线电压V1输入给所述存储器电路的位线单元2，位线单元V1的值由预充电单元11的充电作用而保持在一定范围内，结合位线单元2中的存储数据情况，形成一位线电流Isense，不同的存储数据会对应产生不同的位线电流；所述电流镜单元12向所述钳位单元13提供一参考电流Iref，所述电流镜单元12根据另一参考闪存单元的电流按照一定比例镜像产生参考电流Iref，参考电流Iref的值保持在一定范围内；所述位线电流Isense与所述参考电流Iref提供至所述钳位单元13中进行比较，因此由存储数据的不同而带来的位线电流的变化会影响两者的比较结果，所述钳位单元13根据所述位线电流Isense与所述参考电流Iref的比较结果形成一数据点电压V2；所述数据点电压V2输入给所述比较单元14，与一参考电压Vref进行比较，所述比较单元14包括运算放大器U1，运算放大器U1根据所述数据点电压V2和所述参考电压Vref的比较结果在其输出端输出存储器的数据读取结果；所述第一晶体管M1的阈值电压Vth1小于所述反相器模块131输出端(图1中对应C点)的电压值减去所述位线电压V1的值，具体公式如下：
V1≤V3-Vth1≤VDD-Vth1
其中：V3为所述反相器模块131输出端(图1中对应C点)的电压值。
在本发明提供的灵敏放大器电路中，通过所述第一晶体管的阈值电压小于所述反相器模块输出端的电压值减去所述位线电压的值，可实现位线电压避免受到电源的工作电压值降低的影响而降低，使存储器的数据读取结果无法获得，读取不准确或读取速度降低，从而设计出了一种低电源工作电压也可以正常读取的灵敏放大器电路，实现了低功耗设计。
具体的，所述第一晶体管M1为零阈值N型场效应管，所述第一晶体管M1的阈值电压为0V～0.45V之间。通过所述第一晶体管为零阈值N型场效应管，利用零阈值场效应管的阈值电压较低的特点实现低电源电压读出放大器的设计，保证位线电压点能够被预充电至较高电位，从而顺利读取存储器的数据。
进一步的，所述反相器模块131包括第二晶体管M2和第三晶体管M3，其中：所述第二晶体管M2的栅极接地，所述第二晶体管M2的源极连接电源VDD，所述第三晶体管M3的栅极连接第一晶体管M1的源极(图1中对应B点)，所述第三晶体管M3的源极接地；所述第二晶体管M2和所述第三晶体管M3的漏极连接在一起，并连接所述第一晶体管M1的栅极(图1中对应C点)。所述第二晶体管为P型场效应管，所述第三晶体管为N型场效应管。
在本发明提供的灵敏放大器电路中，发明人发现在现有的灵敏放大器电路结构中，第二晶体管M2的栅极和第三晶体管的栅极一样，也连接到第一晶体管M1的源极(图1中对应B点)，当电源的工作电压过低时，位线电压V1，即B点的电压会限制第二晶体管M2的工作区域，进一步使得箝位单元13不能正常工作，由于第二晶体管M2的栅极和源极之间的电压的绝对值等于电源工作电压VDD减去位线电压V1，因此随着电源工作电压VDD的降低，使第二晶体管M2的栅极和源极之间的电压VGS的绝对值也降低，直至低于第二晶体管M2的阈值电压Vth2的绝对值，具体公式如下：
|VGS|＝VDD-V1≤|Vth2|
其中，VGS的绝对值小于等于Vth2的绝对值导致第二晶体管M2处于亚阈值区，第二晶体管M2导通速度降低，导致第一晶体管M1栅极导通电压的建立时间较长，甚至无法建立，影响了读取速度。本发明中通过所述第二晶体管M2的栅极接地，使第二晶体管M2等效为电阻，且第二晶体管M2的栅极和源极之间的电压VGS的绝对值直接等于电源工作电压VDD，即使电源工作电压降低一部分，也不会使第二晶体管的栅极和源极之间的电压的绝对值低于第二晶体管的阈值电压的绝对值，避免第二晶体管进入亚阈值区，从而不影响存储器的数据读取速度。
如图1所示，在所述的灵敏放大器电路中，所述反相器模块131还包括第四晶体管M4，所述第四晶体管M4为P型场效应管，所述第四晶体管M4的栅极和漏极连接所述第一晶体管M1的栅极，所述第四晶体管M4的源极连接电源VDD。在位线单元V1高于目标电压值范围时，第三晶体管导通，第二晶体管关断，C点接地，从而导致第一晶体管栅极的电压建立很慢，甚至完全关断了第一晶体管，使位线电压发生突降，影响存储器的读取速度，因此，设置第四晶体管是为了在C点电压接地时，第四晶体管导通，快速使C点电压上升，放止位线电压建立速度慢，影响读取速度。
另外，所述灵敏放大器电路1还包括第五晶体管M5，所述第五晶体管M5的源极连接电源VDD，所述第五晶体管M5的漏极连接所述第二晶体管M2和所述第四晶体管M4的源极，所述第五晶体管M5的栅极连接导通控制电压Vdt，所述第五晶体管M5为P型场效应管，在灵敏放大器电路正常工作时，导通控制电压Vdt始终保持低电平(0V)，以使所述第五晶体管M5始终处于导通状态。所述预充电单元11包括第六晶体管M6，所述第六晶体管M6为P型场效应管，所述第六晶体管M6的源极连接电源VDD，所述第六晶体管M6的栅极连接预充电控制电压Vyc，在灵敏放大器电路预充阶段，预充电控制电压Vyc保持低电平(0V)以使第六晶体管M6导通。所述电流镜单元12包括第七晶体管M7，所述第七晶体管M7为P型场效应管，所述第七晶体管M7的源极连接电源VDD，所述第七晶体管M7的栅极连接电流镜控制电压Vjx，电流镜控制电压Vjx的电压范围为0.4V～1V之间，所述第六晶体管M6的漏极和所述第七晶体管M7的漏极连接所述第一晶体管M1的漏极(A点)。
进一步的，由表1所示，与现有技术相比，在相同的电源电压和器件工艺角下，本发明电路结构中V1的电压值远远高于现有技术的V1，所述位线电压V1的值为0.6V～0.8V之间。因此，本发明的灵敏放大器电路的电源VDD的工作电压值为0.9V～1.7V之间，就可实现基本功能，而在现有的灵敏放大器电路中，电源VDD的电压值应不小于1.3V，才能达到灵敏放大器电路正常运行的电压值，而本发明中的灵敏放大器电路通过简单的电路结构改进，即可使电源的工作电压范围降低到1.05V以下，可较大程度的降低整个电路的功耗，实现低功耗的目的。
表1
Figure BDA0001302273230000081
综上，上述实施例对灵敏放大器电路的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种灵敏放大器电路，所述灵敏放大器电路连接一存储器电路的位线单元，其特征在于，所述灵敏放大器电路包括钳位单元、预充电单元、电流镜单元和比较单元，其中：
所述钳位单元包括第一晶体管和一反相器模块；
所述第一晶体管的漏极连接所述预充电单元和所述电流镜单元，所述第一晶体管的源极连接所述反相器模块的输入端和所述位线单元，所述第一晶体管的栅极连接所述反相器模块的输出端；
所述预充电单元为所述钳位单元充电并在所述第一晶体管的源极与所述位线单元的连接处形成一位线电压；
所述位线电压输入给所述存储器电路的位线单元，形成一位线电流；
所述电流镜单元向所述钳位单元提供一参考电流；
所述位线电流与所述参考电流提供至所述钳位单元进行比较，所述钳位单元根据所述位线电流与所述参考电流的比较结果形成一数据点电压；
所述数据点电压输入给所述比较单元，与一参考电压进行比较，所述比较单元根据所述数据点电压和所述参考电压的比较结果输出数据读取结果；
所述第一晶体管的阈值电压小于所述反相器模块输出端的电压值减去所述位线电压的值；
所述反相器模块包括第二晶体管和第三晶体管，其中：
所述第二晶体管的栅极接地，所述第二晶体管的源极连接电源；
所述第三晶体管的栅极连接第一晶体管的源极，所述第三晶体管的源极接地；
所述第二晶体管和所述第三晶体管的漏极连接在一起，并连接所述第一晶体管的栅极。
2.如权利要求1所述的灵敏放大器电路，其特征在于，所述第一晶体管为零阈值N型场效应管。
3.如权利要求1所述的灵敏放大器电路，其特征在于，所述第一晶体管的阈值电压为0V～0.45V之间。
4.如权利要求1所述的灵敏放大器电路，其特征在于，所述第二晶体管为P型场效应管，所述第三晶体管为N型场效应管。
5.如权利要求1所述的灵敏放大器电路，其特征在于，所述反相器模块还包括第四晶体管，所述第四晶体管为P型场效应管，所述第四晶体管的栅极和漏极连接所述第一晶体管的栅极，所述第四晶体管的源极连接电源。
6.如权利要求5所述的灵敏放大器电路，其特征在于，所述灵敏放大器电路还包括第五晶体管，所述第五晶体管的源极连接电源，所述第五晶体管的漏极连接所述第二晶体管和所述第四晶体管的源极，所述第五晶体管的栅极连接导通控制电压。
7.如权利要求6所述的灵敏放大器电路，其特征在于，所述第五晶体管为P型场效应管，所述第五晶体管处于导通状态。
8.如权利要求1所述的灵敏放大器电路，其特征在于，所述电源的工作电压值为0.9V～1.7V之间。
9.如权利要求1所述的灵敏放大器电路，其特征在于，所述预充电单元包括第六晶体管，所述第六晶体管为P型场效应管，所述第六晶体管的源极连接电源，所述第六晶体管的栅极连接预充电控制电压，所述第六晶体管的漏极连接所述第一晶体管的漏极。
10.如权利要求1所述的灵敏放大器电路，其特征在于，所述电流镜单元包括第七晶体管，所述第七晶体管为P型场效应管，所述第七晶体管的源极连接电源，所述第七晶体管的栅极连接电流镜控制电压，所述第七晶体管的漏极连接所述第一晶体管的漏极。
11.如权利要求1所述的灵敏放大器电路，其特征在于，所述位线电压的值为0.6V～0.8V之间。
CN201710368785.1A 2017-05-23 2017-05-23 灵敏放大器电路 Active CN107195319B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710368785.1A CN107195319B (zh) 2017-05-23 2017-05-23 灵敏放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710368785.1A CN107195319B (zh) 2017-05-23 2017-05-23 灵敏放大器电路

Publications (2)

Publication Number Publication Date
CN107195319A CN107195319A (zh) 2017-09-22
CN107195319B true CN107195319B (zh) 2020-05-01

Family

ID=59874367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710368785.1A Active CN107195319B (zh) 2017-05-23 2017-05-23 灵敏放大器电路

Country Status (1)

Country Link
CN (1) CN107195319B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010546B (zh) * 2017-11-30 2020-09-18 上海华虹宏力半导体制造有限公司 一种适用于宽电源电压范围的存储器读译码电路
CN108848594A (zh) * 2018-07-11 2018-11-20 上海艾为电子技术股份有限公司 一种led驱动电路及多路led发光系统
CN110610730B (zh) * 2019-09-02 2021-08-24 上海华虹宏力半导体制造有限公司 灵敏放大器
CN111313848B (zh) * 2020-02-26 2023-08-22 上海华虹宏力半导体制造有限公司 电荷转移型灵敏放大器
CN111681688B (zh) * 2020-05-28 2022-08-16 上海华虹宏力半导体制造有限公司 低电压敏感放大器的钳位电路
CN113793629B (zh) * 2021-09-02 2022-09-06 中天弘宇集成电路有限责任公司 灵敏放大器及存储装置
CN116470855B (zh) * 2023-06-19 2023-09-01 深圳市微源半导体股份有限公司 运算放大电路、运算放大器及线性电源

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937442A (en) * 2008-02-25 2009-09-01 Macronix Int Co Ltd Memory, bit-line pre-charge circuit and bit-line pre-charge method
CN102543153A (zh) * 2010-12-07 2012-07-04 三星电子株式会社 半导体器件和读出半导体器件的数据的方法
CN102930891A (zh) * 2012-10-25 2013-02-13 上海宏力半导体制造有限公司 读出电路
CN103730160A (zh) * 2014-01-07 2014-04-16 上海华虹宏力半导体制造有限公司 一种存储器及其读取方法、读取电路
CN106601278A (zh) * 2016-12-19 2017-04-26 佛山中科芯蔚科技有限公司 一种灵敏放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372746B2 (en) * 2005-08-17 2008-05-13 Micron Technology, Inc. Low voltage sensing scheme having reduced active power down standby current

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937442A (en) * 2008-02-25 2009-09-01 Macronix Int Co Ltd Memory, bit-line pre-charge circuit and bit-line pre-charge method
CN102543153A (zh) * 2010-12-07 2012-07-04 三星电子株式会社 半导体器件和读出半导体器件的数据的方法
CN102930891A (zh) * 2012-10-25 2013-02-13 上海宏力半导体制造有限公司 读出电路
CN103730160A (zh) * 2014-01-07 2014-04-16 上海华虹宏力半导体制造有限公司 一种存储器及其读取方法、读取电路
CN106601278A (zh) * 2016-12-19 2017-04-26 佛山中科芯蔚科技有限公司 一种灵敏放大器

Also Published As

Publication number Publication date
CN107195319A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
CN107195319B (zh) 灵敏放大器电路
CN107464581B (zh) 灵敏放大器电路
KR100577560B1 (ko) 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
US8953384B2 (en) Sense amplifier for flash memory
US7714617B2 (en) Signal driver circuit having an adjustable output voltage
JP3586502B2 (ja) 電圧発生回路
US8320211B1 (en) Current-sense amplifier with low-offset adjustment and method of low-offset adjustment thereof
CN102420005B (zh) 一种电流模灵敏放大器及具有该灵敏放大器的存储器
US9589630B2 (en) Low voltage current reference generator for a sensing amplifier
EP0087006A2 (en) Sense amplifier circuit for MOS static memory array
US9621112B2 (en) Sense amplifier
US8217684B2 (en) Fast and accurate current driver with zero standby current and features for boost and temperature compensation for MRAM write circuit
CN105741871A (zh) 灵敏放大电路及存储器
US9099167B2 (en) Current detector allowing a large supply voltage range
KR100955089B1 (ko) 빠르고 안정하며 정확한 비트 라인 전압을 생성하기 위한캐스코드 증폭기 회로
CN108010546B (zh) 一种适用于宽电源电压范围的存储器读译码电路
US6707703B2 (en) Negative voltage generating circuit
TWI514385B (zh) 半位元線高位準電壓產生器、記憶體裝置與驅動方法
CN107464580B (zh) 高速预充电敏感放大器电路、快速读取电路及电子装置
US20110248697A1 (en) Semiconductor device and data processing system
CN101427320B (zh) 存储电路以及用于对存储元件进行读出的方法
US20130321067A1 (en) Semiconductor device
US8315112B2 (en) Current detection circuit for detecting read current from a memory cell
CN106875964B (zh) 具有反馈功能的灵敏放大器钳位电路
US8509026B2 (en) Word line boost circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant