KR100641913B1 - 모바일 메모리 장치의 리프레쉬 제어회로 - Google Patents

Abstract

본 발명은 모바일 메모리 장치의 리프레쉬 제어회로에 관한 것으로서, 보다 상세하게는 동자모드시와 대기모드시에 모두 리프레쉬 주기신호가 인가되지 않더라도, 동작모드에서 대기모드로 전환되는 시점에 별도의 전환 리프레쉬 주기신호를 인가하도록 하여 리프레쉬를 수행하도록 함으로써 리프레쉬를 수행하지 못하는 구간을 방지하여 불량 데이터의 발생을 방지하는 기술을 개시한다. 이를 위해, 본 발명의 반도체 메모리 장치의 리프레쉬 제어회로는, 온도와 무관한 일정 리프레쉬 주기신호를 발생하는 일정 리프레쉬 주기신호 발생부와, 상기 온도의 변화에 따라 보정한 온도보정 리프레쉬 주기신호를 발생하는 온도보정 리프레쉬 주기신호 발생부와, 상기 온도보정 리프레쉬 주기신호 및 칩선택신호에 따라 칩이 동작모드에서 대기모드로 전환하는 시점의 리프레쉬를 위한 전환 리프레쉬 주기신호를 발생하는 전환 리프레쉬 주기신호 발생부와, 상기 칩선택신호에 따라 상기 일정 리프레쉬 주기신호, 상기 온도보정 리프레쉬 주기신호, 및 상기 전환 리프레쉬주기신호를 선택적으로 출력하는 리프레쉬 제어부를 포함함을 특징으로 한다.

Description

모바일 메모리 장치의 리프레쉬 제어회로{Refersh controlling circuit of semiconductor memory device}

도 1은 종래의 기술에 따른 모바일 메모리 장치의 리프레쉬 제어회로의 블럭도.

도 2는 도 1의 리프레쉬 제어부의 입출력신호의 파형도.

도 3은 본 발명의 실시예에 따른 모바일 메모리 장치의 리프레쉬제어회로의 블럭도.

도 4는 도 3의 일정 리프레쉬 주기신호발생부의 세부 회로도.

도 5는 도 3의 온도보정 리프레쉬 주기신호발생부의 세부 회로도.

도 6은 도 3의 전환 리프레쉬 주기신호발생부의 세부 회로도.

도 7은 도 3의 리프레쉬 제어부의 세부 회로도.

도 8은 도 3의 레프레쉬 제어회로의 입출력신호의 파형도.

본 발명은 모바일 메모리 장치의 리프레쉬 제어회로에 관한 것으로서, 보다 상세하게는 동작모드시와 대기모드시에 모두 리프레쉬 주기신호가 인가되지 않더라도, 동작모드에서 대기모드로 전환되는 시점에 별도의 전환 리프레쉬 주기신호를 인가하도록 하여 리프레쉬를 수행하도록 함으로써 리프레쉬를 수행하지 못하는 구간을 방지하여 불량 데이터의 발생을 방지하는 기술이다.

일반적으로, 반도체 메모리 장치의 리프레쉬 동작은 셀이 일정시간 동안만 데이터를 보전하고 시간이 지날수록 보존된 데이터가 손상되어 이를 다시 재기억시키는 동작이다. 이 리프레쉬 동작의 테스트를 위해, 종래에는 전하 공유 이후 긴 시간동안 두고 셀의 데이터에 이상이 발생하는 시점을 측정하는 방식을 이용해 왔다. 이러한 리프레쉬 시에 전류소모가 크다.

도 1은 종래의 기술에 따른 모바일 메모리 장치의 리프레쉬 제어회로의 블럭도이다.

종래의 리프레쉬 제어회로는 주기신호발생부(10) 및 리프레쉬 제어부(20)를 구비한다. 주기신호발생부(10)는 일정 리프레쉬 주기신호 발생부(30) 및 온도보정 리프레쉬 주기신호발생부(40)를 구비한다. 일정 리프레쉬 주기신호 발생부(30)는 온도과 무관한 일정한 주기신호 REF1를 출력하고, 온도보정 리프레쉬 주기신호발생부(40)는 온도변화에 따른 보정된 주기신호 REF2를 출력한다. 즉, 온도보정 리프레쉬 주기신호발생부(40)는 온도가 낮으면 리프레쉬 주기를 증가시키고 온도가 높아지면 리프레쉬 주기를 감소시켜 전력소모를 감소시킬 수 있도록 한다.

리프레쉬 제어부(20)는 리프레쉬 주기신호 REF1, REF2를 수신하여 칩선택바신호 CSB에 의한 칩의 모드에 따라 리프레쉬 주기신호 REF1, REF2 를 선택적으로 사용한다. 본 발명에서는 대기모드시에는 온도보정에 따라 주기가 긴 리프레쉬 주 기신호 REF2를 사용하고 동작모드시에는 주기가 짧은 리프레쉬 주기신호 REF1를 사용한다. 여기서, 칩선택바신호 CSB는 칩의 모드를 구분한다. 즉, 칩이 동작모드인 경우에는 칩선택바신호 CSB가 로우레벨이고, 칩이 대기모드인 경우에는 칩선택바신호 CSB가 하이레벨로 천이된다.

상기와 같은 구성을 갖는 종래의 모바일 메모리 장치의 리프레쉬 제어회로는 칩선택바신호 CSB에 따라 대기모드 시에는 주기가 긴 리프레쉬 주기신호 REF2를 사용하고 동작모드 시에는 주기가 짧은 리프레쉬 주기신호 REF1에 따라 칩을 리프레쉬 시킨다.

그러나, 도 2와 같이, 대기모드 시에 리프레쉬 주기신호 REF2가 인에이블되지 않고 동작모드 시에는 리프레쉬 주기신호 REF1가 인에이블되지 않아 리프레쉬 주기신호 PSRF가 출력되지 못하는 구간이 발생하는 경우가 있다.

따라서, 이러한 경우에 리프레쉬가 제대로 수행되지 않아 셀에 저장된 데이터를 손실하여 칩에 불량이 발생하는 문제점이 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 동작모드와 대기모드시에 모두 리프레쉬 주기신호가 인가되지 않더라도, 동작모드에서 대기모드로 천이시에 별도의 리프레쉬 주기신호를 이용하여 리프레쉬를 수행하도록 함으로써 셀의 데이터를 안정화시켜 제품의 특성을 향상시키는데 있다.

상기 과제를 달성하기 위한 본 발명의 반도체 메모리 장치의 리프레쉬 제어 회로는, 온도와 무관한 일정 리프레쉬 주기신호를 발생하는 일정 리프레쉬 주기신호 발생부와, 상기 온도의 변화에 따라 보정한 온도보정 리프레쉬 주기신호를 발생하는 온도보정 리프레쉬 주기신호 발생부와, 상기 온도보정 리프레쉬 주기신호 및 칩선택신호에 따라 칩이 동작모드에서 대기모드로 전환하는 시점의 리프레쉬를 위한 전환 리프레쉬 주기신호를 발생하는 전환 리프레쉬 주기신호 발생부와, 상기 칩선택신호에 따라 상기 일정 리프레쉬 주기신호, 상기 온도보정 리프레쉬 주기신호, 및 상기 전환 리프레쉬주기신호를 선택적으로 출력하는 리프레쉬 제어부를 포함함을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.

도 3은 본 발명의 실시예에 따른 모바일 메모리 장치의 리프레쉬 제어회로의 블럭도이다.

본 발명의 모바일 메모리 장치의 리프레쉬 제어회로는 주기신호발생부(100) 및 리프레쉬 제어부(200)를 구비한다. 주기신호발생부(100)는 일정 리프레쉬 주기신호 발생부(300), 온도보정 리프레쉬 주기신호발생부(400), 및 전환 리프레쉬 주기신호 발생부(500)를 구비한다. 일정 리프레쉬 주기신호 발생부(300)는 온도와 무관한 일정한 리프레쉬 주기신호 REF1를 출력하고, 온도보정 리프레쉬 주기신호발생부(400)는 온도변화에 따른 보정된 리프레쉬 주기신호 REF2를 출력한다. 즉, 온도보정 리프레쉬 주기신호발생부(400)는 온도가 낮으면 리프레쉬 주기를 증가시키고 온도가 높아지면 리프레쉬 주기를 감소시켜 전력소모를 감소시킬 수 있도록 한다. 한편, 전환 리프레쉬 주기신호 발생부(500)는 보정된 리프레쉬 주기신호 REF2를 이용하여 전환 리프레쉬 주기신호 REF3를 출력한다.

리프레쉬 제어부(200)는 리프레쉬 주기신호 REF1, REF2, REF3를 수신하여 칩선택바신호 CSB 및 제어신호 TEMP_ON에 따라 리프레쉬 주기신호 REF1, REF2, REF3 를 선택적으로 사용한다. 즉, 리프레쉬 제어부(200)는 대기모드시에는 온도보정에 따라 주기가 긴 리프레쉬 주기신호 REF2를 사용하고 동작모드시에는 주기가 짧은 리프레쉬 주기신호 REF1를 사용하고, 대기모드에서 동작모드로 천이시에는 전환 리프레쉬 주기신호 REF3를 사용하여 리프레쉬를 수행하도록 한다. 여기서, 칩선택바신호 CSB는 칩의 모드를 구분한다. 즉, 칩이 동작모드인 경우에는 칩선택바신호 CSB가 로우레벨이고, 칩이 대기모드인 경우에는 칩선택바신호 CSB가 하이레벨로 천이된다.

도 4는 도 3의 일정 리프레쉬 주기신호 발생부(300)의 세부 회로도이다.

일정 리프레쉬 주기신호 발생부(300)는 복수개의 인버터 IV1~IV5 및 복수개의 캐패시터 C1~ C4를 구비한다. 복수개의 인버터 IV1~ IV5는 직렬연결되어 출력을 다시 입력으로 하는 피드백구조로 구성되고, 복수개의 캐패시터 C1~C4는 각 인버터 IV1~ IV4의 출력단과 접지전압단 사이에 구비된다.

도 5는 도 3의 온도보정 리프레쉬 주기신호 발생부(400)의 세부 회로도이다.

온도보정 리프레쉬 주기신호 발생부(400)는 기준전압 발생부(410), 차동증폭부(420), 비교전압 발생부(430), 캐패시터 C5, 및 인버터 IV6를 구비한다.

기준전압 발생부(410)는 전원전압 VDD을 이용하여 기준전압 VREF를 출력한 다. 전원전압단과 접지전압단 사이에 직렬연결되는 엔모스 트랜지스터 NM1, NM2를 구비하고, 일정레벨의 기준전압 VREF를 출력한다.

차동증폭부(420)는 기준전압 VREF와 비교전압 VCMP를 비교증폭한다. 이를 위해, 차동증폭부(420)는 피모스 트랜지스터 PM1, PM2 및 엔모스 트랜지스터 NM3~ NM5를 구비한다. 피모스 트랜지스터 PM1, PM2는 그 소스가 전원전압단에 연결되고, 그 게이트가 공통연결되며, 피모스 트랜지스터 PM1의 게이트는 드레인에 연결된다.피모스 트랜지스터 PM1, PM2의 각 드레인은 엔모스 트랜지스터 NM3, NM4의 드레인과 각각 연결되고 각 게이트에 기준전압 VREF 및 비교전압 VCMP가 각각 인가된다. 엔모스 트랜지스터 NM5는 인에이블신호 EN에 의해 제어되어 접지전압레벨을 드레인단에 인가한다.

비교전압 발생부(430)는 비교전압 VCMP를 출력한다. 이를 위해, 비교전압 발생부(430)는 피모스 트랜지스터 PM3, PM4 및 엔모스 트랜지스터 NM6~NM8를 구비한다.

피모스 트랜지스터 PM3, PM4는 인버터 IV6의 출력에 의해 제어되어 엔모스 트랜지스터 NM6의 소스와 드레인에 각각 전원전압레벨을 인가한다. 엔모스 트랜지스터 NM6, NM7, NM8은 피모스 트랜지스터 PM4의 드레인단과 접지전압단 사이에 직렬연결되고 엔모스 트랜지스터 NM6, NM7은 각 드레인에 그 게이트가 연결되고 엔모스 트랜지스터 NM8는 인버터 IV6의 출력신호에 의해 제어된다. 피모스 트랜지스터 PM4의 드레인단을 통해 비교전압 VCMP가 출력된다.

상기와 같은 구성을 갖는 비교전압 발생부(430)는 피모스 트랜지스터 PM4가 턴온되면 피모스 트랜지스터 PM4의 드레인단이 전원전압레벨로 차지(charge)되고, 그 차지된 전하는 엔모스 트랜지스터 NM6, NM7를 통해 접지전압단으로 방전된다. 이때, 온도가 낮아지면 방전되는 시간이 증가하고 온도가 높아지면 방전되는 시간이 감소한다. 이를 이용하여, 온도보상 리프레쉬 주기신호 발생부(400)는 피모스 트랜지스터 PM4의 드레인단의 전압레벨이 전원전압 VDD 레벨에서 VDD/2레벨까지 낮아지는데 소요되는 시간을 이용하여 온도보상 리프레쉬 주기신호 REF2의 주기를 조절하여 출력한다.

도 6은 도 3의 전환 리프레쉬 주기신호 발생부(500)의 세부 회로도이다.

전환 리프레쉬 주기신호 발생부(500)는 온도보정 리프레쉬 주기신호 조합부(510), 파워업부(520), 반전부(530), 래치부(540), 출력부(550), 지연부(560), 및 인버터 IV7를 구비한다.

온도보정 리프레쉬 주기신호 조합부(510)는 인버터 IV8, 낸드게이트 ND1, 및 지연부(511)를 구비한다. 인버터 IV7는 칩선택바신호 CSB를 반전시키고, 낸드게이트 ND1는 인버터 IV8의 출력신호 및 온도보정 리프레쉬 주기신호 REF2를 낸드연산하고, 지연부(511)는 낸드게이트 ND1의 출력신호를 지연한다.

파워업부(520)는 인버터 IV9 및 피모스 트랜지스터 PM5를 구비한다. 인버터 IV9는 파워업신호 PWRUP를 반전하고, 피모스 트랜지스터 PM5는 인버터 IV9의 출력신호에 의해 제어되어 전원전압레벨을 그 드레인단에 인가한다.

반전부(530)는 전원전압단과 접지전압단 사이에 직렬연결되는 피모스 트랜지스터 PM5, 엔모스 트랜지스터 NM9, NM10를 구비한다. 피모스 트랜지스터 PM5 및 엔 모스 트랜지스터 NM9는 인버터 IV7의 출력신호에 의해 제어되어 전원전압레벨 및 접지전압레벨을 선택적으로 출력하고, 엔모스 트랜지스터 NM10는 지연부(511)의 출력신호에 의해 제어되어 접지전압 레벨을 엔모스 트랜지스터 NM9의 소스단에 인가한다.

래치부(540)는 서로의 출력신호를 입력으로 하는 래치구조의 인버터 IV10, IV11를 구비하여, 반전부(530)의 출력을 래치한다.

출력부(550)는 낸드게이트 ND2 및 인버터 IV12를 구비한다. 낸드게이트 ND2는 칩선택바신호 CSB와 래치부(540)의 출력신호를 낸드연산하고, 인버터 IV12는 낸드게이트 ND2의 출력신호를 반전하여 전환 리프레쉬 주기신호 REF3를 출력한다.

도 7은 도 3의 리프레쉬 제어부(200)의 세부 회로도이다.

리프레쉬 제어부(200)는 일정 리프레쉬 주기신호 입력부(210), 온도보상 리프레쉬 주기신호 입력부(220), 전환 리프레쉬 주기신호 입력부(230), 및 출력부(240)를 구비한다.

일정 리프레쉬 주기신호 입력부(210)는 낸드게이트 ND3, ND4를 구비한다. 낸드게이트 ND3는 제어신호 TEMP_ON과 칩선택바신호 CSB를 낸드연산하고, 낸드게이트 ND4는 리프레쉬 주기신호 REF1와 낸드게이트 ND1의 출력신호를 낸드연산한다. 여기서, 제어신호 TEMP_ON는 항상 하이레벨로 인가된다.

온도보상 리프레쉬 주기신호 입력부(220)는 낸드게이트 ND5를 구비한다. 낸드게이트 ND5는 온도보상 리프레쉬 주기신호 REF2, 제어신호 TEMP_ON, 및 칩선택바신호 CSB를 낸드연산한다.

전환 리프레쉬 주기신호 입력부(230)는 인버터 IV1을 구비한다. 인버터 IV1는 전환 리프레쉬 주기신호 REF3를 반전한다.

출력부(240)는 일정 리프레쉬 주기신호 입력부(210), 온도보상 리프레쉬 주기신호 입력부(220), 및 전환 리프레쉬 주기신호 입력부(230)의 각 출력신호를 낸드연산하여 최종 리프레쉬 주기신호 PEFRESH를 출력한다.

도 8은 도 3의 레프레쉬 제어회로의 입출력신호의 파형도이다.

도 8에 도시한 바와 같이, 칩선택바신호 CSB가 하이레벨인 대기모드시에는 주기가 긴 온도보상 리프레쉬 주기신호 REF2를 사용하여 리프레쉬를 수행하고 칩선택바신호 CSB가 로우레벨인 동작모드시에는 주기가 짧은 일정 리프레쉬 주기신호 REF1를 사용하여 리프레쉬를 수행하며 칩이 동작모드에서 대기모드로 전환되는 경우 즉, 칩선택바신호 CSB가 하이레벨에서 로우레벨로 천이되는 시점에서는 전환 리프레쉬 주기신호 REF3를 사용하여 리프레쉬를 수행하도록 한다.

이상에서 살펴본 바와 같이, 본 발명은 칩이 동작모드에서 대기모드로 전환되는 경우 별도의 전환 리프레쉬 주기신호를 사용하여 리프레쉬를 수행하도록 함으로써 리프레쉬를 원활하게 진행하여 데이터 불량을 방지함으로써 제품의 수율을 향상시키는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.

Claims (12)

1. 온도와 무관한 일정 리프레쉬 주기신호를 발생하는 일정 리프레쉬 주기신호 발생부;

   상기 온도의 변화에 따라 보정한 온도보정 리프레쉬 주기신호를 발생하는 온도보정 리프레쉬 주기신호 발생부;

   상기 온도보정 리프레쉬 주기신호 및 칩선택신호에 따라 칩이 동작모드에서 대기모드로 전환하는 시점의 리프레쉬를 위한 전환 리프레쉬 주기신호를 발생하는 전환 리프레쉬 주기신호 발생부; 및

   상기 칩선택신호에 따라 상기 일정 리프레쉬 주기신호, 상기 온도보정 리프레쉬 주기신호, 및 상기 전환 리프레쉬주기신호를 선택적으로 출력하는 리프레쉬 제어부;

   를 포함하여 구성함을 특징으로 하는 모바일 메모리 장치의 리프레쉬 제어회로.
2. 제 1항에 있어서, 상기 일정 리프레쉬 주기신호 발생부는,

   피드백 구조의 복수개의 반전수단; 및

   상기 복수개의 반전수단의 각 출력단과 접지전압단 사이에 구비되는 복수개의 충전수단

   을 구비함을 특징으로 하는 모바일 메모리 장치의 리프레쉬 제어회로.
3. 제 1항에 있어서, 상기 온도보상 리프레쉬 주기신호 발생부는,

   기준전압을 발생하는 기준전압 발생부;

   온도의 변화에 따라 보정된 비교전압을 발생하는 비교전압 발생부; 및

   상기 기준전압과 상기 비교전압을 비교 증폭하여 상기 온도보정 리프레쉬 주기신호를 출력하는 차동증폭부

   를 포함하여 구성함을 특징으로 하는 모바일 메모리 장치의 리프레쉬 제어회로.
4. 제 1항에 있어서, 상기 전환 리프레쉬 주기신호 발생부는,

   상기 온도보정 리프레쉬 주기신호 및 상기 칩선택신호를 논리조합하여 출력하는 온도보정 리프레쉬 주기신호 조합부;

   상기 온도보정 리프레쉬 주기신호 조합부에 의해 인에이블되어 피드백되는 상기 전환 리프레쉬 주기신호를 반전하는 반전부; 및

   상기 반전부의 출력신호 및 상기 칩선택신호를 논리연산하여 상기 전환 리프레쉬 주기신호를 출력하는 출력부

   를 구비함을 특징으로 하는 모바일 메모리 장치의 리프레쉬 제어회로.
5. 제 4항에 있어서,

   상기 반전부의 출력단을 초기화시키는 파워업부; 및

   상기 파워업부의 출력을 래치하는 래치부

   를 더 구비함을 특징으로 하는 모바일 메모리 장치의 리프레쉬 제어회로.
6. 제 4항에 있어서, 상기 온도보정 리프레쉬 주기신호 조합부는,

   상기 칩선택신호를 반전하는 반전수단;

   상기 반전수단의 출력신호 및 상기 온도보정 리프레쉬 주기신호를 논리연산하는 논리연산수단; 및

   상기 논리연산수단의 출력신호를 지연하는 지연수단

   을 구비함을 특징으로 하는 모바일 메모리 장치의 리프레쉬 제어회로.
7. 제 4항에 있어서, 상기 반전부는,

   상기 온도보정 리프레시 주기신호 입력부의 출력신호에 의해 제어되어 접지전압레벨을 출력단에 인가하는 제 1 스위칭소자;

   상기 전환 리프레쉬 주기신호에 의해 제어되어 전원전압레벨 및 상기 접지전압레벨을 출력단에 각각 인가하는 제 2 및 제 3 스위칭소자; 및

   를 구비함을 특징으로 하는 모바일 메모리 장치의 리프레쉬 제어회로.
8. 제 1항에 있어서, 상기 리프레쉬 제어부는,

   상기 일정 리프레쉬 주기신호 및 상기 칩선택신호를 논리연산하는 일정 리프레쉬 주기신호 입력부;

   상기 온도보상 리프레쉬 주기신호 및 상기칩선택신호를 논리연산하는 온도보상 리프레쉬 주기신호 입력부;

   상기 전환 리프레쉬 주기신호를 반전하여 출력하는 전환 리프레쉬 주기신호 입력부; 및

   상기 일정 리프레쉬 주기신호 입력부, 상기 온도보정 리프레쉬 주기신호 입력부, 및 상기 전환 리프레쉬 주기신호 입력부의 출력신호를논리연산하여 최종 리프레쉬신호를 출력하는 출력부

   를 구비함을 특징으로 하는 모바일 메모리 장치의 리프레쉬 제어회로.
9. 제 8항에 있어서, 상기 일정 리프레쉬 주기신호 입력부는

   상기 칩선택신호 및 소정의 제어신호를 논리연산하는 제 1 논리연산부; 및

   상기 일정 리프레쉬 주기신호 및 상기 제 1 논리연산부의 출력신호를 논리연산하는 제 2 논리연산부

   를 구비함을 특징으로 하는 모바일 메모리 장치의 리프레쉬 제어회로.
10. 제 8항에 있어서, 상기 온도보상 리프레쉬 주기신호 입력부는,

    상기 온도보상 리프레쉬 주기신호, 상기 칩선택신호, 및 소정의 제어신호를 인가받아 논리 연산하는 논리연산부를 구비함을 특징으로 하는 모바일 메모리 장치의 리프레쉬 제어회로.
11. 제 8항에 있어서, 상기 전환 리프레쉬 주기신호 입력부는,

    상기 전환리프레쉬 주기신호를 반전하는 반전부를 구비함을 특징으로 하는 모바일 메모리 장치의 리프레쉬 제어회로.
12. 제 8항에 있어서, 상기 출력부는,

    상기 일정 리프레쉬 주기신호 입력부, 상기 온도보정 리프레쉬 주기신호 입력부, 및 상기 전환 리프레쉬 주기신호 입력부의 출력신호를 논리연산하는 논리연산부를 구비함을 특징으로 하는 모바일 메모리 장치의 리프레쉬 제어회로.

Images