KR100623335B1 - 전압 강하 변환기 - Google Patents

전압 강하 변환기 Download PDF

Info

Publication number
KR100623335B1
KR100623335B1 KR1019990065611A KR19990065611A KR100623335B1 KR 100623335 B1 KR100623335 B1 KR 100623335B1 KR 1019990065611 A KR1019990065611 A KR 1019990065611A KR 19990065611 A KR19990065611 A KR 19990065611A KR 100623335 B1 KR100623335 B1 KR 100623335B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
power supply
internal power
output
Prior art date
Application number
KR1019990065611A
Other languages
English (en)
Other versions
KR20010065691A (ko
Inventor
홍현성
김학수
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1019990065611A priority Critical patent/KR100623335B1/ko
Publication of KR20010065691A publication Critical patent/KR20010065691A/ko
Application granted granted Critical
Publication of KR100623335B1 publication Critical patent/KR100623335B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 외부에서 인가된 전원전압을 칩 내부에서 적정한 전압으로 낮출 수 있도록 하는 전압 강하 변환기에 관한 것이다. 본 발명의 전압 강하 변환기는 외부 전원 전압을 공급받아 항상 일정한 제 1 기준 전압을 공급하는 제 1 기준 전압 발생기와, 제 1 기준 전압 발생기에서 공급된 제 1 기준 전압을 입력받아 제 2 기준 전압을 발생하는 제 2 기준 전압 발생기와, 제 2 기준 전압 발생기의 출력 전압을 증폭하여 부하에 맞게 내부 전원 전압을 발생하는 내부 전원 전압 구동부 및 상기 내부 전압 구동부의 레벨을 검출하여 일정 이상의 변화가 검출되면 제 1 기준 전압 발생기로부터 출력되는 제 1 기준 전압의 레벨이 조정된 신호에 의해 내부 전원 전압이 변화한 만큼의 보상신호를 발생토록 하는 내부 전원 보상부를 구비한 것을 특징으로 한다.

Description

전압 강하 변환기{VOLTAGE DOWN CONVERTER}
도 1은 종래 전압 강하 변환기의 내부 전원 전압 구동부를 나타낸 회로도이다.
도 2는 종래 전압 강하 변환기의 전체 회로도이다.
도 3은 본 발명에 따른 전압 강하 변환기의 블록도이다.
도 4는 본 발명에 따른 전압 강하 변환기의 검출기 실시예를 보인 회로도이다.
도 5는 발명에 따른 전압 강하 변환기의 실시예를 나타낸 회로도이다.
도 6은 본 발명에 따른 전압 강하 변환기의 시뮬레이션 파형도이다.
- 도면의 주요 부분에 대한 부호의 설명 -
110 : 제 1기준 전압 발생기 120 : 제 2기준 전압 발생기
130 : 전원 전압 구동부 142 : 제 3기준 전압 발생기
140 : 내부 전원 보상부 144 : 제 2내부 전원 전압 구동부
146 : 검출기 148 : 제어부
본 발명은 반도체 메모리 장치에 관한 것으로서, 보다 상세하게는 외부에서 인가된 전원전압을 칩 내부에서 적정한 전압으로 낮출 수 있도록 하는 전압 강하 변환기에 관한 것이다.
최근 반도체 장치들은 메모리의 집적도가 증가함에 따라 MOSFET의 게이트 길이와 산화물의 두께가 점점 감소하고 있다. 그러나 외부 전원 전압은 계속적으로 5V 또는 3.3V 를 사용하기 때문에 채널 전계가 커져서 트랜지스터의 신뢰성(Reliability) 특성이 나빠진다.
이를 해결하고자 칩 내부에서 전원 전압을 낮추는 전압 강하 변환기가 이용되고 있으며, 최근에는 이 내부 전원 전압을 점점 낮추어 사용하고 있는 추세이다.
도 1은 종래 전압 강하 변환기의 내부 전원 전압 구동부를 나타내는 회로도로서, 기준 전압(VREF)과 내부전압(VINT)의 전압차를 검출하는 전류미러형 차동증폭기(10)와 상기 전류미러형 차동증폭기(10)의 출력 결과에 따라 구동되는 제 3 P형 모스 트랜지스터(P3)로 구성되어 있다.
상기와 같은 구성으로 부하에 과도한 전류가 유입되어 내부 전압(VINT)이 기준 전압(VREF)보다 낮아지게 되면 상기 전류미러형 차동증폭기(10)의 동작에 의해 상기 제 3 P형 모스 트랜지스터(P3)의 게이트 전압은 더욱 낮아지게 되어 상기 제 3 P형 모스 트랜지스터(P3)는 턴 온이 되고, 그로 인해 내부 전압(VINT)은 다시 상승하게 된다. 그리고 다시 내부 전압(VINT)이 상승하게 되어 기준 전압(VREF)보다 커지게 되면 이번에는 상기 제 3 P형 모스 트랜지스터(P3)의 게이트 전압이 상승하여 상기 제 3 P형 모스 트랜지스터(P3)는 턴 오프가 되어 내부 전압은 상승을 멈추게 된다.
그러나, 최근의 추세는 낮은 내부전압을 요구하고 있으며, 낮은 내부전압을 만들어 내는 과정에서 상기와 같은 동작을 할 때 내부 전압(VINT) 이 하강하여 상기 제 3 P형 모스 트랜지스터(P3)의 게이트와 소스 사이에 흐르는 전압(VGS)과 드레인과 소스 사이에 흐르는 전압(VDS)이 상승하여도 상기 제 3 P형 모스 트랜지스터(P3)가 구동하는 전류량은 다음 식 1에서 알 수 있는 바와 같이 변화량이 미비하게 되어 내부전압이 변해도 빠르게 전류를 보상해 주지 못해 전압 강하 변환기의 응답시간(response time)이 길어지게 된다.
다음은 상기 제 3 P형 모스 트랜지스터(P3)가 구동하는 전류량을 나타낸 식이다.
IDS = β[( VGS - VT )VDS - 1/2VDS 2 ]
상기 수학식 1에서 볼 때 상기 제 3 P형 모스 트랜지스터(P3)가 구동하는 전류량은 변화량이 아주 미비하게 됨을 알 수 있으며, 이로 인해 응답시간이 길어지 게 되므로 장치의 신뢰성에 문제가 발생할 수 있다.
도 2는 종래 전압 강하 변환기의 전체 회로도로서, 전류 미러 형태를 취하며 외부 전원을 인가 받아 제 1 기준 전압(VR1)을 발생하는 제 1 기준 전압 발생기(20)와, 제 1 기준 전압(VR1)을 기준으로 원하는 출력 레벨인 제 2 기준 전압(VR2)을 발생하는 제 2 기준 전압 발생기(30)와 상기 제 2 기준 전압 발생기(30)의 출력전압(VR2)을 증폭하여 부하에 맞게 내부 전압을 출력하는 내부 전원 전압 구동부(40)로 구성되어 있다.
그러나, 상기와 같은 종래의 전압 강하 변환기는 반도체 메모리 장치들이 작아지면서 점점 적은 동작 전압을 요구하고 있는데 반하여 응답 시간이 길어지므로 장치들이 순간적으로 불안정한 동작 전압을 갖게되며 이것은 디바이스의 신뢰성에 나쁜 영향을 미치게 된다는 문제점을 가지고 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 내부 전압이 일정 레벨 이하로 내려갈 때 내부 전압을 빠른 시간에 보상하여 줄 수 있도록 함으로써 응답시간이 빠른 전압 강하 변환기를 제공하는 데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 전압 강하 변환기는 외부 전원 전압을 공급받아 항상 일정한 제 1 기준 전압을 공급하는 제 1 기준 전압 발생기와, 제 1 기준 전압 발생기에서 공급된 제 1 기준 전압을 입력받아 제 2 기준 전압을 발생하는 제 2 기준 전압 발생기와, 제 2 기준 전압 발생기의 출력 전압을 증폭하여 부하에 맞게 내부 전원 전압을 발생하는 내부 전원 전압 구동부 및 상기 내부 전압 구동부의 레벨을 검출하여 일정 이상의 변화가 검출되면 제 1 기준 전압 발생기로부터 출력되는 제 1 기준 전압의 레벨이 조정된 신호에 의해 내부 전원 전압이 변화한 만큼의 보상신호를 발생토록 하는 내부 전원 보상부를 구비한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 3은 본 발명에 따른 전압 강하 변환기의 블록도로서, 이를 참조하면 본 발명의 전압 강하 변환기 회로는 외부 전원 전압을 공급받아 항상 일정한 제 1 기준 전압(VR1)을 공급하는 제 1 기준 전압 발생기(100)와, 상기 제 1 기준 전압 발생기(110)에서 공급된 제 1 기준 전압(VR1)을 입력받아 제 2 기준 전압(VR2)을 발생하는 제 2 기준 전압 발생기(120)와 제 2 기준 전압 발생기(120)의 출력 전압(VR2)을 증폭하여 부하에 맞게 내부 전원 전압(VINT=Vcc)을 발생하는 내부 전원 전압 구동부(130) 및 내부 전압 구동부(130)의 출력 레벨(VINT)을 검출하여 일정 이상의 변화가 검출되면 제 1 기준 전압 발생기(110)로부터 출력되는 제 1 기준 전압(VR1)의 레벨이 조정된 신호(VR3≥VR2)에 의해 내부 전원 전압이 변화한 만큼의 보상신호를 발생토록 하는 내부 전원 보상부(140)로 구성된다.
여기서, 상기 내부 전원 보상부(140)는 제 1 기준 전압 발생기(110)로부터 출력되는 제 1 기준 전압(VR1)을 입력받아 제 3 기준 전압(VR3)을 발생하는 제 3 기준 전압 발생기(142)와, 제 3 기준 전압 발생기(142)의 출력 전압(VR3)을 증폭하여 내부 전원 전압을 보상하는 신호를 발생하는 제 2 내부 전원 전압 구동부(144)와, 내부 전원 전압 구동부(130)에서 출력되는 내부 전원 전압(VINT)의 변화를 검출하는 검출기(146) 및 검출기(146)에서 검출된 전압(VINT)의 레벨 변화에 따라 상기 제 2 내부 전원 전압 구동부의 온/오프 동작을 조정하는 제어부(148)로 구성된다.
그리고, 상기 검출기(146)는 도 4에 도시된 바와 같이 상기 내부 전원 전압 구동부(130)에서 출력되는 내부 전원 전압(VINT)을 미분한 값으로 출력하는 미분기(146a) 및 상기 미분기(146a)의 출력신호와 제 1 기준 전압 발생기(110)에서 출력되는 제 1 기준 전압(VR1) 신호의 차를 증폭하여 출력하는 차동 증폭기(146b)로 구성된다.
도 5는 본 발명에 따른 전압 강하 변환기의 실시예를 나타낸 회로도로서, 도 3에 나타낸 블록도에 대입해 보면 제 1 기준 전압 발생기(110)는 제 16 및 제 17 P형 모스 트랜지스터(P16,P17)가 전류 미러 형태로 연결되고 제 16 및 제 17 N형 모스 트랜지스터(N16,N17)가 전류 미러 형태로 연결됨을 보인다. 그리고 상기 제 17 N형 모스 트랜지스터(N17)와 접지 사이에 제 4 저항(R4)이 연결되며, 외부 전원 전 압(VEXT) 입력 노드와 접지 사이에 제 18 및 제 19 P형 모스 트랜지스터(P18,P19)가 연결되어 있다.
그리고, 상기 제 2 기준 전압 발생기(120)는 제 20 및 제 21 P형 모스 트랜지스터(P20,P21)와 제 18 및 제 19 그리고 제 20 N형 모스 트랜지스터(N18,N19,N20)가 전류 미러형 차동 증폭기를 이루고 있으며, 외부 전원 전압(VEXT) 입력 노드와 접지 사이에 제 22 P형 모스 트랜지스터(P22)와 제 5 및 제 6 저항(R5,R6)이 연결되어 있다.
또, 상기 전원 전압 구동부(130)는 제 23 및 제 24 P형 트랜지스터(P23,P24)와 제 21 및 제 22 그리고 제 23 N형 모스 트랜지스터(N21,N22,N23)가 전류 미러형 차동 증폭기를 이루고 있으며 외부 전원 전압(VEXT) 입력 노드와 접지 사이에 제 25 P형 모스 트랜지스터(P25)와 제 24 N형 모스 트랜지스터(N24)가 연결되어 있다.
또한, 상기 제 3 기준 전압 발생기(142)는 제 26 및 제 27 P형 모스 트랜지스터(P26,P27)와 제 25 및 제 26 그리고 제 27 N형 모스 트랜지스터(N25,N26,N27)가 전류 미러형 차동 증폭기를 이루고 있으며, 외부 전원 전압(VEXT) 입력 노드와 접지 사이에 제 28 P형 모스 트랜지스터(P27)와 제 7 및 제 8 저항(R7,R8)이 연결되어 있다.
또한, 상기 제 2 내부 전원 전압 구동부(144)는 제 34 및 제 35 P형 모스 트랜지스터(P34,P35)와 제 32 및 제 33 그리고 제 34 N형 모스 트랜지스터(N32,N33,N34)가 전류 미러형 차동 증폭기를 이루고 있으며, 외부 전원 전압(VEXT) 입력 노드와 내부 전원 전압(VINT) 출력노드 사이에 제 36 P형 모스 트랜지스터(P36)가 연결되어 있다.
또한, 상기 검출기(146)의 미분기(146a)는 내부 전원 전압(VEXT) 출력노드와 상기 차동 증폭기(146b)의 내부 전원 전압(VINT) 입력 노드 사이에 제 1 캐패시터(C1)가 연결되고, 상기 제 1 기준 전압 발생기(110)의 출력노드와 상기 차동 증폭기(146b)의 내부 전원 전압(VINT) 입력노드 사이에 제 9 저항(R9)이 연결되어 있으며, 제 29 및 제 30 P형 모스 트랜지스터(P29,P30)와 제 28 및 제 29 N형 모스 트랜지스터(N28,N29)가 전류 미러형 차동 증폭기를 이루고 있다.
또한, 상기 제어부(148)는 외부 전원 전압(VEXT) 입력 노드와 제어신호(VC) 출력 노드 사이에 제 31 P형 모스 트랜지스터(P31)가 연결되고 상기 제 31 P형 모스 트랜지스터(P31)의 게이트에 드레인이 연결되고 외부 전원 입력 노드에 소스가 연결된 제 32 P형 모스 트랜지스터(P32)가 있으며, 제 30 및 제 31 N형 모스 트랜지스터(N30,N31)가 공통 게이트를 갖으며, 각각 상기 제 31 및 제 32 P형 모스 트랜지스터(P31,P32)에 연결되어 있다. 그리고 상기 검출기(146)에서 출력되는 레벨 변환 신호(Vdiff)를 증폭하는 제 1 및 제 2 증폭기(OP1,OP2)로 이루어진다.
상기와 같은 회로 구성을 갖는 전압 강하 변환기는 상기 제 1 기준 전압 발생기(110)에서 제 1 기준 전압(VR1)을 발생시키고, 이를 기준으로 상기 제 2 기준 전압 발생기(120)를 통해 원하는 출력 레벨인 제 2 기준 전압(VR2)을 상기 내부 전 원 전압 구동부(130)에서 증폭하여 내부 전원 전압(VINT)이 출력된다.
그리고 이와 같은 동작에서 내부 전원 전압(VINT)이 어떠한 원인에 의해 변화가 발생하게 되면 상기 검출기(146)에서는 상기 미분기(146a)를 통해 나타나는 출력신호와 상기 제 1 기준 전압 발생기(110)에서 출력되는 제 1 기준전압(VR1)을 비교하여 비교에 따른 차(Vdiff)를 증폭하여 출력하게 된다. 그리하면 상기 제어부(148)에서는 그 차신호(Vdiff)를 상기 제 1 및 제 2 증폭기(OP1,OP2)를 통해 증폭하고, 그 증폭된 신호(Vc)의 레벨에 따라 상기 제 2 내부 전원 전압 구동부(144)에 온/오프 신호(Vc)를 발생한다. 이 때 온 신호가 발생하면 상기 제 3 기준 전압 발생기(142)를 통해 레벨 변화된 제 3 기준 전압(VR3) 신호를 상기 제 2 내부 전원 전압 구동부(144)로 보내어 내부 전원 전압(VINT)이 하강한 만큼 보상해 줄 수 있는 신호가 출력되도록 하는 것이다. 그리하여 내부 전원 전압(VINT)이 충분하게 보상이 되면 상기 제어부(148)에서는 상기 검출기(146)를 통해 다시 검출된 신호에 의해 상기 제 2 내부 전원 전압 구동부(144)에 오프 신호(Vc)를 발생하게 되어 구동을 멈추도록 하는 것이다.
도 6은 본 발명에 따른 전압 강하 변환기의 시뮬레이션 파형도로서, 내부 전원 전압(VINT)의 슬로프가 변화하게 되면 상기 미분기(146a)를 통해 나타나는 출력신호와 상기 제 1 기준 전압 발생기(110)에서 출력되는 제 1 기준전압(VR1)을 비교하여 비교에 따른 차가 증폭되어 나타나는 신호(Vdiff)를 보이고 있다.
본 발명의 또 다른 실시예로는 도 4처럼 미분기(146a)를 통해 검출하는 방식뿐만 아니라 출력 레벨의 절대치를 검출하여 일정 레벨 이하가 되면 상기 제 2 내부 전원 전압 구동부(144)를 온 시키도록 할 수도 있다.
따라서, 본 발명은 최근의 반도체 메모리 장치들이 점점 작은 동작 전압을 요구함에 따라 전압 강하 변환기의 응답시간이 길어지게 되는 점을 개선함으로써 불안정한 동작을 보이던 장치들의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 삭제
  2. 외부 전원 전압을 공급받아 항상 일정한 제 1 기준 전압을 공급하는 제 1 기준 전압 발생기와;
    상기 제 1 기준 전압 발생기에서 공급된 제 1 기준 전압을 입력받아 제 2 기준 전압을 발생하는 제 2 기준 전압 발생기와;
    상기 제 2 기준 전압 발생기의 출력 전압을 증폭하여 부하에 맞게 내부 전원 전압을 발생하는 제 1 내부 전원 전압 구동부; 및
    상기 제 1 기준 전압 발생기로부터 출력되는 제 1 기준 전압을 입력받아 제 3 기준 전압을 발생하는 제 3 기준 전압 발생기와, 상기 제 3 기준 전압 발생기의 출력 전압을 증폭하여 상기 내부 전원 전압을 보상하는 신호를 발생하는 제 2 내부 전원 전압 구동부와, 상기 제 1 내부 전원 전압 구동부에서 출력되는 내부 전원 전압의 변화를 검출하는 검출기 및, 상기 검출기에서 검출된 전압이 일정 레벨 이상 변화하였을 때 상기 제 2 내부 전원 전압 구동부의 온/오프 동작을 조정하는 제어부를 구비한 내부 전원 보상부를 포함하여 구성된 전압 강하 변환기.
  3. 제 2 항에 있어서, 상기 검출기는
    상기 제 1 내부 전원 전압 구동부에서 출력되는 내부 전원 전압을 미분한 값으로 출력하는 미분기; 및
    상기 미분기의 출력신호와 상기 제 1 기준 전압 발생기에서 출력되는 제 1 기준 전압 신호의 차를 증폭하여 출력하는 차동 증폭기를 구비한 것을 특징으로 하는 전압 강하 변환기.
KR1019990065611A 1999-12-30 1999-12-30 전압 강하 변환기 KR100623335B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065611A KR100623335B1 (ko) 1999-12-30 1999-12-30 전압 강하 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065611A KR100623335B1 (ko) 1999-12-30 1999-12-30 전압 강하 변환기

Publications (2)

Publication Number Publication Date
KR20010065691A KR20010065691A (ko) 2001-07-11
KR100623335B1 true KR100623335B1 (ko) 2006-09-11

Family

ID=19632799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065611A KR100623335B1 (ko) 1999-12-30 1999-12-30 전압 강하 변환기

Country Status (1)

Country Link
KR (1) KR100623335B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915830B1 (ko) * 2008-03-12 2009-09-07 주식회사 하이닉스반도체 반도체 집적 회로
US10811107B2 (en) 2019-02-22 2020-10-20 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system having the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713083B1 (ko) * 2005-03-31 2007-05-02 주식회사 하이닉스반도체 내부전원 생성장치
KR100855984B1 (ko) 2007-02-27 2008-09-02 삼성전자주식회사 향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를제어하는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051107A (ko) * 1995-12-29 1997-07-29 김광호 내부전원전압 공급장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051107A (ko) * 1995-12-29 1997-07-29 김광호 내부전원전압 공급장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915830B1 (ko) * 2008-03-12 2009-09-07 주식회사 하이닉스반도체 반도체 집적 회로
US7755410B2 (en) 2008-03-12 2010-07-13 Hynix Semiconductor Inc. Semiconductor integrated circuit capable of overcoming clock signal jitter
US10811107B2 (en) 2019-02-22 2020-10-20 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system having the same

Also Published As

Publication number Publication date
KR20010065691A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
US6329873B2 (en) Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage
US5990742A (en) Differential amplifier circuit
US7304540B2 (en) Source follower and current feedback circuit thereof
KR100266650B1 (ko) 반도체 소자의 내부전압 발생회로
KR100313821B1 (ko) 차동증폭회로및op앰프회로
JPH052037A (ja) ゼロクロス検出回路
KR100623335B1 (ko) 전압 강하 변환기
KR100336840B1 (ko) 반도체 메모리 장치의 감지 증폭기
CN110543204A (zh) 半导体集成电路、音频输出装置、电子设备及保护方法
US11152896B2 (en) Multistage amplifier with current limiting circuit
US6979983B2 (en) Voltage regulator
GB2296612A (en) Low power ring oscillator for bias generator
JP3403638B2 (ja) バッファ装置
KR100904733B1 (ko) 문턱전압 조절회로 및 이를 이용한 내부전압 생성회로
KR100609995B1 (ko) 반도체 메모리 장치
KR100239725B1 (ko) 차지펌프의 펌핑전압 검출회로
JP3435309B2 (ja) バッファアンプ
JP3385100B2 (ja) 演算増幅器
KR100365426B1 (ko) 고이득 저전류 센스 증폭기
JP3099737B2 (ja) 温度補償回路
KR100505569B1 (ko) 동기식 디램 반도체 장치의 내부 전압 발생기
KR100190372B1 (ko) 기준 전압 발생 회로
KR100243025B1 (ko) 온도보상용 증폭기
US7148745B1 (en) Sleep mode recovery
KR930011224B1 (ko) 전원전압 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 13