KR20050082761A - 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 - Google Patents
다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 Download PDFInfo
- Publication number
- KR20050082761A KR20050082761A KR1020040011324A KR20040011324A KR20050082761A KR 20050082761 A KR20050082761 A KR 20050082761A KR 1020040011324 A KR1020040011324 A KR 1020040011324A KR 20040011324 A KR20040011324 A KR 20040011324A KR 20050082761 A KR20050082761 A KR 20050082761A
- Authority
- KR
- South Korea
- Prior art keywords
- operating
- voltage
- level
- operation mode
- mode signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
Description
Claims (24)
- 다이나믹 전압 스케일링(Dynamic Voltage Scaling) 동작 모드인지를 결정하기 위한 동작 모드 신호를 발생하는 동작 모드 선택부 ;상기 동작 모드 신호에 응답하여 동작 전압의 전압 레벨을 증가 또는 감소시키는 동작 전압 발생부 ; 및다이나믹 전압 스케일링 동작 모드인 경우 서로 다른 전압 레벨을 가지는 동작 전압에 응답하여 동작되는 동작 블록을 구비하는 것을 특징으로 하는 반도체 시스템.
- 제 1항에 있어서, 상기 동작 모드 선택부는,정상 동작 모드인 경우 상기 동작 모드 신호를 제 1 레벨로 발생하고, 상기 다이나믹 전압 스케일링 동작 모드인 경우 상기 동작 모드 신호를 제 2 레벨로 발생하는 것을 특징으로 하는 반도체 시스템.
- 제 2항에 있어서, 상기 동작 전압 발생부는,상기 동작 모드 신호가 제 2 레벨인 경우, 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨과 다르며 소정의 전압 레벨을 가지는 제 1 동작 전압과 제 2 동작 전압을 발생하는 것을 특징으로 하는 반도체 시스템.
- 제 3항에 있어서, 상기 동작 블록은,상기 제 1 동작 전압에 응답하여 동작되는 적어도 하나의 제 1 동작부 ; 및상기 제 2 동작 전압에 응답하여 동작되는 적어도 하나의 제 2 동작부를 구비하는 것을 특징으로 하는 반도체 시스템.
- 제 4항에 있어서, 상기 적어도 하나의 제 1 동작부는,동작 가능한 상기 동작 전압의 최소 레벨이 상기 제 2 동작부의 동작 가능한 상기 동작 전압의 최소 레벨에 비하여 높은 것을 특징으로 하는 반도체 시스템.
- 제 3항에 있어서,상기 제 1 동작 전압의 전압 레벨은 상기 제 2 동작 전압의 전압 레벨보다 높은 것을 특징으로 하는 반도체 시스템.
- 제 3항에 있어서,상기 제 1 동작 전압 및 상기 제 2 동작 전압의 전압 레벨은 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨보다 낮은 것을 특징으로 하는 반도체 시스템.
- 제 3항에 있어서, 상기 동작 전압 발생부는,상기 동작 모드 신호가 제 2 레벨인 경우에도 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨과 동일한 전압 레벨을 가지는 제 3 동작 전압을 더 발생하는 것을 특징으로 하는 반도체 시스템.
- 제 8항에 있어서, 상기 동작 블록은,상기 동작 모드 신호가 제 2 레벨이어도 상기 제 3 동작 전압에 응답하여 동작되는 적어도 하나의 제 3 동작부를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제 9항에 있어서, 상기 적어도 하나의 제 3 동작부는,상기 제 3 동작부의 동작 주파수와 상기 제 1 및 제 2 동작부의 동작 주파수와의 차이로 인하여 발생되는 동작 여유 시간을 이용하여 성능 향상을 위한 동작을수행하는 것을 특징으로 하는 반도체 시스템.
- 제 10 항에 있어서, 상기 제 3 동작부는,데이터를 저장하는 캐쉬 메모리 ; 및상기 캐쉬 메모리에 저장된 데이터 중 일부 데이터를 저장하는 라인 버퍼를 구비하고,상기 동작 모드 신호가 제 1 논리 레벨이면 어드레스 신호에 응답하여 상기 캐쉬 메모리만 접근되는 제 1 동작이 수행되고, 상기 동작 모드 신호가 제 2 논리 레벨이면 상기 어드레스 신호에 응답하여 상기 라인 버퍼와 상기 캐쉬 메모리가 순차적으로 접근되는 제 2 동작이 수행되며,상기 제 2 동작은 상기 제 3 동작부의 동작 주파수와 상기 제 1 및 제 2 동작부의 동작 주파수와의 차이로 인하여 발생되는 동작 여유 시간을 이용하여 수행되는 것을 특징으로 하는 반도체 시스템.
- 제 11 항에 있어서, 상기 제 3 동작부는,상기 동작 모드 신호가 제 1 논리 레벨이면 상기 캐쉬 메모리를 계속 인에이블 시키고 상기 동작 모드 신호가 제 2 논리 레벨이면 소정의 라인 버퍼 출력 신호를 수신하는 경우에만 상기 캐쉬 메모리를 인에이블 시키는 캐쉬 메모리 인에이블 신호를 발생하는 캐쉬 메모리 인에이블 회로 ; 및상기 동작 모드 신호가 제 1 논리 레벨이면 상기 라인 버퍼를 계속 디스에이블 시키고 상기 동작 모드 신호가 제 2 논리 레벨이면 상기 라인 버퍼를 계속 인에이블 시키는 라인 버퍼 인에이블 신호를 발생하는 라인 버퍼 인에이블 회로를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제 12 항에 있어서, 상기 라인 버퍼 출력 신호는,상기 동작 모드 신호가 제 2 논리 레벨이고 상기 어드레스 신호에 대응되는 데이터가 상기 라인 버퍼에 존재하지 않는 경우에 상기 라인 버퍼로부터 출력되는 신호인 것을 특징으로 하는 반도체 시스템.
- 다이나믹 전압 스케일링(Dynamic Voltage Scaling) 동작 모드인지를 결정하기 위한 동작 모드 신호를 발생하는 동작 모드 선택부 ;상기 동작 모드 신호에 응답하여 동작 전압의 전압 레벨을 증가 또는 감소시키는 동작 전압 발생부 ;상기 동작 전압 발생부에서 발생되는 제 1 동작 전압에 응답하여 동작하는 적어도 하나의 제 1 동작부 ; 및상기 동작 전압 발생부에서 발생되는 제 2 동작 전압에 응답하여 동작하는 적어도 하나의 제 2 동작부를 구비하는 것을 특징으로 하는 반도체 시스템.
- 제 14항에 있어서, 상기 동작 모드 선택부는,정상 동작 모드인 경우 상기 동작 모드 신호를 제 1 레벨로 발생하고, 상기 다이나믹 전압 스케일링 동작 모드인 경우 상기 동작 모드 신호를 제 2 레벨로 발생하는 것을 특징으로 하는 반도체 시스템.
- 제 15항에 있어서, 상기 제 1 및 제 2 동작 전압은,상기 동작 모드 신호가 제 2 레벨인 경우에 발생되며, 상기 동작 모드 신호가 제 1 레벨인 경우에 상기 동작 전압 발생부에서 발생되는 상기 동작 전압의 전압 레벨과 다른 것을 특징으로 하는 반도체 시스템.
- 제 14항에 있어서,상기 제 1 동작 전압 및 상기 제 2 동작 전압의 전압 레벨은 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨보다 낮은 것을 특징으로 하는 반도체 시스템의 동작 블록을 동작 전압에 의해서 동작시키는 방법.
- 제 14항에 있어서, 상기 제 1 동작부는,동작 가능한 상기 동작 전압의 최소 레벨이 상기 제 2 동작부의 동작 가능한 상기 동작 전압의 최소 레벨에 비하여 높은 것을 특징으로 하는 반도체 시스템.
- 제 14항에 있어서,상기 제 1 동작 전압의 전압 레벨은 상기 제 2 동작 전압의 전압 레벨보다 높은 것을 특징으로 하는 반도체 시스템.
- 제 14항에 있어서, 상기 동작 전압 발생부는,상기 동작 모드 신호가 제 2 레벨인 경우에도 상기 동작 모드 신호가 제 1 레벨인 경우의 상기 동작 전압의 전압 레벨과 동일한 전압 레벨을 가지는 제 3 동작 전압을 더 발생하는 것을 특징으로 하는 반도체 시스템.
- 제 20항에 있어서,상기 동작 모드 신호가 제 2 레벨이어도 상기 제 3 동작 전압에 응답하여 동작되는 적어도 하나의 제 3 동작부를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제 21항에 있어서, 상기 제 3 동작부는,상기 제 3 동작부의 동작 주파수와 상기 제 1 및 제 2 동작부의 동작 주파수와의 차이로 인하여 발생되는 동작 여유 시간을 이용하여 성능 향상을 위한 동작을수행하는 것을 특징으로 하는 반도체 시스템.
- 제 22 항에 있어서, 상기 제 3 동작부는,데이터를 저장하는 캐쉬 메모리 ; 및상기 캐쉬 메모리에 저장된 데이터 중 일부 데이터를 저장하는 라인 버퍼를 구비하고,상기 동작 모드 신호가 제 1 논리 레벨이면 어드레스 신호에 응답하여 상기 캐쉬 메모리만 접근되는 제 1 동작이 수행되고, 상기 동작 모드 신호가 제 2 논리 레벨이면 상기 어드레스 신호에 응답하여 상기 라인 버퍼와 상기 캐쉬 메모리가 순차적으로 접근되는 제 2 동작이 수행되며,상기 제 2 동작은 상기 제 3 동작부의 동작 주파수와 상기 제 1 및 제 2 동작부의 동작 주파수와의 차이로 인하여 발생되는 동작 여유 시간을 이용하여 수행되는 것을 특징으로 하는 반도체 시스템.
- 제 23 항에 있어서, 상기 제 3 동작부는,상기 동작 모드 신호가 제 1 논리 레벨이면 상기 캐쉬 메모리를 계속 인에이블 시키고 상기 동작 모드 신호가 제 2 논리 레벨이면 소정의 라인 버퍼 출력 신호를 수신하는 경우에만 상기 캐쉬 메모리를 인에이블 시키는 캐쉬 메모리 인에이블 신호를 발생하는 캐쉬 메모리 인에이블 회로 ; 및상기 동작 모드 신호가 제 1 논리 레벨이면 상기 라인 버퍼를 계속 디스에이블 시키고 상기 동작 모드 신호가 제 2 논리 레벨이면 상기 라인 버퍼를 계속 인에이블 시키는 라인 버퍼 인에이블 신호를 발생하는 라인 버퍼 인에이블 회로를 더 구비하는 것을 특징으로 하는 반도체 시스템.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040011324A KR101035077B1 (ko) | 2004-02-20 | 2004-02-20 | 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 |
JP2005042860A JP4764026B2 (ja) | 2004-02-20 | 2005-02-18 | ダイナミック電圧スケーリングによる低消費電力集積回路装置 |
US11/060,838 US7412613B2 (en) | 2004-02-20 | 2005-02-18 | Integrated circuit devices that support dynamic voltage scaling of power supply voltages |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040011324A KR101035077B1 (ko) | 2004-02-20 | 2004-02-20 | 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050082761A true KR20050082761A (ko) | 2005-08-24 |
KR101035077B1 KR101035077B1 (ko) | 2011-05-19 |
Family
ID=34858766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040011324A KR101035077B1 (ko) | 2004-02-20 | 2004-02-20 | 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7412613B2 (ko) |
JP (1) | JP4764026B2 (ko) |
KR (1) | KR101035077B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100766376B1 (ko) * | 2006-06-12 | 2007-10-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 전압 생성 장치 |
US7805620B2 (en) | 2005-12-08 | 2010-09-28 | Electronics And Telecommunications Research Institute | Highly energy-efficient processor employing dynamic voltage scaling |
US8046622B2 (en) | 2007-02-27 | 2011-10-25 | Samsung Electronics Co., Ltd. | Dynamically scaling apparatus for a system on chip power voltage |
US9891855B2 (en) | 2016-04-29 | 2018-02-13 | Samsung Electronics Co., Ltd. | Memory device capable of adjusting operation voltage and application processor for controlling the memory device |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100346306C (zh) * | 2006-01-06 | 2007-10-31 | 浙江大学 | 基于动态调频技术的节能编译方法 |
US7904740B2 (en) * | 2007-09-28 | 2011-03-08 | Nokia Corporation | Power supply efficiency optimization |
US8145923B2 (en) * | 2008-02-20 | 2012-03-27 | Xilinx, Inc. | Circuit for and method of minimizing power consumption in an integrated circuit device |
US20100138684A1 (en) * | 2008-12-02 | 2010-06-03 | International Business Machines Corporation | Memory system with dynamic supply voltage scaling |
KR101197591B1 (ko) * | 2008-12-22 | 2012-11-08 | 한국전자통신연구원 | 저전력 프로세서 |
US8004922B2 (en) * | 2009-06-05 | 2011-08-23 | Nxp B.V. | Power island with independent power characteristics for memory and logic |
JP5494177B2 (ja) | 2010-04-21 | 2014-05-14 | 富士通株式会社 | 半導体装置 |
KR20120004017A (ko) | 2010-07-06 | 2012-01-12 | 주식회사 하이닉스반도체 | 동적 전압 조정 모드 판별 장치와 방법 및 이를 이용한 펌핑 전압 감지 장치와 방법 |
CN102591438A (zh) * | 2011-01-13 | 2012-07-18 | 鸿富锦精密工业(深圳)有限公司 | 中央处理器供电电路 |
KR102164099B1 (ko) | 2014-03-28 | 2020-10-12 | 삼성전자 주식회사 | 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치 |
US9742209B2 (en) * | 2014-10-24 | 2017-08-22 | Silicon Laboratories Inc. | System and apparatus for improving the utility of regulators and associated methods |
US10248186B2 (en) | 2016-06-10 | 2019-04-02 | Microsoft Technology Licensing, Llc | Processor device voltage characterization |
US10310572B2 (en) | 2016-06-10 | 2019-06-04 | Microsoft Technology Licensing, Llc | Voltage based thermal control of processing device |
US10209726B2 (en) | 2016-06-10 | 2019-02-19 | Microsoft Technology Licensing, Llc | Secure input voltage adjustment in processing devices |
US10338670B2 (en) | 2016-06-10 | 2019-07-02 | Microsoft Technology Licensing, Llc | Input voltage reduction for processing devices |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05265597A (ja) * | 1992-03-16 | 1993-10-15 | Fujitsu Ltd | 低電圧動作マイクロコントローラ |
JPH05266224A (ja) | 1992-03-19 | 1993-10-15 | Hitachi Ltd | 半導体集積回路、及びそのレイアウト方法 |
JPH0895676A (ja) * | 1994-09-22 | 1996-04-12 | Toshiba Corp | ポータブルコンピュータ |
JPH08221158A (ja) * | 1995-02-20 | 1996-08-30 | Tokimec Inc | 電源回路 |
KR0167648B1 (ko) | 1995-10-10 | 1999-01-15 | 김광호 | 일체형 컴퓨터의 전원 공급 제어 장치 및 그 방법 |
KR200215119Y1 (ko) | 1997-12-01 | 2001-03-02 | 윤종용 | 절전동작모드를위한기준신호발생회로를구비하는전원공급장치 |
US6064223A (en) | 1998-07-08 | 2000-05-16 | Intel Corporation | Low leakage circuit configuration for MOSFET circuits |
JP2001052476A (ja) | 1999-08-05 | 2001-02-23 | Mitsubishi Electric Corp | 半導体装置 |
KR100603926B1 (ko) | 1999-10-25 | 2006-07-24 | 삼성전자주식회사 | 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법 |
JP2001298558A (ja) * | 2000-04-17 | 2001-10-26 | Murata Mach Ltd | 画像処理装置 |
JP2001326327A (ja) | 2000-05-12 | 2001-11-22 | Mitsubishi Electric Corp | 半導体集積回路 |
US6836824B1 (en) * | 2000-09-26 | 2004-12-28 | Sun Microsystems, Inc. | Method and apparatus for reducing power consumption in a cache memory system |
AU2002234157A1 (en) | 2000-10-20 | 2002-04-29 | University Of Southern California | Sequential decoder for decoding of convolutional codes |
US6735707B1 (en) * | 2000-10-27 | 2004-05-11 | Sun Microsystems, Inc. | Hardware architecture for a multi-mode power management system using a constant time reference for operating system support |
KR100371181B1 (ko) * | 2000-11-28 | 2003-02-06 | 엘지전자 주식회사 | 휴대용 기기의 절전방법 |
JP2002182799A (ja) * | 2000-12-19 | 2002-06-26 | Fujitsu Kiden Ltd | 電源切り替え装置 |
JP2002215274A (ja) * | 2001-01-17 | 2002-07-31 | Nec Eng Ltd | 消費電力低減方式 |
JP4017177B2 (ja) * | 2001-02-28 | 2007-12-05 | スパンション エルエルシー | メモリ装置 |
US6509788B2 (en) | 2001-03-16 | 2003-01-21 | Hewlett-Packard Company | System and method utilizing on-chip voltage controlled frequency modulation to manage power consumption |
JP2002288984A (ja) | 2001-03-22 | 2002-10-04 | Tadayoshi Enomoto | 低電力半導体集積回路 |
US6586963B2 (en) | 2001-03-26 | 2003-07-01 | Samsung Electronics Co., Ltd. | Integrated circuit devices having power control logic that inhibits internal leakage current loss during sleep mode operation and method of operating same |
JP2002297271A (ja) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | 半導体装置 |
US6636083B1 (en) | 2001-04-24 | 2003-10-21 | Pacesetter, Inc. | Leakage current cancellation technique for low power switched-capacitor circuits |
KR100424484B1 (ko) | 2001-07-05 | 2004-03-24 | 엘지전자 주식회사 | 중앙 처리 장치용 전원 공급기 |
JP4974202B2 (ja) * | 2001-09-19 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US6515530B1 (en) | 2001-10-11 | 2003-02-04 | International Business Machines Corporation | Dynamically scalable low voltage clock generation system |
US6922783B2 (en) * | 2002-01-16 | 2005-07-26 | Hewlett-Packard Development Company, L.P. | Method and apparatus for conserving power on a multiprocessor integrated circuit |
US6992405B2 (en) | 2002-03-11 | 2006-01-31 | Intel Corporation | Dynamic voltage scaling scheme for an on-die voltage differentiator design |
JP2004023912A (ja) * | 2002-06-18 | 2004-01-22 | Ricoh Co Ltd | 電源装置 |
KR100460459B1 (ko) * | 2002-07-30 | 2004-12-08 | 삼성전자주식회사 | 향상된 테스트 모드를 갖는 반도체 메모리 장치 |
GB2395625B (en) | 2002-11-20 | 2005-01-12 | Toshiba Res Europ Ltd | Reduced power consumption signal processing methods and apparatus |
US8086884B2 (en) | 2002-12-16 | 2011-12-27 | Hewlett-Packard Development Company, L.P. | System and method for implementing an integrated circuit having dynamically variable power limit |
US7143381B2 (en) * | 2002-12-31 | 2006-11-28 | Intel Corporation | Resonance reduction arrangements |
US20040190210A1 (en) * | 2003-03-26 | 2004-09-30 | Leete Brian A. | Memory back up and content preservation |
US7248522B2 (en) * | 2003-09-04 | 2007-07-24 | United Memories, Inc. | Sense amplifier power-gating technique for integrated circuit memory devices and those devices incorporating embedded dynamic random access memory (DRAM) |
US6917555B2 (en) * | 2003-09-30 | 2005-07-12 | Freescale Semiconductor, Inc. | Integrated circuit power management for reducing leakage current in circuit arrays and method therefor |
-
2004
- 2004-02-20 KR KR1020040011324A patent/KR101035077B1/ko active IP Right Grant
-
2005
- 2005-02-18 US US11/060,838 patent/US7412613B2/en active Active
- 2005-02-18 JP JP2005042860A patent/JP4764026B2/ja active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7805620B2 (en) | 2005-12-08 | 2010-09-28 | Electronics And Telecommunications Research Institute | Highly energy-efficient processor employing dynamic voltage scaling |
KR100766376B1 (ko) * | 2006-06-12 | 2007-10-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 전압 생성 장치 |
US8046622B2 (en) | 2007-02-27 | 2011-10-25 | Samsung Electronics Co., Ltd. | Dynamically scaling apparatus for a system on chip power voltage |
US8417984B2 (en) | 2007-02-27 | 2013-04-09 | Samsung Electronics Co., Ltd. | Dynamically scaling apparatus for a system on chip power voltage |
US9891855B2 (en) | 2016-04-29 | 2018-02-13 | Samsung Electronics Co., Ltd. | Memory device capable of adjusting operation voltage and application processor for controlling the memory device |
Also Published As
Publication number | Publication date |
---|---|
JP4764026B2 (ja) | 2011-08-31 |
US7412613B2 (en) | 2008-08-12 |
JP2005235223A (ja) | 2005-09-02 |
US20050188233A1 (en) | 2005-08-25 |
KR101035077B1 (ko) | 2011-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101035077B1 (ko) | 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 | |
US7627730B1 (en) | System and method for optimizing a memory controller | |
US8108615B2 (en) | Prefetching controller using a counter | |
US5920888A (en) | Cache memory system having high and low speed and power consumption modes in which different ways are selectively enabled depending on a reference clock frequency | |
US6185657B1 (en) | Multi-way cache apparatus and method | |
JP2006107507A (ja) | 命令語キャッシュと命令語変換参照バッファの制御器、及びその制御方法 | |
KR20080094938A (ko) | 디바이스 비활성 주기동안 dram 의 사용되지 않는 부분들의 리프레시를 디스에이블함에 의한 전력 소모 감소 | |
JP2019159802A (ja) | 記憶装置の電力制御方法および記憶装置 | |
KR100940260B1 (ko) | 다이나믹 주파수 스케일링에 따라 동작 모드의 제어가가능한 반도체 시스템 및 동작 모드 제어 방법 | |
US7277983B1 (en) | Method and apparatus for smoothing current transients in a content addressable memory (CAM) device | |
US7434079B2 (en) | Microcomputer, method of controlling cache memory, and method of controlling clock | |
US6081871A (en) | Cache system configurable for serial or parallel access depending on hit rate | |
US20020138690A1 (en) | System and method for performing a partial DRAM refresh | |
US20020038434A1 (en) | Computer system | |
US9817759B2 (en) | Multi-core CPU system for adjusting L2 cache character, method thereof, and devices having the same | |
KR100532456B1 (ko) | 메모리 컨트롤러 및 상기 메모리 컨트롤러를 구비하는반도체 장치 | |
JP2007066312A (ja) | キャッシュメモリに保存されるブロック数を制御できるキャッシュメモリシステム及び動作方法 | |
JP2003150283A (ja) | 電力制御装置及び電力制御方法 | |
CN114675738B (zh) | 一种基于最佳反馈时间的cpu调频方法、系统及存储介质 | |
US5651134A (en) | Method for configuring a cache memory to store only data, only code, or code and data based on the operating characteristics of the application program | |
CN116431536A (zh) | 一种高速随机存储器的调度方法及系统 | |
KR20020082282A (ko) | 메모리 내장 마이크로 컨트롤러 | |
CN113688081A (zh) | 时钟电路、计算装置和片上系统 | |
KR100416858B1 (ko) | 명령어 처리장치 | |
KR0184456B1 (ko) | 동적인 디램 페이지 모드 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 9 |