JP5494177B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5494177B2 JP5494177B2 JP2010098025A JP2010098025A JP5494177B2 JP 5494177 B2 JP5494177 B2 JP 5494177B2 JP 2010098025 A JP2010098025 A JP 2010098025A JP 2010098025 A JP2010098025 A JP 2010098025A JP 5494177 B2 JP5494177 B2 JP 5494177B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- supply voltage
- semiconductor device
- power supply
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
Description
Em=Cp*V2 (式1)
Er=α*CL*f*Tlow*V2 (式2)
Tlow>Cp/(α*CL*f) (式3)
(付記1)
複数の内部回路と、
外部から印加される電源電圧を降下して、前記複数の内部回路へ供給する供給電圧を生成する複数の降圧回路と、
前記複数の降圧回路により生成される前記複数の供給電圧の電圧値の組み合わせ状態に従って、前記電源電圧の電圧値を変更する電源管理部と、を有することを特徴とする半導体装置。
付記1に記載の半導体装置において、
前記各降圧回路は、対応する前記各内部回路に対して前記各供給電圧を供給し、前記電源管理部からの制御信号に従って当該各内部回路の負荷状態に適した電圧値の供給電圧を生成するレギュレータであることを特徴とする半導体装置。
付記2に記載の半導体装置において、
前記電源管理部は、前記電源電圧の電圧値を、前記複数の供給電圧のうちで最も高い電圧値の最高供給電圧に従って変更することを特徴とする半導体装置。
付記3に記載の半導体装置において、
前記電源電圧は、DC−DCコンバータの出力電圧であり、
前記電源管理部は、前記電源電圧を前記最高供給電圧と同じ電圧値となるように、前記DC−DCコンバータを制御することを特徴とする半導体装置。
付記4に記載の半導体装置において、
前記各レギュレータは、
前記電源電圧が印加され、当該レギュレータに対応する前記内部回路に対して供給電圧を供給する供給トランジスタと、
前記供給電圧から得られたモニタ信号の電圧と基準電圧を比較して前記供給トランジスタを制御する差動アンプと、を有することを特徴とする半導体装置。
付記5に記載の半導体装置において、前記差動アンプは、
該差動アンプを有する当該レギュレータによる供給電圧が前記最高供給電圧の時、前記供給トランジスタの駆動電流を最大となるように制御することを特徴とする半導体装置。
付記5に記載の半導体装置において、前記差動アンプは、
該差動アンプを有する当該レギュレータに対応する前記内部回路が無負荷状態の時、前記供給トランジスタの駆動電流を遮断するように制御することを特徴とする半導体装置。
付記6または7に記載の半導体装置において、
前記差動アンプは、前記供給トランジスタの駆動電流を最大となるように、或いは、遮断するように制御する時、当該差動アンプにおける前記モニタ信号の電圧と前記基準電圧を比較する動作を停止することを特徴とする半導体装置。
付記1〜8のいずれか1項に記載の半導体装置において、
前記電源管理部は、前記電源電圧の電圧値を変更する際、当該電源電圧が同じ電圧値となる期間が所定の期間より短く、当該電源電圧の変更により消費電力の損失が生じると予め判断できる場合には、前記電源電圧の電圧値を維持することを特徴とする半導体装置。
付記9に記載の半導体装置において、
前記電源管理部は、第1期間における前記電源電圧の第1電圧値が、その直前の第2期間の第2電圧値およびその直後の第3期間の第3電圧値よりも低く、かつ、前記第1期間が所定の期間よりも短いと予め判断できる場合には、前記第1電圧値を、前記第2電圧値および前記第3電圧値のうちで低い方の電圧値に一致させることを特徴とする半導体装置。
付記10に記載の半導体装置において、
前記電源管理部は、前記第1の期間が前記所定の期間よりも長い場合には、前記第1期間における前記電源電圧を前記第1電圧値に変更することを特徴とする半導体装置。
付記10または11に記載の半導体装置において、
前記所定の期間は、
前記第2電圧値の前記電源電圧を、前記第1電圧値に変更したときに低減される削減電力と、
前記第1電圧値の前記電源電圧を、前記第3電圧値に変更するときに消費される損失電力を比較して決められることを特徴とする半導体装置。
付記12に記載の半導体装置において、
前記所定の期間は、さらに、前記電源電圧を下降および上昇するのにかかる期間も考慮して決められることを特徴とする半導体装置。
付記1〜13のいずれか1項に記載の半導体装置において、
前記電源管理部は、前記複数の内部回路の負荷モードを外部から受け取ることを特徴とする半導体装置。
付記1〜13のいずれか1項に記載の半導体装置において、
前記複数の内部回路の負荷モードは、所定の処理サイクルタイムごとに、前記複数の内部回路における第1内部回路に対してスケジュール情報と共に供給され、
前記電源管理部は、前記第1内部回路から、前記複数の内部回路の負荷モードおよび前記スケジュール情報を受け取ることを特徴とする半導体装置。
2,321〜324,420 外部電源回路(DC−DCコンバータ)
3,331〜334,430 インダクタ
4,440,341〜344 キャパシタ
11,11’,111,211,311,411 電力管理ユニット(PMU)
12 外部電源制御部
13 内部電源制御部
14,14’ 負荷状態設定比較部
15 最短期間制約記憶部
51〜54,451〜454 降圧回路(LDO)
121 状態変化検知回路
122 外部電圧設定回路
140a〜140d,140a’〜140d’ 負荷状態レジスタ
141,141’ 最大負荷状態レジスタ
142,142’ 負荷状態比較器
143 出力制御部
144 最大負荷状態補正部
145 タイマ
Claims (10)
- 複数の内部回路と、
外部から印加される電源電圧を降下して、前記複数の内部回路へ供給する供給電圧を生成する複数の降圧回路と、
前記複数の降圧回路により生成される前記複数の供給電圧の電圧値の組み合わせ状態に従って、前記電源電圧の電圧値を変更する電源管理部と、を有することを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記各降圧回路は、対応する前記各内部回路に対して前記各供給電圧を供給し、前記電源管理部からの制御信号に従って当該各内部回路の負荷状態に適した電圧値の供給電圧を生成するレギュレータであることを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記電源管理部は、前記電源電圧の電圧値を、前記複数の供給電圧のうちで最も高い電圧値の最高供給電圧に従って変更することを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記電源電圧は、DC−DCコンバータの出力電圧であり、
前記電源管理部は、前記電源電圧を前記最高供給電圧と同じ電圧値となるように、前記DC−DCコンバータを制御することを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
前記各レギュレータは、
前記電源電圧が印加され、当該レギュレータに対応する前記内部回路に対して供給電圧を供給する供給トランジスタと、
前記供給電圧から得られたモニタ信号の電圧と基準電圧を比較して前記供給トランジスタを制御する差動アンプと、を有することを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、前記差動アンプは、
該差動アンプを有する当該レギュレータによる供給電圧が前記最高供給電圧の時、前記供給トランジスタの駆動電流を最大となるように制御することを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、前記差動アンプは、
該差動アンプを有する当該レギュレータに対応する前記内部回路が無負荷状態の時、前記供給トランジスタの駆動電流を遮断するように制御することを特徴とする半導体装置。 - 請求項6または7に記載の半導体装置において、
前記差動アンプは、前記供給トランジスタの駆動電流を最大となるように、或いは、遮断するように制御する時、当該差動アンプにおける前記モニタ信号の電圧と前記基準電圧を比較する動作を停止することを特徴とする半導体装置。 - 請求項1〜8のいずれか1項に記載の半導体装置において、
前記電源管理部は、前記電源電圧の電圧値を変更する際、当該電源電圧が同じ電圧値となる期間が所定の期間より短く、当該電源電圧の変更により消費電力の損失が生じると予め判断できる場合には、前記電源電圧の電圧値を維持することを特徴とする半導体装置。 - 請求項9に記載の半導体装置において、
前記電源管理部は、第1期間における前記電源電圧の第1電圧値が、その直前の第2期間の第2電圧値およびその直後の第3期間の第3電圧値よりも低く、かつ、前記第1期間が所定の期間よりも短いと予め判断できる場合には、前記第1電圧値を、前記第2電圧値および前記第3電圧値のうちで低い方の電圧値に一致させることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010098025A JP5494177B2 (ja) | 2010-04-21 | 2010-04-21 | 半導体装置 |
US13/036,976 US8890362B2 (en) | 2010-04-21 | 2011-02-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010098025A JP5494177B2 (ja) | 2010-04-21 | 2010-04-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011229311A JP2011229311A (ja) | 2011-11-10 |
JP5494177B2 true JP5494177B2 (ja) | 2014-05-14 |
Family
ID=44815293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010098025A Expired - Fee Related JP5494177B2 (ja) | 2010-04-21 | 2010-04-21 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8890362B2 (ja) |
JP (1) | JP5494177B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9110643B2 (en) | 2012-06-11 | 2015-08-18 | Arm Limited | Leakage current reduction in an integrated circuit |
KR101813104B1 (ko) | 2012-11-14 | 2017-12-28 | 아이디티 유럽 게엠베하 | Dc-dc 컨버터들을 갖는 시스템-온-칩 |
TWI470395B (zh) * | 2012-12-21 | 2015-01-21 | Nat Univ Chung Cheng | Dynamic voltage modulation system with pre - set time margin and localized voltage increase |
US8988140B2 (en) * | 2013-06-28 | 2015-03-24 | International Business Machines Corporation | Real-time adaptive voltage control of logic blocks |
GB2520290B (en) * | 2013-11-14 | 2018-02-28 | Advanced Risc Mach Ltd | Leakage current reduction in an integrated circuit |
KR102190453B1 (ko) | 2014-02-17 | 2020-12-11 | 삼성전자주식회사 | 전력 관리 장치 및 이를 포함하는 시스템 온 칩 |
JP2015191119A (ja) * | 2014-03-28 | 2015-11-02 | シナプティクス・ディスプレイ・デバイス合同会社 | 半導体装置 |
JP6350455B2 (ja) * | 2015-08-31 | 2018-07-04 | 京セラドキュメントソリューションズ株式会社 | 電圧調整装置及び画像形成装置 |
KR102695929B1 (ko) | 2016-07-27 | 2024-08-16 | 삼성전자주식회사 | 전력 관리 장치 및 이를 포함하는 전자 장치 |
US10817045B2 (en) | 2017-02-27 | 2020-10-27 | Ubilite, Inc. | Systems and methods for power management in low power communication device and system |
US11079834B2 (en) | 2017-02-27 | 2021-08-03 | Ubilite, Inc. | Systems and methods for power management in low power communication device and system |
US10170994B1 (en) * | 2017-08-22 | 2019-01-01 | Advanced Micro Devices, Inc. | Voltage regulators for an integrated circuit chip |
JP2021043786A (ja) * | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 半導体装置および電圧供給方法 |
KR20220037280A (ko) * | 2020-09-17 | 2022-03-24 | 삼성전자주식회사 | 전력 제공 방법 및 이를 이용하는 전자 장치 |
US11709512B2 (en) * | 2021-09-14 | 2023-07-25 | Apple Inc. | System-on-chip with power supply mode having reduced number of phases |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05127765A (ja) * | 1991-11-01 | 1993-05-25 | Nippondenso Co Ltd | 車載用電子装置の電源装置 |
JP3571817B2 (ja) * | 1995-08-04 | 2004-09-29 | キヤノン株式会社 | 液晶駆動用電源装置 |
US5745375A (en) | 1995-09-29 | 1998-04-28 | Intel Corporation | Apparatus and method for controlling power usage |
JP2000032753A (ja) * | 1998-07-14 | 2000-01-28 | Yamaha Corp | 直流安定化電源装置 |
JP3680978B2 (ja) * | 1998-11-04 | 2005-08-10 | 株式会社デンソー | 車載用電源装置 |
US6031362A (en) * | 1999-05-13 | 2000-02-29 | Bradley; Larry D. | Method and apparatus for feedback control of switch mode power supply output to linear regulators |
JP4538969B2 (ja) * | 2001-02-19 | 2010-09-08 | 富士電機システムズ株式会社 | シリーズレギュレータ回路 |
US6703816B2 (en) | 2002-03-25 | 2004-03-09 | Texas Instruments Incorporated | Composite loop compensation for low drop-out regulator |
US6700360B2 (en) | 2002-03-25 | 2004-03-02 | Texas Instruments Incorporated | Output stage compensation circuit |
US6703815B2 (en) | 2002-05-20 | 2004-03-09 | Texas Instruments Incorporated | Low drop-out regulator having current feedback amplifier and composite feedback loop |
US6801027B2 (en) * | 2002-09-26 | 2004-10-05 | Itt Manufacturing Enterprises, Inc. | Power conversion in variable load applications |
KR101035077B1 (ko) | 2004-02-20 | 2011-05-19 | 삼성전자주식회사 | 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 |
WO2006117950A1 (ja) * | 2005-04-27 | 2006-11-09 | Matsushita Electric Industrial Co., Ltd. | 情報処理装置における電力制御装置 |
JP4031507B2 (ja) * | 2005-11-25 | 2008-01-09 | 株式会社リコー | 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 |
US7609047B2 (en) * | 2006-11-09 | 2009-10-27 | Intel Corporation | Dynamically configurable voltage regulator for integrated circuits |
KR101134696B1 (ko) * | 2007-01-12 | 2012-04-09 | 엘지전자 주식회사 | 휴대단말기의 전원관리장치 및 그 방법 |
JP5060940B2 (ja) * | 2007-12-27 | 2012-10-31 | 三洋電機株式会社 | 電源装置 |
US20100060078A1 (en) * | 2008-09-08 | 2010-03-11 | Micrel, Incorporated | Dual Input LDO Regulator With Controlled Transition Between Power Supplies |
KR101552165B1 (ko) * | 2009-03-02 | 2015-09-18 | 엘지전자 주식회사 | 전자 기기의 전원 공급 장치 및 방법 |
-
2010
- 2010-04-21 JP JP2010098025A patent/JP5494177B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-28 US US13/036,976 patent/US8890362B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011229311A (ja) | 2011-11-10 |
US20110260783A1 (en) | 2011-10-27 |
US8890362B2 (en) | 2014-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5494177B2 (ja) | 半導体装置 | |
JP4689377B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
EP2438497B1 (en) | Power island with independent power characteristics for memory and logic | |
US8125200B2 (en) | Systems and methods for intelligently optimizing operating efficiency using variable gate drive voltage | |
US6693412B2 (en) | Power savings in a voltage supply controlled according to a work capability operating mode of an integrated circuit | |
JP5261919B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御回路 | |
JP3686042B2 (ja) | 直流安定化電源装置 | |
JP4689394B2 (ja) | 半導体集積回路 | |
JP2001282164A (ja) | 表示装置用駆動装置 | |
JP4717080B2 (ja) | バイアスされた負荷に電圧モードスイッチング型電源から電力供給を開始する方法 | |
JP5693578B2 (ja) | パルス幅変調を有するチャージポンプ回路 | |
US7725741B2 (en) | Computer system and power supplying method thereof | |
JP2011061989A (ja) | スイッチングレギュレータ | |
US20070069807A1 (en) | Voltage regulation having varying reference during operation | |
JP3258923B2 (ja) | 半導体集積回路装置 | |
TWI462430B (zh) | 電源管理系統 | |
US8421525B2 (en) | Semiconductor circuit device | |
JP2014057466A (ja) | スイッチングレギュレータ | |
Bukreyev et al. | Four monolithically integrated switched-capacitor DC–DC converters with dynamic capacitance sharing in 65-nm CMOS | |
JP2004120922A (ja) | 電源制御回路 | |
JP4774000B2 (ja) | 半導体集積回路及び半導体集積回路が組み込まれた半導体装置 | |
US7405551B2 (en) | Method and an apparatus to adjust duty cycle for voltage supply regulation | |
JP4731532B2 (ja) | 半導体集積回路 | |
US11545899B2 (en) | Semiconductor device, system, and control method | |
JP2009157820A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5494177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |