JP6350455B2 - 電圧調整装置及び画像形成装置 - Google Patents

電圧調整装置及び画像形成装置 Download PDF

Info

Publication number
JP6350455B2
JP6350455B2 JP2015170819A JP2015170819A JP6350455B2 JP 6350455 B2 JP6350455 B2 JP 6350455B2 JP 2015170819 A JP2015170819 A JP 2015170819A JP 2015170819 A JP2015170819 A JP 2015170819A JP 6350455 B2 JP6350455 B2 JP 6350455B2
Authority
JP
Japan
Prior art keywords
voltage
core
unit
power supply
main cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015170819A
Other languages
English (en)
Other versions
JP2017049672A (ja
Inventor
哲生 冨松
哲生 冨松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2015170819A priority Critical patent/JP6350455B2/ja
Priority to US15/253,830 priority patent/US9964912B2/en
Publication of JP2017049672A publication Critical patent/JP2017049672A/ja
Application granted granted Critical
Publication of JP6350455B2 publication Critical patent/JP6350455B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/80Details relating to power supplies, circuits boards, electrical connections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Of Voltage And Current In General (AREA)

Description

本発明は、集積回路の電圧を調整する技術に関するものである。
近年、常時通電されるコアと省エネモード時には通電が遮断されるコアとを備えるSOC(System−on−a−chip)が知られている。これを実現するためには、各コアに対応するDCDCコンバーターを個別に設け、各コアに対して個別に直流電圧を供給する必要がある。この場合、SOCによっては、各コアの要求電圧を等しくし、且つ、各コアに供給される直流電圧の電圧差を所定の閾値以下にするという規定が課されることがある。
そこで、上記規定を満たすために、定期的に各DCDCコンバーターの出力電圧を検出し、当該検出した各出力電圧の電圧差が所定の閾値以下となるように、各DCDCコンバーターの出力電圧をフィードバック制御によって調整することがある。
例えば、特許文献1には、プリンタコントローラのプリント基板上のデバイスに供給される電源の電圧値を検出するADコンバータ(電圧値検出部)と非常に高速で高性能なCPU(制御手段)とを備えるプリンタコントローラー装置が開示されている。そして、CPUがADコンバータの検出結果に基づきトランジスタのオン/オフを制御することで、上記デバイスに供給される電源の電圧値を制御することが開示されている。
特開2002−283666号公報
しかしながら、SOCを配置する基板には多くのビアが配列されているので、各DCDCコンバーターと各コアの電源端子とを接続する給電線は、ビアの隙間を通るように配線された後、電源端子に向けて折り曲げて配線される。このため、給電線を流れる電流量が大きくなると、インピーダンスの高い上記折り曲げ部分で所謂IRドロップが発生し、コアに供給される直流電圧が大きく低下する虞がある。
したがって、特許文献1に開示のように、各DCDCコンバーターの出力電圧を定期的に検出し、各出力電圧を一定にするフィードバック制御を行っている場合でも、一方のコアが他のコアよりも消費電流量の大きい動作を行う状況になると、上記IRドロップの発生による電圧の低下量に大きな差異が生じ、各コアに供給される直流電圧の電圧差が所定の閾値以下にならなくなる虞があった。
本発明は、上記事情に鑑みてなされたものであり、集積回路に含まれる二つのコアの要求電圧を等しくし、且つ、各コアに供給される直流電圧の電圧差を所定の閾値以下にすることが規定されている場合に、当該規定に違反する虞を軽減することができる電圧調整装置及び画像形成装置を提供することを目的とする。
本発明による電圧調整装置は、省電力モードで通電が停止されない第一コア前記省電力モードで通電が停止される第二コア及びRAMを含む集積回路と、前記第一コアに供給される第一直流電圧を生成する第一電源回路と、前記第二コアに供給される第二直流電圧を生成する第二電源回路と、消費電流を大きくする所定の状況を示す状況情報を記憶する記憶部と、を備え、前記第二コアの要求電圧は前記第一コアの要求電圧と等しく定められ、前記第二コアは、自身の動作状況を示すイベントログを時刻と対応付けて前記RAMに時系列に記憶し、前記集積回路は、前記第二コアの動作状況が前記所定の状況であるか否かを判定する判定部と、前記判定部によって前記第二コアの動作状況が前記所定の状況であると判定されると、前記第二電源回路から出力される第二直流電圧を検出する検出部と、前記検出された前記第二直流電圧と前記第二コアの要求電圧との電圧差が、所定の規定電圧差以下となるように前記第二直流電圧を調整する電圧調整部とを備え、前記判定部は、前記判定において、前記RAMに記憶されている各インベントログから把握した前記第二コアの動作状況が、前記状況情報が示す前記所定の状況に含まれているか否かを判定する
本構成によれば、第二コアの動作状況が消費電流を大きくする所定の状況である場合に、第二直流電圧と、第二コアの要求電圧と等しい第一コアの要求電圧と、の電圧差が規定電圧差以下になるように第二直流電圧が調整される。
このため、第二コアの動作状況が消費電流を大きくする所定の状況になり、第二コアに供給される第二直流電圧が低下した場合であっても、第二直流電圧と第一コアの要求電圧に近いと考えられる第一直流電圧との電圧差が、規定電圧差よりも大きくなる虞を低減することができる。
つまり、本構成によれば、第一コアと第二コアとの要求電圧を等しくし、且つ、第一直流電圧と第二直流電圧との電圧差を規定電圧差以下にすることが規定されている場合に、当該規定に違反する虞を軽減することができる。
また、本構成によれば、第二コアの動作状況が、記憶部に記憶されている状況情報が示す、消費電流を大きくする所定の状況に含まれているか否かによって、第二コアの動作状況が消費電流を大きくする所定の状況であるか否かを判定する。このため、消費電流量を計測し、当該計測した消費電流量や所定の閾値に基づいて第二コアの動作状況が消費電流を大きくする所定の状況であるか否かを判定するような煩雑な構成にしなくても、簡素な構成で当該判定を行うことができる。
また、電圧調整部は、前記電圧差が前記規定電圧差以下になるまで、前記第二直流電圧を所定の調整率で調整することを定期的に繰り返してもよい。
本構成によれば、第二直流電圧を所定の調整率で調整することが定期的に繰り返されるので、第二直流電圧を段階的に調整することができる。これにより、第二コアの動作中に、第二コアに供給される第二直流電圧が急激に変化することによって第二コアが誤動作する虞を低減することができる。
また、前記第二コアの要求電圧よりも前記規定電圧差だけ高い上限電圧値と前記検出された前記第二直流電圧との比較結果を前記電圧調整部へ出力する第一比較器と、前記第二コアの要求電圧よりも前記規定電圧差だけ低い下限電圧値と前記検出された前記第二直流電圧との比較結果を前記電圧調整部へ出力する第二比較器とを更に備えてもよい。
本構成によれば、第一比較器による比較結果が、第二直流電圧が上限電圧値以下であることを示し、且つ、第二比較器による比較結果が、第二直流電圧が下限電圧値以上であることを示す場合、第二直流電圧と第二コアの要求電圧との電圧差が規定電圧差以下になる。
このため、電圧調整部は、第二直流電圧を調整する場合に、第一比較器及び第二比較器から入力された比較結果に基づいて、第二直流電圧と第二コアの要求電圧との電圧差が規定電圧差以下であるか否かを迅速に判定することができる。
また、前記検出部は、前記第二電源回路よりも前記第二コアに近い位置で前記第二直流電圧を検出してもよい。
第二コアの動作状況が消費電流を大きくする状況になり、第二電源回路から第二コアへ第二直流電圧を送電する給電線においてIRドロップが生じたとする。この場合、第二コアに入力される直前の第二直流電圧は、第二電源回路から出力された直後の第二直流電圧よりも低くなる。
本構成によれば、第二コアに近い位置で第二直流電圧を検出するので、第二電源回路に近い位置で検出する第二直流電圧よりも、実際に第二コアに供給される第二直流電圧に近い電圧を検出することができる。このため、第二電源回路に近い位置で検出した第二直流電圧に基づいて第二直流電圧を調整する場合よりも、実際に第二コアに供給される第二直流電圧を精度良く調整することができる。
本発明によれば、集積回路に含まれる二つのコアの要求電圧を等しくし、且つ、各コアに供給される直流電圧の電圧差を所定の閾値以下にすることが規定されている場合に、当該規定に違反する虞を軽減することができる。
電気機器に搭載されるSOCの概念図である。 電源回路A1が供給する第一直流電圧と電源回路A2が供給する第二直流電圧とのばらつきの一例を示した表である。 電源回路A1とサブCPUの電源端子とを接続する給電線及び電源回路A2とメインCPUの電源端子とを接続する給電線の配線の一例を示す図である。 電圧調整装置が搭載された画像形成装置の構成を示すブロック図である。 電圧調整装置の全体構成を示す図である。 電圧調整装置の動作を示すフローチャートである。 状況テーブルの一例を示す図である。 電圧比較器の詳細な回路構成を示す図である。 電圧比較器が出力する判定結果を示す図である。 第一、第二電源回路とSOCと電圧比較器との回路構成を示す図である。 メインCPUにおける消費電流とメインCPUに供給される第二直流電圧との関係を示すグラフである。 電圧比較器が備える第一、第二コンパレーターの出力信号と第一、第二直流電圧との波形図である。
(本発明の実施の形態に至る経緯)
近年、画像形成装置等の電気機器では、SOCが広く搭載されている。図1は、電気機器に搭載されるSOCの概念図である。SOCはメインCPUとサブCPUとを備える。省電力モード時には消費電力を抑制するために、消費電流量の大きいメインCPUは電力供給が停止され、サブCPUのみ通電される。そして、省電力モード時において、サブCPUはネットワークのパケット応答など、最低限の処理を行う。尚、通常モード時にはメインCPU及びサブCPU共、電力が供給される。
このように、SOCを用いて省電力モードを実現する場合、メインCPUへの電力供給が停止されるので、メインCPUの要求電圧とサブCPUの要求電圧とを等しくし、メインCPU及びサブCPUのそれぞれに対して同じ第一、第二直流電圧V1、V2を個別に供給する電源回路A1、A2を設ける必要がある。尚、電源回路A1、A2としては、DCDCコンバーターが用いられる。
ここで、省電力モード時にメインCPUへの第二直流電圧V2の供給を停止する電源回路A2と、省電力モード時に第一直流電圧V1をサブCPUへ供給する電源回路A1とは個別に規定が設けられており、本来、電源回路A1、A2間で依存関係は無い。
図2は、電源回路A1が供給する第一直流電圧V1と電源回路A2が供給する第二直流電圧V2とのばらつきの一例を示した表である。図2に示すように、電源回路A1、A2は、サブCPU及びメインCPUが要求する要求電圧「1.1V」を中心とするプラスマイナス「0.1V」の許容電圧範囲内でばらつく第一、第二直流電圧V1、V2を供給する。つまり、第一、第二直流電圧V1、V2は、最小電圧が「1.0V」、最大電圧が「1.2V」の範囲内でばらつくことが許容されている。
このように、各電源回路A1、A2が出力する第一、第二直流電圧V1、V2にばらつきがある場合に、製造者によって第一直流電圧V1と第二直流電圧V2との電圧差を所定の閾値(例えば、50mV)以下にするという厳しい規定が要求されることがある。
図3は、電源回路A1とサブCPUの電源端子とを接続する給電線及び電源回路A2とメインCPUの電源端子とを接続する給電線の配線の一例を示す図である。図3に示すように、SOCを配置する基板には多くのビアが配列されているので、各電源回路A1、A2と各CPUの電源端子とを接続する給電線は、ビアの隙間を通るように配線された後、各CPUの電源端子に向けて折り曲げて配線される。このため、給電線を流れる電流量が大きくなると、インピーダンスの高い上記折り曲げ部分で所謂IRドロップが発生し、各CPUに供給される第一、第二直流電圧V1、V2が大きく低下する虞がある。
したがって、メインCPUがサブCPUよりも消費電流量の大きい動作を行う状況になると、上記IRドロップの発生による第一、第二直流電圧V1、V2の低下量に大きな差異が生じ、第一、第二直流電圧V1、V2の電圧差が所定の閾値以下にならなくなる虞がある。
そこで、本実施の形態では、メインCPUの要求電圧とサブCPUの要求電圧とを等しくし、且つ、各CPUに供給される第一、第二直流電圧V1、V2の電圧差を所定の閾値以下にすることが規定されている場合に、当該規定に違反する虞を軽減することができる電圧調整装置及びこれを備えた画像形成装置を提供する。
(実施の形態)
(画像形成装置の構成)
以下、本実施の形態に係る電圧調整装置及び画像形成装置について図面に基づいて説明する。図4は、電圧調整装置10が搭載された画像形成装置5の構成を示すブロック図である。
画像形成装置5として、コピー、プリンター、スキャナー及びファクシミリの機能を有するデジタル複合機を例に説明する。画像形成装置5は、画像を印刷する機能を有する装置であればよく、デジタル複合機に限定されない。例えば、プリンターを画像形成装置5としてもよい。画像形成装置5は、印刷部100、原稿読取部200、原稿給送部300、操作部400、通信部600、及び制御部500を備える。
原稿給送部300は、制御部500による制御の下、原稿給送処理を行う。原稿給送部300は、原稿給送処理において、原稿給送部300に設けられた原稿載置部に1枚の原稿が置かれている場合、その原稿を原稿読取部200に送り、原稿載置部に複数枚の原稿が置かれている場合、複数枚の原稿を連続的に原稿読取部200に送る。
原稿読取部200は、制御部500による制御の下、画像読取処理を行う。原稿読取部200は、画像読取処理において、原稿台に載置された原稿や、原稿給送部300から給送された原稿を読み取り、その原稿の画像データを制御部500へ出力する。
印刷部100は、用紙貯留部101、画像形成部103、及び定着部105を備え、制御部500による制御の下、用紙に画像を形成する印刷処理を行う。
用紙貯留部101は、用紙の束を貯留することができる。用紙貯留部101は、印刷処理において、この貯留された用紙の束のうち最上位の用紙をピックアップローラー(不図示)の駆動により、用紙搬送路(不図示)へ向けて送出する。当該用紙は用紙搬送路を通って、画像形成部103へ搬送される。
画像形成部103は、感光体ドラム、露光部、現像装置、及び転写部を備える。画像形成部103は、印刷処理において、用紙搬送路を通って搬送されてきた用紙に、制御部500から入力された画像データが示す画像のトナー像を形成する。
定着部105は、加熱ローラー及び加圧ローラーを備える。定着部105は、印刷処理において、トナー像が形成された用紙を加熱及び加圧することにより、トナー像を用紙に定着させる。
操作部400は、操作キー部401と表示部403を備える。表示部403は、タッチパネル機能を有しており、ソフトキーを含む画面が表示される。ユーザーは、画面を見ながらソフトキーを操作することによって、コピー等の機能の実行に必要な設定等をする。
操作キー部401には、ハードキーからなる操作キーが設けられている。操作キーは、例えば、スタートキー、テンキー、リセットキー、コピー、プリンター、スキャナー及びファクシミリを切り換えるための機能切換キーである。
通信部600は、ファクシミリ通信部601及びネットワークI/F部603を備える。ファクシミリ通信部601は、相手先ファクシミリとの電話回線の接続を制御するNCU(Network Control Unit)及びファクシミリ通信用の信号を変復調する変復調回路を備える。ファクシミリ通信部601は、電話回線605に接続される。
ネットワークI/F部603は、LAN(Local Area Network)607に接続される。ネットワークI/F部603は、LAN607に接続されたパソコンとの間で通信を実行するための通信インターフェイス回路である。
制御部500は、画像形成装置5の全体制御を司る。また、制御部500は、後述の電圧調整装置10を備える。
(電圧調整装置の構成)
図5は、電圧調整装置10の全体構成を示す図である。電圧調整装置10は、第一電源回路11、第二電源回路12、SOC13(System−on−a−chip:集積回路)、メモリー14(記憶部)、及び電圧比較器15を備えている。
第一電源回路11は、例えばDCDCコンバーターで構成され、SOC13から出力される第一設定値S1に応じた電圧値を持つ第一直流電圧V1を生成し、サブCPU31に供給する。第二電源回路12は、例えばDCDCコンバーターで構成され、SOC13から出力される第二設定値S2に応じた電圧値を持つ第二直流電圧V2を生成し、メインCPU32に供給する。
SOC13は、サブCPU31(第一コア)、メインCPU32(第二コア)、インターフェイス33(以下、「I/F33」と記述する。)、判定部34、検出部35、及び電圧調整部36を備える。
サブCPU31は、画像形成装置5が省電力モード及び通常モードに設定されているか否かに拘わらず、第一直流電圧V1が常時供給され、常時動作する。省電力モードは画像形成装置5を構成する電気部品のうち一部の電気部品への電力供給が停止されるモードである。通常モードは画像形成装置5を構成する全ての電気部品に電力が供給されるモードである。
ここで、サブCPU31は、主に省電力モードにおいて動作し、通信部600を制御して、画像形成装置5の外部から送信されるパケットを受信し、そのパケットに対して応答するといった処理等を行う。また、サブCPU31は、画像形成装置5を省電力モード又は通常モードで動作させるか否かを管理する。
例えば、通常モードにおいて、一定期間、ユーザからの入力を受け付けなければ、サブCPU31は画像形成装置5を省電力モードに設定する。一方、省電力モードにおいて、ユーザから印刷指示の入力を受け付けると、サブCPU31は画像形成装置5を通常モードに設定する。
メインCPU32は、画像形成装置5が省電力モードに設定された場合、サブCPU31の制御の下、第二電源回路12からの第二直流電圧V2の供給が停止され、スリープ状態になる。また、メインCPU32は、画像形成装置5が通常モードに設定された場合は、サブCPU31の制御の下、第二電源回路12から第二直流電圧V2が供給される。ここで、メインCPU32は、例えば、通常モードにおいて画像形成装置5を構成する各部を制御し、各種処理(原稿給送処理、画像読取処理、印刷処理等)を実行させる。
このように、SOC13を用いて省電力モードを実現する場合、メインCPU32への電力供給が停止されるので、メインCPU32が要求する要求電圧とサブCPU31が要求する要求電圧は等しく定められ、サブCPU31及びメインCPU32のそれぞれに対して同じ第一、第二直流電圧V1、V2を個別に供給する第一、第二電源回路11、12が設けられている。
I/F33は、例えば、I2Cインターフェースで構成され、SOC13の制御の下、第一設定値S1を第一電源回路11に送信し、第二設定値S2を第二電源回路12に送信する。ここで、第一、第二設定値S1、S2の送受信の制御はサブCPU31が行ってもよいし、メインCPU32が行ってもよい。
判定部34は、例えば、メインCPU32及びサブCPU31とは別のCPUで構成され、メインCPU32の動作状況が消費電流を大きくする所定の状況であるか否かを判定する。尚、判定部34は、メインCPU32又はサブCPU31が行う処理の一部として構成してもよい。
検出部35は、例えば電圧センサで構成され、判定部34によってメインCPU32の動作状況が消費電流を大きくする所定の状況であると判定されると、第二電源回路12よりもメインCPU32に近い位置で、第二直流電圧V2を検出する。具体的には、検出部35は、第二直流電圧V2の給電線におけるメインCPU32の電源端子用ビア(図3参照)の近傍の位置(図5の実線楕円部)に接続され、当該位置における第二直流電圧V2を検出する。
電圧調整部36は、例えば、メインCPU32及びサブCPU31とは別のCPUで構成され、検出部35で検出された第二直流電圧V2とメインCPU32の要求電圧との電圧差が所定の規定電圧差以下となるように、第二直流電圧V2を調整する。尚、電圧調整部36は、メインCPU32又はサブCPU31が行う処理の一部として構成してもよい。
メモリー14は、例えば、書き換え可能な不揮発性の記憶装置で構成されている。メモリー14には、デフォルトの第一、第二設定値S1、S2が記憶されている。デフォルトの第一、第二設定値S1、S2は、サブ、メインCPU31、32の要求電圧に応じた値に定められている。メインCPU32の要求電圧とサブCPU31の要求電圧とは等しく定められているので、デフォルトの第一、第二設定値S1、S2は同じ値となっている。
メモリー14に記憶されているデフォルトの第一、第二設定値S1、S2は、電圧調整装置10の起動時に、SOC13を介して第一、第二電源回路11、12に読み出される。これにより、第一、第二電源回路11、12は、デフォルトの第一、第二設定値S1、S2にしたがって、サブ、メインCPU31、32の要求電圧と同じ第一、第二直流電圧V1、V2を生成する。
電圧比較器15は、検出部35による第二直流電圧V2の検出位置(図5の実線楕円部)に接続されている。電圧比較器15は、当該検出位置における第二直流電圧V2とメインCPU32の要求電圧との電圧差が上記規定電圧差以下であるか否かの判定結果を電圧調整部36へ出力する。つまり、電圧比較器15は、検出部35により検出された第二直流電圧V2とメインCPU32の要求電圧との電圧差が、上記規定電圧差以下であるか否かの判定結果を電圧調整部36へ出力する。
(電圧調整装置の動作)
図6は、電圧調整装置10の動作を示すフローチャートである。尚、本フローチャートが開始される際には、上述のように、第一、第二電源回路11、12はメモリー14に記憶されているデフォルトの第一、第二設定値S1、S2にしたがって、サブCPU31、メインCPU32の要求電圧と同じ第一、第二直流電圧V1、V2を生成し、サブCPU31、メインCPU32に供給しているものとする。また、画像形成装置5は通常モードに設定されており、メインCPU32は、画像形成装置5を構成する各部を制御し、各種処理を実行しているものとする。
まず、判定部34は、メインCPU32の動作状況が消費電流を大きくする所定の状況であるか否かを判定する(S11)。判定部34は、メインCPU32の動作状況が消費電流を大きくする所定の状況であると判定した場合(S11でYES)、処理をS12に進める。一方、判定部34は、メインCPU32の動作状況が消費電流を大きくする所定の状況ではないと判定した場合(S11でNO)、処理をS11に戻す。
S12では、検出部35は、第二直流電圧V2を検出する(S12)。
次に、S13では、電圧比較器15は、S12で検出された第二直流電圧V2とメインCPU32の要求電圧との電圧差が規定電圧差以下であるか否かの判定結果を電圧調整部36へ出力する。電圧調整部36は、入力された判定結果が電圧差が規定電圧差以下であることを示す場合(S13でYES)、処理をS11に戻す。一方、電圧調整部36は、入力された判定結果が、電圧差が規定電圧差よりも大きいことを示す場合(S13でNO)、処理をS14に進める。
S14で終了条件が満たされていなければ(S14でNO)、電圧調整部36は、第二直流電圧V2を調整し(S15)、処理をS11に戻す。一方、終了条件を満たしていれば(S14でYES)、処理は終了する。ここで、終了条件としては、例えば、S15における第二直流電圧V2の調整回数が所定の上限値に到達した場合が該当する。この場合、電圧差を規定電圧差以下にすることができなかったとされて処理が終了される。
(判定部34による判定の詳細)
以下、判定部34によるS11の判定について詳細に説明する。メインCPU32は、自身の動作状況を示す所謂イベントログを、時刻と対応付けてSOC13内の不図示のRAM等に時系列に記憶する。
例えば、メインCPU32は、印刷部100に印刷処理を実行させる動作を行う場合、印刷処理の開始、印刷部100への画像データの出力、印刷済用紙の出力、及び印刷処理の終了等の各動作状況を示すイベントログを時刻と対応付けて時系列に記憶する。尚、印刷部100への画像データの出力を示すイベントログには、画像データのデータ量を示す情報が含まれる。印刷済用紙の出力を示すイベントログには、印刷済用紙の出力枚数を示す情報が含まれる。
また、メモリー14には、消費電流を大きくする状況を示す状況テーブルST(状況情報)が予め記憶されている。図7は、状況テーブルSTの一例を示す図である。図7の状況テーブルSTでは、メインCPU32が印刷部100に行わせている印刷処理の所要時間が10分以上である状況ST1と、印刷処理に用いる画像データのデータ量が10M以上である状況ST2と、所定枚数以下の用紙を出力する印刷処理を連続して10回以上行わせている状況ST3と、が消費電流を大きくする状況として定められている。
そこで、判定部34は、S11の判定において、上記RAM等に記憶されている各イベントログに基づいて把握したメインCPU32の動作状況が、状況テーブルSTが示す各状況に含まれているか否かを判定する。
例えば、判定部34は、直近の印刷処理の開始を示すイベントログに対応付けられている時刻からの経過時間を算出する。これにより、判定部34は、メインCPU32が実行させた印刷処理の所要時間を把握する。そして、判定部34は、当該把握した印刷処理の所要時間が10分以上であれば、メインCPU32の動作状況が状況テーブルSTが示す上記状況ST1に含まれていると判定する。
また、判定部34は、直近の印刷部100への画像データの出力を示すイベントログを参照する。そして、判定部34は、当該参照したイベントログに含まれる画像データのデータ量を示す情報から、メインCPU32が実行させた印刷処理に用いる画像データのデータ量を把握する。そして、判定部34は、当該把握した画像データのデータ量が10M以上であれば、メインCPU32の動作状況が状況テーブルSTが示す上記状況ST2に含まれていると判定する。
また、判定部34は、直近の印刷済用紙の出力を示すイベントログから遡って、順次印刷済用紙の出力を示すイベントログを参照する。そして、判定部34は、当該参照した各イベントログに含まれる印刷済用紙の出力枚数を示す情報から、メインCPU32が所定枚数以下の印刷処理を連続して何回行わせているかを把握する。尚、所定枚数は、印刷処理において電流量を大きくしなくても出力可能と考えられる用紙枚数(例えば2、3枚)に定められている。そして、判定部34は、当該把握した所定枚数以下の印刷処理を連続して行わせている回数が10回以上であれば、メインCPU32の動作状況が状況テーブルSTが示す上記状況ST3に含まれていると判定する。
尚、判定部34は、上記とは別の方法で、メインCPU32の動作状況を把握し、当該把握したメインCPU32の動作状況が状況テーブルSTが示す各状況に含まれているか否かを判定するようにしてもよい。
(電圧比較器15による判定の詳細)
以下、電圧比較器15によるS13における判定について詳細に説明する。図8は、電圧比較器15の詳細な回路構成を示す図である。電圧比較器15は、第一コンパレーター51(第一比較器)と、第二コンパレーター52(第二比較器)と、を備えている。
第一コンパレーター51の非反転入力端子(+端子)は、検出部35による第二直流電圧V2の検出位置に接続されている。つまり、第一コンパレーター51の非反転入力端子には、S12で検出された第二直流電圧V2と同じ第二直流電圧V2が入力される。第一コンパレーター51の反転入力端子(−端子)には、メインCPU32の要求電圧よりも規定電圧差だけ高い上限電圧値の直流電圧VU(以下、上限電圧VUと記載する)が入力される。
一方、第二コンパレーター52の非反転入力端子(+端子)には、メインCPU32の要求電圧よりも規定電圧差だけ低い下限電圧値の直流電圧VL(以下、下限電圧VLと記載する)が入力される。第二コンパレーター52の反転入力端子(−端子)は、検出部35による第二直流電圧V2の検出位置に接続されている。つまり、第二コンパレーター52の反転入力端子には、S12で検出された第二直流電圧V2と同じ第二直流電圧V2が入力される。
尚、本実施の形態では、SOC13の規定により、サブCPU31及びメインCPU32が要求する要求電圧は、共に1.1Vに定められているとする。更に、第一直流電圧V1と第二直流電圧V2との電圧差を50mV以内にすることも規定されているとする。
この場合、規定電圧差は、第一直流電圧V1と第二直流電圧V2との電圧差の上限値として規定されている50mVに定められる。これに合わせて、上限電圧VUは、電圧値がメインCPU32の要求電圧「1.1V」よりも規定電圧差「50mV」だけ高い上限電圧値「1.15V」となるように設定される。下限電圧VLは、電圧値がメインCPU32の要求電圧「1.1V」よりも規定電圧差「50mV」だけ低い下限電圧値「1.05V」となるように設定される。
ここで、例えば、S12で検出された第二直流電圧V2が上限電圧VU「1.15V」よりも高い「1.2V」であったとする。この場合(V2>VU)、当該第二直流電圧V2「1.2V」とメインCPU32の要求電圧「1.1V」との電圧差「0.1V」は、規定電圧差「50mV」よりも大きい。
図9は、電圧比較器15が出力する判定結果を示す図である。この場合(V2>VU)、第一コンパレーター51は、非反転入力端子に入力された第二直流電圧V2「1.2V」が、反転入力端子に入力された上限電圧VU「1.15V」よりも高いので、ハイ(H)レベルの出力信号O1(比較結果)を電圧調整部36へ出力する。一方、第二コンパレーター52は、非反転入力端子に入力された下限電圧VL「1.05V」が、反転入力端子に入力された第二直流電圧V2「1.2V」よりも低いので、ロー(L)レベルの出力信号O2(比較結果)を電圧調整部36へ出力する。
一方、S12で検出された第二直流電圧V2が下限電圧VL「1.05V」以下の「1.0V」であったとする。この場合(VL≧V2)も、当該第二直流電圧V2「1.0V」とメインCPU32の要求電圧「1.1V」との電圧差「0.1V」は、規定電圧差「50mV」よりも大きい。この場合(VL≧V2)、第一コンパレーター51は、ローレベルの出力信号O1を出力し、第二コンパレーター52は、ハイレベルの信号O2を出力する。
このように、電圧比較器15は、S13において、第一、第二コンパレーター51、52の何れかによって、ハイレベルの出力信号O1、O2を出力することにより、S12で検出された第二直流電圧V2とメインCPU32の要求電圧との電圧差が規定電圧差より大きいことを示す判定結果を出力する。
一方、S2で検出された第二直流電圧V2が下限電圧VL「1.05V」より高く、上限電圧VU「1.15V」以下の「1.12V」であったとする。この場合(VU≧V2>VL)、第二直流電圧V2「1.12V」とメインCPU32の要求電圧「1.1V」との電圧差「0.02V」は、規定電圧差「50mV」以下である。この場合(VU≧V2>VL)、第一コンパレーター51は、ローレベルの出力信号O1を出力し、第二コンパレーター52も、ローレベルの信号O2を出力する。
このように、電圧比較器15は、第一、第二コンパレーター51、52によって、共にローレベルの出力信号O1、O2を出力することにより、S12で検出されたS12で検出された第二直流電圧V2とメインCPU32の要求電圧との電圧差が規定電圧差以下であることを示す判定結果を出力する。
(調整の詳細)
以下、電圧調整部36によるS15の調整について詳細に説明する。図10は、第一、第二電源回路11、12とSOC13と電圧比較器15との回路構成を示す図である。
第一電源回路11は、コンパレーターC1を備える。コンパレーターC1の一方の入力端子FBには、分圧抵抗R1、R2により分圧された第一直流電圧V1が入力される。これにより、第一直流電圧V1がフィードバックされる。コンパレーターC1の他方の入力端子Refには、SOC13内のI2CのI/F133を介してデフォルトの第一設定値S1が入力される。つまり、第一設定値S1は、コンパレーターC1の入力端子Refの基準電圧Vrefを設定する。
第一電源回路11は、コンパレーターC1による基準電圧Vrefとフィードバックされた第一直流電圧V1との比較結果に基づいて、出力する第一直流電圧V1の電圧値を、「(r1+r2)/r2×S1(r1、r2は、分圧抵抗R1、R2の抵抗値)」に安定させる。
第二電源回路12は、コンパレーターC2を備える。コンパレーターC2の一方の入力端子FBには、分圧抵抗R1、R2により分圧された第二直流電圧V2が入力される。これにより、第二直流電圧V2がフィードバックされる。コンパレーターC2の他方の入力端子Refには、SOC13内のI2CのI/F133を介してデフォルトの第二設定値S2が入力される。また、コンパレーターC2の他方の入力端子Refには、電圧調整部36によってS15において調整された後の第二設定値S2も入力される。つまり、第二設定値S2は、コンパレーターC2の入力端子Refの基準電圧Vrefを設定する。
第二電源回路12は、コンパレーターC2による基準電圧Vrefとフィードバックされた第二直流電圧V2との比較結果に基づいて、出力する第二直流電圧V2の電圧値を、「(r1+r2)/r2×S2(r1、r2は、分圧抵抗R1、R2の抵抗値)」に安定させる。
SOC13内の電圧調整部36は、S15において、電圧比較器15から入力される判定結果が、電圧差が規定電圧差以下であることを示すようになるまで、第二直流電圧V2を所定の調整率で調整する微調整処理を、定期的に繰り返す。つまり、電圧調整部36は、S15において、電圧比較器15の出力信号O1、O2が共にローレベル(図9)を示すようになるまで、微調整処理を定期的に繰り返す。
具体的には、電圧調整部36は、微調整処理において、第二設定値S2を所定の調整率で調整し、調整後の第二設定値S2をI/F133を介してコンパレーターC2の入力端子Refに入力する。これにより、第二電源回路12は、出力する第二直流電圧V2の電圧値を、「(r1+r2)/r2×調整後のS2」に安定させる。このようにして、電圧調整部36は、微調整処理において、第二設定値S2を所定の調整率で調整することにより、第二直流電圧V2を所定の調整率で調整する。
(電圧調整装置の動作の具体例)
以下、電圧調整装置10の動作の具体例について説明する。本具体例では、S15において電圧調整部36が用いる調整率は「0.1%」に定められているものとする。また、電圧調整部36は、S15において「1分毎に」(定期的に)微調整処理を繰り返すものとする。
図11は、メインCPU32における消費電流とメインCPU32に供給される第二直流電圧V2との関係を示すグラフである。図11の上部のグラフに示すように、電圧調整装置10の起動後、メインCPU32が、暫く待機した後に、一度印刷処理を実行したとする。その後、メインCPU32が、暫く待機した後、所要時間が10分以上の印刷処理を印刷部100に行わせたとする。
この場合、メインCPU32の消費電流量は、印刷処理の処理時間が経過するほど大きくなる。これにより、上述のIRドロップが発生し、図11の下部のグラフに示すように、メインCPU32に供給される第二直流電圧V2も、印刷処理の処理時間が経過するほど低下するようになる。
しかし、当該印刷処理を開始した時刻t0から10分が経過した時刻t1になると、判定部34は、S11(図6)において、メインCPU32の動作状況が状況テーブルSTが示す上記状況ST1(図7)に含まれていると判定し(S11でYES)、処理をS12に進める。そして、S12で検出された第二直流電圧V2が下限電圧VL「1.05V」よりも小さい「1.048V」であったとする。
図12は、電圧比較器15が備える第一、第二コンパレーター51、52の出力信号O1、O2と第一、第二直流電圧V1、V2との波形図である。この場合(VL≧V2)、S13において、第一、第二コンパレーター51、52は、ローレベルの出力信号O1、ハイレベルの出力信号O2を出力する(図9、図12の時刻t1)。つまり、電圧比較器15は、S13において、電圧差が規定電圧差より大きいことを示す判定結果を電圧調整部36に出力する(S13でNO)。
この場合、電圧調整部36は、処理をS14に進め、一度もS15を行っていないので終了条件を満たさないと判定し(S14でNO)、処理をS15に進める。そして、電圧調整部36は、S15において、第一、第二コンパレーター51、52の出力信号O1、O2が共にローレベルになるまで、微調整処理を1分毎に繰り返す(図12の時刻t1、t2、t3)。
尚、時刻t1、t2、t3では、出力信号O2がハイレベルであり、図9に示すように、第二直流電圧V2が下限電圧VLよりも小さい(VL≧V2)ことを示している。このため、時刻t1、t2、t3における各微調整処理において、電圧調整部36は、第二設定値S2を所定の調整率「0.1%」だけ増大する調整(S2を1.001倍にする調整)を行う。
本具体例では、時刻t1、t2、t3において、第二直流電圧V2が「1.049(≒1.048×1.01)」、「1.050(≒1.048×1.01の2乗)」、「1.051(≒1.048×1.01の3乗)」と段階的に上昇する。
そして、時刻t4において、第二直流電圧V2が下限電圧VLよりも大きくなり、第二直流電圧V2とメインCPU32の要求電圧との電圧差が規定電圧差以下になったとする。このとき、第一、第二コンパレーター51、52の出力信号O1、O2は共にローレベルとなる。
時刻t4において、第一、第二コンパレーター51、52の出力信号O1、O2が共にローレベルになると、電圧調整部36はS15を終了し、処理をS11に戻す。
その後、時刻t5において、メインCPU32が、例えば、データ量が15Mの画像データを用いた印刷処理を印刷部100に行わせたとする。そして、判定部34が、メインCPU32の動作状況が状況テーブルSTが示す上記状況ST2(図7)に含まれていると判定し(S11でYES)、処理をS12に進めたとする。
この場合、時刻t1、t2、t3において微調整処理が行われたので、S12で検出された第二直流電圧V2は「1.051V」となっており、下限電圧VL「1.05V」よりも大きく、上限電圧VU「1.15V」以下となっている。
このため、電圧比較器15は、S13において、第一、第二コンパレーター51、52によって共にローレベルの出力信号O1、O2を出力する(図9、図12の時刻t5)。この場合、電圧調整部36は、出力信号O1、O2が共にローレベルを示し、電圧差が規定電圧差以下であることを示しているので、処理をS11に戻す。
(実施の形態のまとめ)
(1)電圧調整装置10は、メインCPU32の動作状況が消費電流を大きくする所定の状況である場合に、第二直流電圧V2と、メインCPU32の要求電圧と等しいサブCPU31の要求電圧と、の電圧差が規定電圧差以下になるように第二直流電圧V2を調整する。
このため、メインCPU32の動作状況が消費電流を大きくする所定の状況になり、メインCPU32に供給される第二直流電圧V2が低下した場合であっても、第二直流電圧V2とサブCPU31の要求電圧に近いと考えられる第一直流電圧V1との電圧差が、規定電圧差よりも大きくなる虞を低減することができる。
つまり、メインCPU32とサブCPU31との要求電圧を等しくし、且つ、第一直流電圧V1と第二直流電圧V2との電圧差を規定電圧差以下にすることが規定されている場合に、当該規定に違反する虞を軽減することができる。
(2)電圧調整装置10は、第二直流電圧V2を所定の調整率で調整することを定期的に繰り返すので、第二直流電圧V2を段階的に調整することができる。これにより、メインCPU32の動作中に、メインCPU32に供給される第二直流電圧V2が急激に変化することによってメインCPU32が誤動作する虞を低減することができる。
(3)電圧調整装置10は、メインCPU32の動作状況が、メモリー14に記憶されている状況テーブルSTが示す、消費電流を大きくする所定の状況ST1〜ST3に含まれているか否かによって、メインCPU32の動作状況が消費電流を大きくする所定の状況であるか否かを判定する。このため、消費電流量を計測し、当該計測した消費電流量や所定の閾値に基づいてメインCPU32の動作状況が消費電流を大きくする状況であるか否かを判定するような煩雑な構成にしなくても、簡素な構成で当該判定を行うことができる。
(4)第一コンパレーター51が出力する出力信号O1が、第二直流電圧V2が上限電圧VU以下であること(ローレベル)を示し、且つ、第二コンパレーター52が出力する出力信号O2が、第二直流電圧V2が下限電圧LU以上であること(ローレベル)を示す場合、第二直流電圧V2とメインCPU32の要求電圧との電圧差が規定電圧差以下になる。
このため、電圧調整部36は、第二直流電圧V2を調整する場合に、第一コンパレーター51及び第二コンパレーター52から入力された出力信号O1、O2に基づいて、第二直流電圧V2とメインCPU32の要求電圧との電圧差が規定電圧差以下であるか否かを迅速に判定することができる。
(5)メインCPU32の動作状況が消費電流を大きくする状況になり、第二電源回路12からメインCPU32へ第二直流電圧V2を送電する給電線においてIRドロップが生じたとする。この場合、メインCPU32に入力される直前の第二直流電圧V2は、第二電源回路12から出力された直後の第二直流電圧V2よりも低くなる。
電圧調整装置10では、メインCPU32に近い位置で第二直流電圧V2を検出するので、第二電源回路12に近い位置で検出する第二直流電圧V2よりも、実際にメインCPU32に供給される第二直流電圧V2に近い電圧を検出することができる。このため、第二電源回路12に近い位置で検出した第二直流電圧V2に基づいて第二直流電圧V2を調整する場合よりも、実際にメインCPU32に供給される第二直流電圧V2を精度良く調整することができる。
(変形例)
尚、上記実施の形態は、本発明に係る実施の形態の例示に過ぎず、本発明を上記実施の形態に限定する趣旨ではない。例えば、以下に示す、変形実施形態であってもよい。
(1)配線の都合等に合わせて、検出部35がメインCPU32よりも第二電源回路12に近い位置で第二直流電圧V2を検出するようにしてもよい。
(2)電圧比較器15を備えないようにし、電圧調整部36が、S13において、S12で検出された第二直流電圧V2とメインCPU32の要求電圧との電圧差を算出して、当該算出した電圧差が規定電圧差以下であるか否かを判定するようにしてもよい。
(3)メモリー14に状況テーブルSTを記憶しないようにしてもよい。これに合わせて、メインCPU32が、消費電流を大きくする所定の動作を行う場合に、当該動作を行うことを示す信号を判定部34へ出力するようにしてもよい。そして、判定部34は、当該信号が入力された場合に、メインCPU32の動作状況が消費電流を大きくする所定の状況になったと判定するようにしてもよい。
又は、メモリー14に状況テーブルSTを記憶しないようにし、メインCPU32における消費電流量を計測する計測回路を設けてもよい。そして、判定部34は、当該計測回路により計測された消費電流量が、所定の閾値を超えた場合に、メインCPU32の動作状況が消費電流を大きくする所定の状況になったと判定するようにしてもよい。
(4)S15において、電圧調整部36が、微調整処理を定期的に繰り返すことに代えて、S12において検出部35により検出された第二直流電圧V2とメインCPU32との電圧差が規定電圧差以下となるように、第二直流電圧V2を一度だけ調整するようにしてもよい。
5 画像形成装置
10 電圧調整装置
11 第一電源回路
12 第二電源回路
13 SOC(集積回路)
14 メモリー(記憶部)
31 サブCPU(第一コア)
32 メインCPU(第二コア)
34 判定部
35 検出部
36 電圧調整部
51 第一コンパレーター(第一比較器)
52 第二コンパレーター(第二比較器)
O1、O2 出力信号(比較結果)
ST 状況テーブル(状況情報)
ST1〜S3 所定の状況
V1 第一直流電圧
V2 第二直流電圧

Claims (5)

  1. 省電力モードで通電が停止されない第一コア前記省電力モードで通電が停止される第二コア及びRAMを含む集積回路と、
    前記第一コアに供給される第一直流電圧を生成する第一電源回路と、
    前記第二コアに供給される第二直流電圧を生成する第二電源回路と、
    消費電流を大きくする所定の状況を示す状況情報を記憶する記憶部と、を備え、
    前記第二コアの要求電圧は前記第一コアの要求電圧と等しく定められ、
    前記第二コアは、自身の動作状況を示すイベントログを時刻と対応付けて前記RAMに時系列に記憶し、
    前記集積回路は、
    前記第二コアの動作状況が前記所定の状況であるか否かを判定する判定部と、
    前記判定部によって前記第二コアの動作状況が前記所定の状況であると判定されると、前記第二電源回路から出力される第二直流電圧を検出する検出部と、
    前記検出された前記第二直流電圧と前記第二コアの要求電圧との電圧差が、所定の規定電圧差以下となるように前記第二直流電圧を調整する電圧調整部とを備え
    前記判定部は、前記判定において、前記RAMに記憶されている各インベントログから把握した前記第二コアの動作状況が、前記状況情報が示す前記所定の状況に含まれているか否かを判定する
    電圧調整装置。
  2. 前記電圧調整部は、前記電圧差が前記規定電圧差以下になるまで、前記第二直流電圧を所定の調整率で調整することを定期的に繰り返す請求項1に記載の電圧調整装置。
  3. 前記第二コアの要求電圧よりも前記規定電圧差だけ高い上限電圧値と前記検出された前記第二直流電圧との比較結果を前記電圧調整部へ出力する第一比較器と、
    前記第二コアの要求電圧よりも前記規定電圧差だけ低い下限電圧値と前記検出された前記第二直流電圧との比較結果を前記電圧調整部へ出力する第二比較器とを更に備える請求項1又は2に記載の電圧調整装置。
  4. 前記検出部は、前記第二電源回路よりも前記第二コアに近い位置で前記第二直流電圧を
    検出する請求項1からの何れか一項に記載の電圧調整装置。
  5. 請求項1からの何れか一項に記載された電圧調整装置を備える画像形成装置。
JP2015170819A 2015-08-31 2015-08-31 電圧調整装置及び画像形成装置 Expired - Fee Related JP6350455B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015170819A JP6350455B2 (ja) 2015-08-31 2015-08-31 電圧調整装置及び画像形成装置
US15/253,830 US9964912B2 (en) 2015-08-31 2016-08-31 Voltage regulator and image forming apparatus that equalize required voltage of a plurality of cores included in integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015170819A JP6350455B2 (ja) 2015-08-31 2015-08-31 電圧調整装置及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2017049672A JP2017049672A (ja) 2017-03-09
JP6350455B2 true JP6350455B2 (ja) 2018-07-04

Family

ID=58097982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015170819A Expired - Fee Related JP6350455B2 (ja) 2015-08-31 2015-08-31 電圧調整装置及び画像形成装置

Country Status (2)

Country Link
US (1) US9964912B2 (ja)
JP (1) JP6350455B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018200646A (ja) * 2017-05-29 2018-12-20 株式会社沖データ 情報処理装置および画像形成装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002283666A (ja) 2001-03-23 2002-10-03 Ricoh Co Ltd プリンタコントローラ装置
JP3673245B2 (ja) * 2002-06-28 2005-07-20 株式会社東芝 情報処理装置および同装置における電源制御方法
JP5494177B2 (ja) * 2010-04-21 2014-05-14 富士通株式会社 半導体装置
US8706172B2 (en) * 2010-10-26 2014-04-22 Miscrosoft Corporation Energy efficient continuous sensing for communications devices
US20150372488A1 (en) * 2013-02-07 2015-12-24 Nec Corporation Electric power control system
JP6060070B2 (ja) * 2013-12-27 2017-01-11 京セラドキュメントソリューションズ株式会社 電源装置及び画像形成装置

Also Published As

Publication number Publication date
US20170060071A1 (en) 2017-03-02
US9964912B2 (en) 2018-05-08
JP2017049672A (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
JP4931045B2 (ja) 電源装置および画像形成装置
US8982380B2 (en) Power supply apparatus and image forming apparatus including the same
JP4577781B2 (ja) 電源装置および画像形成装置
JP6406123B2 (ja) 電圧調整システム及び電圧調整方法
JP5598067B2 (ja) 充電装置及びそれを用いた画像形成装置
JP6060070B2 (ja) 電源装置及び画像形成装置
JP6350455B2 (ja) 電圧調整装置及び画像形成装置
JP5376929B2 (ja) 電力供給装置及び画像形成装置
JP2017099162A (ja) 画像形成装置
US9137408B2 (en) Image forming apparatus
JP6185901B2 (ja) 画像形成装置
JP6414011B2 (ja) 電源装置及びこれを備えた画像形成装置
JP6915426B2 (ja) 情報処理装置
JP6016750B2 (ja) スロースタート回路及び画像形成装置
JP6007150B2 (ja) 半導体装置及び電子機器
JP2013078187A (ja) 電子機器
JP2013099013A (ja) 電子機器
JP5796304B2 (ja) 電源装置及び画像形成装置
US20220174168A1 (en) Image processing apparatus, image processing method and non-transitory recording medium
JP2009200594A (ja) 画像形成装置
JP2006251729A (ja) 画像形成装置
JP5470289B2 (ja) 画像形成装置
JP2016180781A (ja) 電源装置、及び画像形成装置
JP2021099381A (ja) 電子機器及び画像形成装置
JP5409582B2 (ja) 画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180521

R150 Certificate of patent or registration of utility model

Ref document number: 6350455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees