JP6007150B2 - 半導体装置及び電子機器 - Google Patents

半導体装置及び電子機器 Download PDF

Info

Publication number
JP6007150B2
JP6007150B2 JP2013114085A JP2013114085A JP6007150B2 JP 6007150 B2 JP6007150 B2 JP 6007150B2 JP 2013114085 A JP2013114085 A JP 2013114085A JP 2013114085 A JP2013114085 A JP 2013114085A JP 6007150 B2 JP6007150 B2 JP 6007150B2
Authority
JP
Japan
Prior art keywords
leakage current
integrated circuit
semiconductor integrated
voltage
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013114085A
Other languages
English (en)
Other versions
JP2014232491A (ja
Inventor
哲生 冨松
哲生 冨松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2013114085A priority Critical patent/JP6007150B2/ja
Publication of JP2014232491A publication Critical patent/JP2014232491A/ja
Application granted granted Critical
Publication of JP6007150B2 publication Critical patent/JP6007150B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Description

本発明は、半導体集積回路に生じる漏れ電流に対処できる半導体装置、及び、その半導体装置を備える電子機器に関する。
半導体集積回路は、多数のプロセスを経て製造される。このため、プロセスのばらつきが原因で、同じ半導体集積回路であっても、抵抗やキャパシターの容量が同じ値にならなかったり、半導体集積回路で生じる漏れ電流が同じ値にならなかったりする。
抵抗やキャパシターの容量が同じ値にならないことにより生じる時定数のばらつきについて、自動的に調整できる時定数調整回路が提案されている(例えば、特許文献1参照)。
特開平7−321602号公報
近年、画像形成装置等の電子機器について、省エネに関する各種の規格が制定され、電子機器の消費電力が規格を満足しなければ、製品として販売できないことがある。電子機器には、半導体集積回路が搭載される。半導体集積回路では、漏れ電流が不可避的に発生する。漏れ電流は、電子機器の消費電力に影響を及ぼし、漏れ電流を考慮して消費電力が計算される。上述したように、同じ半導体集積回路を製造しても、漏れ電流は同じとならない。半導体集積回路の場合、製造プロセスのばらつきが原因で、漏れ電流の変動幅が大きい。
そこで、漏れ電流が一番大きい場合を想定して、その半導体集積回路が搭載される電子機器の消費電力が計算される。正規分布表に従えば、平均値+3σと平均値−3σとの間に、99.7パーセントのデータが含まれる。よって、半導体集積回路に生じる漏れ電流を、漏れ電流の平均値+3σとして、その半導体集積回路が搭載される電子機器の消費電力が計算される。
しかし、漏れ電流の平均値+3σよりも、漏れ電流の値が大きい半導体集積回路が存在することがある。かかる半導体集積回路が搭載された電子機器については、消費電力が電子機器の仕様書に記載された値より大きくなる可能性がある。
全ての半導体集積回路について、漏れ電流を測定し、漏れ電流が極端に大きい半導体集積回路については、電子機器に搭載しないこともできる。しかし、半導体集積回路の歩留まり悪くなり、半導体集積回路のコストを上げることになる。
本発明は、漏れ電流が想定より大きい半導体集積回路が電子機器に搭載された場合に、半導体集積回路の消費電力が大きくなることを抑制できる半導体装置、及び、その半導体装置を備える電子機器を提供することを目的とする。
上記目的を達成する本発明の一局面に係る半導体装置は、半導体集積回路と、前記半導体集積回路に電力を供給する電源と、前記電源から前記半導体集積回路に電力を供給させて、前記半導体集積回路で生じる漏れ電流が予め定められた閾値を超えるか否かを判定する漏れ電流テストを実行する漏れ電流テスト部と、前記漏れ電流テストの結果、前記漏れ電流が前記閾値を超えたと判定されない場合、前記電源が前記半導体集積回路に供給する電力の電圧を、予め定められた基準値にし、前記漏れ電流が前記閾値を超えたと判定された場合、前記電源が前記半導体集積回路に供給する電力の電圧を、前記基準値より小さい値にする電源電圧調節部と、を備える。
本発明の一局面に係る半導体装置では、半導体集積回路で生じる漏れ電流が予め定められた閾値を超えたことが判定された場合、電源から半導体集積回路に供給される電力の電圧を基準値より小さくする。従って、本発明の一局面に係る半導体装置によれば、漏れ電流が想定より大きい半導体集積回路が電子機器に搭載された場合に、半導体集積回路の消費電力が大きくなることを抑制できる。
上記構成において、前記漏れ電流テストは、前記電源が前記半導体集積回路に供給する電力の電圧を前記基準値にして、前記漏れ電流が前記閾値を超えるか否かを判定する第1のテストと、前記電源が前記半導体集積回路に供給する電力の電圧を前記基準値より大きい値にして、前記漏れ電流が前記閾値を超えるか否かを判定する第2のテストと、を含み、前記電源電圧調節部は、(a)前記第1のテストの結果及び前記第2のテストの結果、前記漏れ電流が前記閾値を超えたと判定されない場合、前記電源が前記半導体集積回路に供給する電力の電圧を、前記基準値にし、(b)前記第1のテストの結果、前記漏れ電流が前記閾値を超えたと判定されないが、前記第2のテストの結果、前記漏れ電流が前記閾値を超えたと判定された場合、前記電源が前記半導体集積回路に供給する電力の電圧を、前記基準値より小さい第1の値にし、(c)前記第1のテストの結果及び前記第2のテストの結果、前記漏れ電流が前記閾値を超えたと判定された場合、前記電源が前記半導体集積回路に供給する電力の電圧を、前記第1の値より小さい第2の値にする。
この構成では、半導体集積回路に供給される電力の電圧が基準値の場合に、漏れ電流が閾値を超えるか否かに加えて、半導体集積回路に供給される電力の電圧が基準値より大きな値に変動した場合に、漏れ電流が閾値を超えるか否かを判定する。この構成によれば、半導体集積回路に供給される電力の電圧が基準値より大きな値に変動した場合に生じる漏れ電流の増加についても考慮して、電源が半導体集積回路に供給する電力の電圧を調節することができる。
上記構成において、前記半導体集積回路は、コア部と、前記コア部の動作モードを、通常モード、又は、前記通常モードより消費電力が小さいスリープモードに選択的に設定するモード設定部と、を含み、前記漏れ電流テスト部は、前記モード設定部に前記コア部の動作モードを前記スリープモードにさせて、前記漏れ電流テストを実行する。
通常モードのコア部、すなわち、通常動作をしているコア部には、ダイナミック電流が流れる。ダイナミック電流が流れているときに、漏れ電流テストが実行されると、漏れ電流が閾値を超えるか否かを正確に判定できない。これに対して、スリープモードのコア部には、ダイナミック電流が流れないので、漏れ電流が閾値を超えるか否かを正確に判定できる。
この構成によれば、コア部をスリープモードにして漏れ電流テストを実行するので、漏れ電流が閾値を超えるか否かを正確に判定することができる。
上記構成において、前記半導体集積回路と前記電源の出力とに接続され、前記電源から出力された電力を前記半導体集積回路に送る電源ラインを備え、前記漏れ電流テスト部は、分断された前記電源ラインを接続する抵抗器と、前記抵抗器の両端の電圧が入力される差動増幅器と、を含み、前記半導体集積回路で生じる漏れ電流が前記閾値を超えた場合に、前記差増増幅器の出力電圧が反転するように前記抵抗器の抵抗値が設定されている。
この構成は、半導体集積回路で生じる漏れ電流が閾値を超えたか否かを判定する部分の具体例である。
本発明の他の局面に係る電子機器は、前記半導体装置を備え、前記半導体集積回路によって制御される電子機器であって、前記電子機器に最初に電力が供給されたときに、前記漏れ電流テスト部が、前記漏れ電流テストを実行して、前記電源が前記半導体集積回路に供給する電圧を前記電源電圧調節部によって調節する。
本発明の他の局面に係る電子機器によれば、漏れ電流が想定より大きい半導体集積回路が電子機器に搭載された場合に、半導体集積回路の消費電力が大きくなることを抑制できる。
本発明によれば、漏れ電流が想定より大きい半導体集積回路が電子機器に搭載された場合に、半導体集積回路の消費電力が大きくなることを抑制できる。
本実施形態に係る半導体装置を利用できる画像形成装置の内部構造の概略を説明する説明図である。 図1に示す画像形成装置の構成を示すブロック図である。 本実施形態に係る半導体装置の構成を示すブロック図である。 半導体集積回路に供給される電力の電圧と半導体集積回路の消費電力との関係を示すグラフである。 モデルA,B,Cの具体的数値を示す表である。 本実施形態に係る半導体装置の動作を説明するフローチャートである。
以下、図面に基づいて本発明の実施形態を詳細に説明する。図1は、本実施形態に係る半導体装置を利用できる画像形成装置1(電子機器)の内部構造の概略を説明する説明図である。画像形成装置1は、例えば、コピー、プリンター、スキャナー及びファクシミリの機能を有するデジタル複合機に適用することができる。画像形成装置1は、装置本体100、装置本体100の上に配置された原稿読取部200、原稿読取部200の上に配置された原稿給送部300及び装置本体100の上部前面に配置された操作部400を備える。
原稿給送部300は、自動原稿送り装置として機能し、原稿載置部301に置かれた複数枚の原稿を連続的に原稿読取部200で読み取ることができるように送ることができる。
原稿読取部200は、露光ランプ等を搭載したキャリッジ201、ガラス等の透明部材により構成された原稿台203、不図示のCCD(Charge Coupled Device)センサー及び原稿読取スリット205を備える。原稿台203に載置された原稿を読み取る場合、キャリッジ201を原稿台203の長手方向に移動させながらCCDセンサーにより原稿を読み取る。これに対して、原稿給送部300から給送された原稿を読み取る場合、キャリッジ201を原稿読取スリット205と対向する位置に移動させて、原稿給送部300から送られてきた原稿を、原稿読取スリット205を通してCCDセンサーにより読み取る。CCDセンサーは読み取った原稿を画像データとして出力する。
装置本体100は、用紙貯留部101、画像形成部103及び定着部105を備える。用紙貯留部101は、装置本体100の最下部に配置されており、用紙の束を貯留することができる用紙トレイ107を備える。用紙トレイ107に貯留された用紙の束において、最上位の用紙がピックアップローラー109の駆動により、用紙搬送路111へ向けて送出される。用紙は、用紙搬送路111を通って、画像形成部103へ搬送される。
画像形成部103は、搬送されてきた用紙にトナー画像を形成する。画像形成部103は、感光体ドラム113、露光部115、現像部117及び転写部119を備える。露光部115は、画像データ(原稿読取部200から出力された画像データ、パソコンから送信された画像データ、ファクシミリ受信の画像データ等)に対応して変調された光を生成し、一様に帯電された感光体ドラム113の周面に照射する。これにより、感光体ドラム113の周面には、画像データに対応する静電潜像が形成される。この状態で感光体ドラム113の周面に現像部117からトナーを供給することにより、周面には画像データに対応するトナー画像が形成される。このトナー像は、転写部119によって先ほど説明した用紙貯留部101から搬送されてきた用紙に転写される。
トナー像が転写された用紙は、定着部105に送られる。定着部105において、トナー像と用紙に熱と圧力が加えられて、トナー像は用紙に定着される。用紙はスタックトレイ121又は排紙トレイ123に排紙される。
操作部400は、操作キー部401と表示部403を備える。表示部403は、タッチパネル機能を有しており、ソフトキーを含む画面が表示される。ユーザーは、画面を見ながらソフトキーを操作することによって、コピー等の機能の実行に必要な設定等をする。
操作キー部401には、ハードキーからなる操作キーが設けられている。具体的には、スタートキー405、テンキー407、ストップキー409、リセットキー411、コピー、プリンター、スキャナー及びファクシミリを切り換えるための機能切換キー413等が設けられている。
スタートキー405は、コピー、ファクシミリ送信等の動作を開始させるキーである。テンキー407は、コピー部数、ファクシミリ番号等の数字を入力するキーである。ストップキー409は、コピー動作等を途中で中止させるキーである。リセットキー411は、設定された内容を初期設定状態に戻すキーである。
機能切換キー413は、コピーキー及び送信キー等を備えており、コピー機能、送信機能等を相互に切り替えるキーである。コピーキーを操作すれば、コピーの初期画面が表示部403に表示される。送信キーを操作すれば、ファクシミリ送信及びメール送信の初期画面が表示部403に表示される。
図2は、図1に示す画像形成装置1の構成を示すブロック図である。画像形成装置1は、装置本体100、原稿読取部200、原稿給送部300、操作部400、制御部500及び通信部600がバスによって相互に接続された構成を有する。装置本体100、原稿読取部200、原稿給送部300及び操作部400に関しては既に説明したので、説明を省略する。
制御部500は、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)及び画像メモリー等を備える。CPUは、画像形成装置1を動作させるために必要な制御を、装置本体100等の画像形成装置1の上記構成要素に対して実行する。ROMは、画像形成装置1の動作の制御に必要なソフトウェアを記憶している。RAMは、ソフトウェアの実行時に発生するデータの一時的な記憶及びアプリケーションソフトの記憶等に利用される。画像メモリーは、画像データ(原稿読取部200から出力された画像データ、パソコンから送信された画像データ、ファクシミリ受信の画像データ等)を一時的に記憶する。
通信部600は、ファクシミリ通信部601及びネットワークI/F部603を備える。ファクシミリ通信部601は、相手先ファクシミリとの電話回線の接続を制御するNCU(Network Control Unit)及びファクシミリ通信用の信号を変復調する変復調回路を備える。ファクシミリ通信部601は、電話回線605に接続される。
ネットワークI/F部603は、LAN(Local Area Network)607に接続される。ネットワークI/F部603は、LAN607に接続されたパソコン等の端末装置との間で通信を実行するための通信インターフェイス回路である。
本実施形態に係る半導体装置3について説明する。図3は、本実施形態に係る半導体装置3の構成を示すブロック図である。半導体装置3は、SoC11(System on a Chip)、DC−DCコンバーター13、判定部15、電源ライン17、及び、これらが搭載される基板19を備える。半導体装置3は、画像形成装置1のメイン基板を構成し、制御部500(図2)の機能を実現する。
SoC11は、半導体集積回路の具体例である。本実施形態に係る半導体装置3に適用できる半導体集積回路は、SoC11に限定されず、SoC11以外の種類の半導体集積回路(例えば、ASIC(application specific integrated circuit))でもよい。
SoC11は、コア部21、モード設定部23、テスト実行部25、及び、電源電圧調節部27を備える。コア部21は、SoC11の機能を実行するCPU等で構成される。モード設定部23は、コア部21の動作モードを、通常モード又はスリープモードに選択的に設定する。スリープモードは、通常モードよりもコア部21の消費電力が小さいモードである。テスト実行部25、及び、電源電圧調節部27については、後で説明する。
DC−DCコンバーター13は、SoC11に電力を供給する電源の具体例である。本実施形態に係る半導体装置3に適用できる電源は、DC−DCコンバーター13に限らず、LDO(Low Drop Out)レギュレーターのような電源でもよい。
DC−DCコンバーター13の出力とSoC11とは、電源ライン17によって接続されている。DC−DCコンバーター13は、半導体装置3の外部に設けられたAC−DCコンバーター35から供給された電力の電圧を、SoC11の動作電圧に変換して、電力を出力する。DC−DCコンバーター13から出力された電力は、電源ライン17を経由してSoC11に供給される。
DC−DCコンバーター13からSoC11に供給される電力の電圧として、基準値(例えば、0.9V)が予め定められている。SoC11で生じる漏れ電流が正常の範囲内であれば、DC−DCコンバーター13からSoC11に供給される電力の電圧は、基準値が設定される。
漏れ電流テスト部29について説明する。漏れ電流テスト部29は、DC−DCコンバーター13からSoC11に電力を供給させて、SoC11で生じる漏れ電流が予め定められた閾値を超えるか否かを判定する漏れ電流テストを実行する。漏れ電流テスト部29は、テスト実行部25及び判定部15を備える。
テスト実行部25は、漏れ電流テストとして、第1のテスト及び第2のテストを実行する。第1のテストは、DC−DCコンバーター13がSoC11に供給する電力の電圧を基準値にして、SoC11で生じる漏れ電流が予め定められた閾値を超えるか否かを判定するテストである。第2のテストは、DC−DCコンバーター13がSoC11に供給する電力の電圧を基準値より大きい値にして、漏れ電流が閾値を超えるか否かを判定するテストである。
判定部15は、SoC11で生じる漏れ電流が閾値を超えるか否かを判定する。判定部15は、基板19に取り付けられた抵抗器31及び差動増幅器33により構成される。
電源ライン17は、分断されており、抵抗器31によって、分断された電源ライン17が接続されている。抵抗器31により、DC−DCコンバーター13からSoC11に供給される電力の電圧が降下するので、抵抗器31の抵抗値は、DC−DCコンバーター13からSoC11に供給される電力の電圧が、SoC11の動作電圧を保つことができる小さな値である。
抵抗器31の両端の電圧は、差動増幅器33に入力される。差動増幅器33の出力電圧は、電源電圧調節部27に送られる。
電源電圧調節部27は、漏れ電流テストの結果を基にして、DC−DCコンバーター13を制御して、DC−DCコンバーター13からSoC11に供給される電力の電圧を調節する。
電源電圧調節部27について詳しく説明する。電源電圧調節部27は、(a)第1のテストの結果及び第2のテストの結果、漏れ電流が閾値を超えたと判定されない場合、DC−DCコンバーター13がSoC11に供給する電力の電圧を、基準値にする。電源電圧調節部27は、(b)第1のテストの結果、漏れ電流が閾値を超えたと判定されないが、第2のテストの結果、漏れ電流が閾値を超えたと判定された場合、DC−DCコンバーター13がSoC11に供給する電力の電圧を、基準値より小さい第1の値にする。電源電圧調節部27は、(c)第1のテストの結果及び第2のテストの結果、漏れ電流が閾値を超えたと判定された場合、DC−DCコンバーター13がSoC11に供給する電力の電圧を、第1の値より小さい第2の値にする。
このように、電源電圧調節部27は、漏れ電流のテストの結果、漏れ電流が閾値を超えたと判定されない場合、DC−DCコンバーター13がSoC11に供給する電力の電圧を、基準値に調節し、漏れ電流が閾値を超えたと判定された場合、DC−DCコンバーター13がSoC11に供給する電力の電圧を、基準値より小さい値に調節する。
半導体集積回路で生じる漏れ電流の性質に関して説明する。図4は、半導体集積回路に供給される電力の電圧と半導体集積回路の消費電力との関係を示すグラフである。横軸は、半導体集積回路に供給される電力の電圧を示す。縦軸は、半導体集積回路の消費電力を示す。(A)は、漏れ電流の値が、平均値である半導体集積回路(通常品)のデータを示す。(B)は、漏れ電流の値が、平均値+3σである半導体集積回路(いわゆるコーナーサンプル品)のデータを示す。
半導体集積回路に供給される電力の電圧が、通常品とコーナーサンプル品とで同じ場合、コーナーサンプル品は、通常品よりも半導体集積回路の消費電力が大きい。これは、コーナーサンプル品が通常品と比べて、半導体集積回路で生じる漏れ電流が大きいからである。
また、半導体集積回路に供給される電力の電圧を上げた場合に、半導体集積回路の消費電力が増加する量は、コーナーサンプル品が通常品よりも大きい。これは、コーナーサンプル品が通常品と比べて、半導体集積回路に供給される電力の電圧を上げた場合に、半導体集積回路で生じる漏れ電流の増加量が大きいからである。
従って、半導体集積回路で生じる漏れ電流について以下のことが言える。半導体集積回路に電圧が基準値(例えば、0.9V)の電力を供給した場合、コーナーサンプル品は、通常品よりも漏れ電流が大きい。半導体集積回路に供給される電力の電圧が基準値より大きく変動した場合、コーナーサンプル品は、通常品よりも漏れ電流の増加量が大きい。
そこで、本実施形態では、SoC11について、次の三つのモデルを想定する。モデルAは、SoC11で生じる漏れ電流が小さく、そして、SoC11に供給される電力の電圧が基準値より大きな値に変動しても漏れ電流の増加量が小さいモデルである。モデルBは、SoC11で生じる漏れ電流が小さいが、SoC11に供給される電力の電圧が基準値よりも大きな値に変動すると漏れ電流の増加量が大きくなるモデルである。モデルCは、SoC11で生じる漏れ電流が大きく、そして、SoC11に供給される電力の電圧が基準値よりも大きな値に変動すると漏れ電流の増加量が大きくなるモデルである。
漏れ電流による影響が一番大きいのが、モデルCであり、次が、モデルBであり、その次が、モデルAである。
モデルA,B,Cの具体的数値を図5に示す。SoC11の動作モードは、スリープモードである。DC−DCコンバーター13からSoC11に供給する電力の電圧を0.9V(基準値)とした場合、モデルAでは、抵抗器31を流れる電流が60mAであり、モデルBでは、抵抗器31を流れる電流が70mAであり、モデルCでは、抵抗器31を流れる電流が100mAである。
DC−DCコンバーター13からSoC11に供給する電力の電圧を1.1Vとした場合、モデルAでは、抵抗器31を流れる電流が70mAであり、モデルBでは、抵抗器31を流れる電流が120mAであり、モデルCでは、抵抗器31を流れる電流が150mAである。
抵抗器31を流れる電流の値は、SoC11で生じる漏れ電流そのものではなく、漏れ電流が生じないと仮定したときにスリープモードでのSoC11の消費電流+SoC11で生じる漏れ電流である。漏れ電流が生じないと仮定したときにスリープモードでのSoC11の消費電流は、計算によって求めることができる。
抵抗器31を流れる電流の値が、閾値(例えば、80mA)を超えると、差動増幅器33の出力電圧が反転するように、抵抗器31の抵抗値を設定する。これにより、SoC11が、モデルA,B,Cのどれに属するかを判定できる。詳しく説明する。
モデルAでは、DC−DCコンバーター13からSoC11に供給される電力の電圧が0.9V、1.1Vのいずれの場合も、差動増幅器33の出力電圧が反転せず、Lレベルのままである。
モデルBでは、DC−DCコンバーター13からSoC11に供給される電力の電圧が0.9Vの場合、差動増幅器33の出力電圧が反転しない。しかし、DC−DCコンバーター13からSoC11に供給される電力の電圧が1.1Vの場合、差動増幅器33の出力電圧が反転し、Hレベルになる。
モデルCでは、DC−DCコンバーター13からSoC11に供給される電力の電圧が0.9V、1.1Vのいずれの場合も、差動増幅器33の出力電圧が反転する。
上述したように、漏れ電流による影響が一番大きいのが、モデルCであり、次が、モデルBであり、その次が、モデルAである。
モデルAと判定された場合、DC−DCコンバーター13からSoC11に供給される電力の電圧を、基準値、言い換えれば、通常の値とする。
モデルBと判定された場合、DC−DCコンバーター13からSoC11に供給される電力の電圧を、基準値より一段階下げた第1の値(例えば、通常の値より0.1%下げた値)とする。
モデルCと判定された場合、DC−DCコンバーター13からSoC11に供給される電力の電圧を、基準値より二段階下げた第2の値(例えば、通常の値より0.2%下げた値)とする。
このように本実施形態では、SoC11に供給される電力の電圧が基準値の場合に、漏れ電流が閾値を超えるか否かに加えて、SoC11に供給される電力の電圧が基準値より大きな値に変動した場合に、漏れ電流が閾値を超えるか否かを判定する。本実施形態によれば、SoC11に供給される電力の電圧が基準値より大きな値に変動した場合に生じる漏れ電流の増加についても考慮して、DC−DCコンバーター13がSoC11に供給する電力の電圧を調節することができる。
本実施形態では、SoC11を三つのモデルに分けているが、漏れ電流の大きさに応じて、さらに細かく分けてもよい。また、基準値で漏れ電流が閾値を超えるか否かで、SoC11を二つのモデルに分けてもよい。
次に、本実施形態に係る半導体装置3の動作を、図3及び図6を用いて説明する。図6は、その動作を説明するフローチャートである。
テスト実行部25は、工場から出荷された画像形成装置1(図1)に最初に電源が投入されたときに、SoC11で生じる漏れ電流テストを実行する(ステップS1)。漏れ電流テストについて説明する。テスト実行部25は、モード設定部23にコア部21の動作モードをスリープモードに設定させる。
コア部21をスリープモードにして、漏れ電流テストを実行する理由は、以下の通りである。通常モードのコア部21、すなわち、通常動作をするコア部21には、ダイナミック電流が流れる。ダイナミック電流が流れているときに、漏れ電流テストが実行されると、差動増幅器33の出力に影響を及ぼし、SoC11が属するモデルを正確に判定できないのである。
本実施形態によれば、コア部21をスリープモードにして漏れ電流テストを実行するので、漏れ電流が閾値を超えるか否かを正確に判定することができる。
テスト実行部25は、DC−DCコンバーター13を制御して、電圧0.9Vの電力をSoC11に供給させる。抵抗器31を流れる電流が閾値(80mA)を超えると、差動増幅器33の出力電圧が反転する。差動増幅器33の出力電圧は、電源電圧調節部27に送られている。電源電圧調節部27は、差動増幅器33の出力電圧が反転しているか否かを判定し、その結果である第1の判定結果を記憶する。
次に、テスト実行部25は、DC−DCコンバーター13を制御して、電圧1.1Vの電力をSoC11に供給させる。抵抗器31を流れる電流が閾値(80mA)を超えると、差動増幅器33の出力電圧が反転する。差動増幅器33の出力電圧は、電源電圧調節部27に送られている。電源電圧調節部27は、差動増幅器33の出力電圧が反転しているか否かを判定し、その結果である第2の判定結果を記憶する。
電源電圧調節部27は、第1の判定結果及び第2の判定結果を基にして、半導体装置3に搭載されたSoC11が属するモデルを判定する(ステップS2)。電源電圧調節部27は、第1の判定結果及び第2の判定結果のいずれも差動増幅器33の出力電圧が反転していない判定結果の場合、SoC11がモデルAに属すると判定する。
電源電圧調節部27は、第1の判定結果が差動増幅器33の出力電圧が反転していない判定結果であるが、第2の判定結果が差動増幅の出力電圧が反転している判定結果の場合、SoC11がモデルBに属すると判定する。
電源電圧調節部27は、第1の判定結果及び第2の判定結果のいずれも差動増幅器33の出力電圧が反転している判定結果の場合、SoC11がモデルCに属すると判定する。
電源電圧調節部27は、ステップS2の判定に基づいて、DC−DCコンバーター13の出力電圧を設定する(ステップS3)。詳細に説明すると、電源電圧調節部27は、モデルAと判定された場合、DC−DCコンバーター13からSoC11に供給される電力の電圧を、基準値に設定する。電源電圧調節部27は、モデルBと判定された場合、DC−DCコンバーター13からSoC11に供給される電力の電圧を、基準値より一段階下げた第1の値に設定する。電源電圧調節部27は、モデルCと判定された場合、DC−DCコンバーター13からSoC11に供給される電力の電圧を、基準値より二段階下げた第2の値に設定する。
以上により、DC−DCコンバーター13の出力電圧が設定される。画像形成装置1の動作において、その設定された出力電圧の電力が、SoC11に供給される。DC−DCコンバーター13の出力電圧が設定されると、それ以降は、漏れ電流テストは実行されない。しかし、SoC11で生じる漏れ電流が経時的に変化する場合、漏れ電流テスト部29が、予め定められた期間毎に、漏れ電流テストを実行し、電源電圧調節部27は、その結果に基づいて、DC−DCコンバーター13の出力電圧を設定するようにしてもよい。
本実施形態の主な効果を説明する。本実施形態に係る半導体装置3では、SoC11で生じる漏れ電流が予め定められた閾値を超えたことが判定された場合、DC−DCコンバーター13からSoC11に供給される電力の電圧を基準値より小さくする。従って、本実施形態に係る半導体装置3によれば、漏れ電流が想定より大きいSoC11が画像形成装置1に搭載された場合に、SoC11の消費電力が大きくなることを抑制できる。
1 画像形成装置(電子機器)
3 半導体装置
11 SoC(半導体集積回路)
13 DC−DCコンバーター(電源)
15 判定部
17 電源ライン
25 テスト実行部
27 電源電圧調節部
29 漏れ電流テスト部
31 抵抗器
33 差動増幅器

Claims (4)

  1. 半導体集積回路と、
    前記半導体集積回路に電力を供給する電源と、
    前記電源から前記半導体集積回路に電力を供給させて、前記半導体集積回路で生じる漏れ電流が予め定められた閾値を超えるか否かを判定する漏れ電流テストを実行する漏れ電流テスト部と、
    前記漏れ電流テストの結果、前記漏れ電流が前記閾値を超えたと判定されない場合、前記電源が前記半導体集積回路に供給する電力の電圧を、予め定められた基準値にし、前記漏れ電流が前記閾値を超えたと判定された場合、前記電源が前記半導体集積回路に供給する電力の電圧を、前記基準値より小さい値にする電源電圧調節部と、を備え
    前記漏れ電流テストは、前記電源が前記半導体集積回路に供給する電力の電圧を前記基準値にして、前記漏れ電流が前記閾値を超えるか否かを判定する第1のテストと、前記電源が前記半導体集積回路に供給する電力の電圧を前記基準値より大きい値にして、前記漏れ電流が前記閾値を超えるか否かを判定する第2のテストと、を含み、
    前記電源電圧調節部は、(a)前記第1のテストの結果及び前記第2のテストの結果、前記漏れ電流が前記閾値を超えたと判定されない場合、前記電源が前記半導体集積回路に供給する電力の電圧を、前記基準値にし、(b)前記第1のテストの結果、前記漏れ電流が前記閾値を超えたと判定されないが、前記第2のテストの結果、前記漏れ電流が前記閾値を超えたと判定された場合、前記電源が前記半導体集積回路に供給する電力の電圧を、前記基準値より小さい第1の値にし、(c)前記第1のテストの結果及び前記第2のテストの結果、前記漏れ電流が前記閾値を超えたと判定された場合、前記電源が前記半導体集積回路に供給する電力の電圧を、前記第1の値より小さい第2の値にする半導体装置。
  2. 前記半導体集積回路は、コア部と、前記コア部の動作モードを、通常モード、又は、前記通常モードより消費電力が小さいスリープモードに選択的に設定するモード設定部と、を含み、
    前記漏れ電流テスト部は、前記モード設定部に前記コア部の動作モードを前記スリープモードにさせて、前記漏れ電流テストを実行する請求項に記載の半導体装置。
  3. 前記半導体集積回路と前記電源の出力とに接続され、前記電源から出力された電力を前記半導体集積回路に送る電源ラインを備え、
    前記漏れ電流テスト部は、分断された前記電源ラインを接続する抵抗器と、前記抵抗器の両端の電圧が入力される差動増幅器と、を含み、前記半導体集積回路で生じる漏れ電流が前記閾値を超えた場合に、前記差増幅器の出力電圧が反転するように前記抵抗器の抵抗値が設定されている請求項1又は2に記載の半導体装置。
  4. 請求項1〜いずれか一項に記載の半導体装置を備え、前記半導体集積回路によって制御される電子機器であって、
    前記電子機器に最初に電力が供給されたときに、前記漏れ電流テスト部が、前記漏れ電流テストを実行して、前記電源が前記半導体集積回路に供給する電圧を前記電源電圧調節部によって調節する電子機器。
JP2013114085A 2013-05-30 2013-05-30 半導体装置及び電子機器 Expired - Fee Related JP6007150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013114085A JP6007150B2 (ja) 2013-05-30 2013-05-30 半導体装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013114085A JP6007150B2 (ja) 2013-05-30 2013-05-30 半導体装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2014232491A JP2014232491A (ja) 2014-12-11
JP6007150B2 true JP6007150B2 (ja) 2016-10-12

Family

ID=52125812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013114085A Expired - Fee Related JP6007150B2 (ja) 2013-05-30 2013-05-30 半導体装置及び電子機器

Country Status (1)

Country Link
JP (1) JP6007150B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06139373A (ja) * 1992-10-27 1994-05-20 Hitachi Ltd 半導体装置
JP3323121B2 (ja) * 1997-12-10 2002-09-09 株式会社東芝 半導体装置の測定方法及び測定装置
JP2000216337A (ja) * 1999-01-20 2000-08-04 Sony Corp 電源電圧制御装置
JP2004062638A (ja) * 2002-07-30 2004-02-26 Renesas Technology Corp 基準電圧発生回路

Also Published As

Publication number Publication date
JP2014232491A (ja) 2014-12-11

Similar Documents

Publication Publication Date Title
US8924757B2 (en) Electrical apparatus and power supply control method
US9983539B2 (en) Voltage adjustment system, image forming apparatus and voltage adjustment method
JP2007003663A (ja) ヒータ制御装置
JP6055811B2 (ja) インターロック回路及び画像形成装置
US8792109B2 (en) Printing control apparatus, image forming apparatus and printing system
JP2017049424A (ja) 画像形成装置、画像形成システムおよび管理装置
JP6007150B2 (ja) 半導体装置及び電子機器
JP2019074586A (ja) 画像処理装置およびプログラム
US10892685B2 (en) Power supply device and image forming apparatus having the same
US9137408B2 (en) Image forming apparatus
JP6350455B2 (ja) 電圧調整装置及び画像形成装置
JP5597600B2 (ja) タッチパネル装置及び画像形成装置
JP2013052597A (ja) 画像形成制御部および画像形成装置
US11558515B2 (en) Image forming apparatus
JP5409582B2 (ja) 画像形成装置
JP5696120B2 (ja) 画像形成装置
US9071717B2 (en) Electronic apparatus
JP7251325B2 (ja) 画像形成装置および画像形成管理装置
JP6958236B2 (ja) 画像処理システム、通信制御方法及び通信制御プログラム
JP5470289B2 (ja) 画像形成装置
JP2013099032A (ja) 電子機器及び画像形成装置
JP2007206517A (ja) 画像形成装置及びプログラム
JP6311598B2 (ja) 画像形成装置
JP5953278B2 (ja) 電子機器
JP2020001337A (ja) 画像形成装置及び印刷制御プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6007150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees