JP5060940B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP5060940B2 JP5060940B2 JP2007337821A JP2007337821A JP5060940B2 JP 5060940 B2 JP5060940 B2 JP 5060940B2 JP 2007337821 A JP2007337821 A JP 2007337821A JP 2007337821 A JP2007337821 A JP 2007337821A JP 5060940 B2 JP5060940 B2 JP 5060940B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- load
- supply voltage
- series regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
電源電圧を降圧して、それぞれ異なるレベルの固定電圧を生成する複数の降圧回路と、前記電源電圧、前記複数の降圧回路により生成される固定電圧のいずれか、および接地電圧のうち、いずれの二系統電圧を各負荷部の両側端子に供給するか切り替える複数のスイッチと、前記電源電圧のレベルに応じて前記複数のスイッチを制御する制御部と、を備え、前記制御部は、前記電源電圧が所定の第1閾値未満のとき、すべての前記負荷部の両側端子に前記電源電圧および前記接地電圧を供給するよう前記複数のスイッチを制御し、前記複数の負荷部の稼働状況に応じて、前記電源電圧および前記接地電圧を供給する負荷部を変更する。
電源装置100は、仮想電源電圧生成回路50、第1シリーズレギュレータ10および第2シリーズレギュレータ20を備える。第1シリーズレギュレータ10および第2シリーズレギュレータ20は、電圧制御部の一例として用いられる。なお、これら構成要素の詳細な回路構成例は後述する。図1では説明の便宜上、第1負荷30および第2負荷40も描いているが、第1負荷30および第2負荷40は電源装置100の構成要素としない。
第1シリーズレギュレータ10は、電源電圧Vddを降圧して第1負荷30の高電位側端子に供給する。第2シリーズレギュレータ20は、電源電圧Vddを降圧して第2負荷40の高電位側端子に供給する。第1負荷30および第2負荷40の低電位側端子は接地線に接続される。
Ia=Vdd/(第1シリーズレギュレータ10の抵抗成分+第1負荷30の抵抗成分)・・・(式1)
Ib=Vdd/(第2シリーズレギュレータ20の抵抗成分+第2負荷40の抵抗成分)・・・(式2)
Ia=(7/16Vdd)/(第2シリーズレギュレータ20の抵抗成分+第2負荷40の抵抗成分)・・・(式3)
Ib=(9/16Vdd)/(第1シリーズレギュレータ10の抵抗成分+第1負荷30の抵抗成分)・・・(式4)
図3は、実施の形態1に係る電源装置100の回路構成例を示す図である。図3は、仮想電源電圧生成回路50をレギュレータで構成する例である。図3では、第1負荷30を第1等価抵抗R31および第1等価容量C31の並列等価回路、第2負荷40を第2等価抵抗R41および第2等価容量C41の並列等価回路で描いている。
第1コンパレータCP51の反転入力端子には第1リファレンス電圧ref51が印加される。第2コンパレータCP52の反転入力端子には第2リファレンス電圧ref52が印加される。第2リファレンス電圧ref52のほうが第1リファレンス電圧ref51より高い電圧に設定される。第1リファレンス電圧ref51および第2リファレンス電圧ref52は、電源電圧Vddを抵抗分圧して生成することができる。
第3コンパレータCP11の反転入力端子には第3リファレンス電圧ref11が印加される。第4コンパレータCP21の反転入力端子には第4リファレンス電圧ref21が印加される。第3リファレンス電圧ref11のほうが第4リファレンス電圧ref21より高い電圧に設定される。第3リファレンス電圧ref11および第4リファレンス電圧ref21は、電源電圧Vddを抵抗分圧して生成することができる。
第2PチャンネルトランジスタM11のソース端子は電源線に接続され、そのゲート端子は第3コンパレータCP11の出力端子と接続され、そのドレイン端子は第2ノードN2に接続される。
第3PチャンネルトランジスタM21のソース端子は第1ノードN1に接続され、そのゲート端子は第4コンパレータCP21の出力端子と接続され、そのドレイン端子は第3ノードN3に接続される。
図4は、電源電圧を4.8Vに設定した場合の例である。第1ノードN1の電圧が2.4V、第2ノードN2の電圧が3.6V、および第3ノードN3の電圧が1.2Vに安定的に固定されることが分かる。第1負荷30で降圧される電圧{(第2ノードN2の電圧)−(第1ノードN1の電圧)}も1.2Vに安定的に固定されることが分かる。
電子機器200は、電池500、電源装置110、第1負荷30および第2負荷40を含む。電池500にはリチウムイオン電池などを採用することができる。電池500は電源装置110に電源電圧を供給する。この電源電圧は、図5の例では3.6Vである。
第1シリーズレギュレータ10は、電源電圧をメモリ31、CPU32および論理回路33にそれぞれ供給する電圧に変換するための、第1シリーズレギュレータa11、第1シリーズレギュレータb12および第1シリーズレギュレータc13(図5、6ではシリーズレギュレータをSRと表記する)を備える。図5の例では第1シリーズレギュレータa11、第1シリーズレギュレータb12および第1シリーズレギュレータc13は、3.6Vを、それぞれ3.5V、3.2Vおよび3.3Vに変換する。なお、()内の電圧は、メモリ31、CPU32および論理回路33の動作電圧を示し、それらの低電位側端子が接地線に接続される場合に、それらの高電位側端子に供給すべき電圧を示している。
より具体的には、電源電圧のレベルが所定の閾値を超えるとき、第1負荷30の低電位側端子に上記固定電圧を印加するよう第1スイッチS11を制御し、第2負荷40の高電位側端子に上記固定電圧を印加するよう第2スイッチS12を制御する。一方、電源電圧のレベルが所定の閾値を超えないとき、第1負荷30の低電位側端子に電源電圧を印加するよう第1スイッチS11を制御し、第2負荷40の高電位側端子に電源電圧を印加するよう第2スイッチS12を制御する。
複数の降圧回路は、所定の電源電圧を降圧して、それぞれ異なるレベルの固定電圧を生成する。複数のスイッチは、上記電源電圧、上記複数の降圧回路により生成される固定電圧のいずれか、および接地電圧のうち、いずれの二系統電圧を各負荷部の両側端子に供給するかを切り替える。
より具体的には、上記電源電圧のレベルが所定の第1閾値未満のとき、すべての負荷部の両側端子に上記電源電圧および接地電圧を供給するよう上記複数のスイッチを制御する。
また、制御部は上記複数の負荷部の稼働状況に応じて、上記電源電圧および接地電圧を供給する負荷部を変更してもよい。
上記第1閾値は電池の消耗度合いを検出するための閾値である。設計者が実験やシミュレーションにより求めた値を使用することができる。
図7の例では、複数の負荷部を第1負荷部、第2負荷部群および第3負荷部群に分類する。第2負荷部群は、第2負荷部A81および第2負荷部B82を含み、第3負荷部群は、第3負荷部A91、第3負荷部B92および第3負荷部C93を含む。
仮想電源電圧生成回路A51は、電源電圧を降圧して第1固定電圧を生成する。図7の例では3.6Vとする。仮想電源電圧生成回路B52は、電源電圧を降圧して第2固定電圧を生成する。図7の例では2.3Vとする。
図8は、電源電圧が3.6〜6.0Vに位置する場合の回路構成を描いている。この状態では、第1負荷部71および第2負荷部群と、第3負荷部群との二種類の負荷を直列に接続する回路構成に、制御回路60により制御される。この回路構成の状態は、図7に示した回路状態より消費電力が増大するが、図9に示す、すべての負荷部を並列に接続する回路構成より消費電力を低減することができる。
図9は、電源電圧が2.5〜3.5Vに位置する場合の回路構成を描いている。この状態では、第1負荷部71、第2負荷部A81、第2負荷部B82、第3負荷部A91、第3負荷部B92および第3負荷部C93の、すべての負荷部を並列に接続する回路構成に、制御回路60により制御される。この回路構成の状態は、消費電力が一番増大するが、電池500が消耗した状態でも、すべての負荷について動作精度の低下を抑制することができる。
図10は、電源電圧が3.6〜6.0Vに位置し、かつ第3負荷部A91が停止している場合の回路構成を描いている。この第3負荷部A91が停止しているという情報は、負荷の稼働状況として制御回路60に伝達される。
変形例に係る電源装置100は、図1に示した電源装置100の第1シリーズレギュレータ10と第1負荷30とを入れ替えた構成である。この構成によっても実施の形態1と同様の効果を奏する。
Claims (2)
- 複数の負荷部に電圧を供給する電源装置であって、
所定の電源電圧を降圧して、それぞれ異なるレベルの固定電圧を生成する複数の降圧回路と、
前記電源電圧、前記複数の降圧回路により生成される固定電圧のいずれか、および接地電圧のうち、いずれの二系統電圧を各負荷部の両側端子に供給するか切り替える複数のスイッチと、
前記電源電圧のレベルに応じて前記複数のスイッチを制御する制御部と、を備え、
前記制御部は、前記電源電圧が所定の第1閾値未満のとき、すべての前記負荷部の両側端子に前記電源電圧および前記接地電圧を供給するよう前記複数のスイッチを制御することと、前記複数の負荷部の稼働状況に応じて、前記電源電圧および前記接地電圧を供給する負荷部を変更することを特徴とする電源装置。 - 前記複数の負荷部は、第1負荷部、第2負荷部および第3負荷部に分類され、
前記複数の降圧回路は、前記電源電圧を降圧して第1固定電圧を生成する第1降圧回路と、前記電源電圧を降圧して、前記第1固定電圧より低い第2固定電圧を生成する第2降圧回路と、を含み、
前記制御部は、前記電源電圧のレベルが所定の第2閾値を超えるとき、前記第1負荷部の両側端子に前記電源電圧および前記第1固定電圧を、前記第2負荷部の両側端子に前記第1固定電圧および前記第2固定電圧を、および前記第3負荷部の両側端子に前記第2固定電圧および前記接地電圧を、それぞれ供給するよう前記複数のスイッチを制御することを特徴とする請求項1に記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007337821A JP5060940B2 (ja) | 2007-12-27 | 2007-12-27 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007337821A JP5060940B2 (ja) | 2007-12-27 | 2007-12-27 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009157820A JP2009157820A (ja) | 2009-07-16 |
JP5060940B2 true JP5060940B2 (ja) | 2012-10-31 |
Family
ID=40961740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007337821A Expired - Fee Related JP5060940B2 (ja) | 2007-12-27 | 2007-12-27 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5060940B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5494177B2 (ja) * | 2010-04-21 | 2014-05-14 | 富士通株式会社 | 半導体装置 |
JP5838121B2 (ja) * | 2012-05-15 | 2015-12-24 | 株式会社デンソー | 電源装置 |
KR102695929B1 (ko) | 2016-07-27 | 2024-08-16 | 삼성전자주식회사 | 전력 관리 장치 및 이를 포함하는 전자 장치 |
KR102537826B1 (ko) | 2016-10-13 | 2023-05-30 | 삼성전자주식회사 | 전원 공급 장치 및 이를 포함하는 테스트 시스템 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3288749B2 (ja) * | 1992-05-29 | 2002-06-04 | 株式会社東芝 | 半導体集積回路装置 |
JPH08234851A (ja) * | 1995-02-23 | 1996-09-13 | Hitachi Ltd | 半導体集積回路装置 |
JP2000047743A (ja) * | 1998-07-31 | 2000-02-18 | Yamaha Corp | 電源電圧発生回路および半導体集積回路 |
-
2007
- 2007-12-27 JP JP2007337821A patent/JP5060940B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009157820A (ja) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8866341B2 (en) | Voltage regulator | |
US8159181B2 (en) | Combining two or more DC to DC converters to limit external coils | |
US8085014B2 (en) | Dual power switch with activation control and voltage regulator using same | |
US20170179715A1 (en) | Power architecture and management scheme for iot applications | |
KR20120060728A (ko) | 적응형 입력선택을 갖는 전원공급회로 및 전원공급방법 | |
USRE49184E1 (en) | DC-DC converter | |
KR20080039874A (ko) | 강압형 스위칭 레귤레이터 및 그 제어 회로 및 그를 이용한전자 기기 | |
US20170277238A1 (en) | Peak current support for a power rail system via a shared secondary power supply | |
US11095222B2 (en) | High efficiency converter | |
CN110165893B (zh) | 在脉冲宽度调制模式或脉冲跳过模式下操作的切换转换器 | |
US8729877B2 (en) | Fast startup algorithm for low noise power management | |
JP2015057027A (ja) | 電源回路およびその制御回路、電子機器 | |
KR102151179B1 (ko) | 히스테리시스를 갖는 스위칭 레귤레이터 | |
US10305308B2 (en) | Power supply module and power supply method using the same | |
JP2007244046A (ja) | 電源回路 | |
JP5060940B2 (ja) | 電源装置 | |
CN104348202A (zh) | 充电控制电路、方法及电子设备 | |
US9142974B2 (en) | Configurable power supply system | |
TWI462430B (zh) | 電源管理系統 | |
KR20120136449A (ko) | 소프트 스타트 회로의 동작 방법과 상기 방법을 수행할 수 있는 장치들 | |
Nguyen-Van et al. | A topology of charging mode control circuit suitable for long-life Li-Ion battery charger | |
US20130162234A1 (en) | Buck regulation of a boost regulator | |
JP5397227B2 (ja) | 電源回路装置および電圧制御方法 | |
Qjidaa | A high efficiency and high speed charge of Li-Ion battery charger interface using switching-based technique in 180 nm CMOS technology | |
JP5290649B2 (ja) | 電源回路および電池内蔵型機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |