JP5397227B2 - 電源回路装置および電圧制御方法 - Google Patents

電源回路装置および電圧制御方法 Download PDF

Info

Publication number
JP5397227B2
JP5397227B2 JP2009554252A JP2009554252A JP5397227B2 JP 5397227 B2 JP5397227 B2 JP 5397227B2 JP 2009554252 A JP2009554252 A JP 2009554252A JP 2009554252 A JP2009554252 A JP 2009554252A JP 5397227 B2 JP5397227 B2 JP 5397227B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
voltage value
circuit
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009554252A
Other languages
English (en)
Other versions
JPWO2009104436A1 (ja
Inventor
佳史 池永
昌弘 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009554252A priority Critical patent/JP5397227B2/ja
Publication of JPWO2009104436A1 publication Critical patent/JPWO2009104436A1/ja
Application granted granted Critical
Publication of JP5397227B2 publication Critical patent/JP5397227B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Description

本発明は、電源回路装置および電圧制御方法に関し、特に、出力電圧が可変である電源回路における出力電圧の変化を高速化することが可能な電源回路装置および電圧制御方法に関する。
CMOS論理ゲートを用いた半導体集積回路においては、電力を低減する方式として、要求される速度に応じて電源電圧を制御するDVFS(Dynamic Voltage and Frequency Scaling)が有効である。
DVFSを用いる場合、電力低減効果を高めるためには、要求される動作速度(クロック周波数)が変更された時に、電力を低減させたいターゲット回路に対して電源電圧を供給する電源回路の出力電圧を、最適な電圧値にできるだけ短時間に制御する必要がある。
そのための電源電圧制御方法としては、例えば、特許文献1のように、電源回路の出力ノードと電源電位の間、および、電源回路の出力ノードと接地電位の間に、それぞれスイッチを設け、出力電圧を変化させる際にはいずれかのスイッチをオンにすることで出力電圧の変化を速める方法がある。
電源電圧を短時間で最適値に変化させるためには、電源電圧を変化させる速度、すなわち電源電圧制御速度を大きくする必要がある。
上記の特許文献1では、図1に示すように、電源回路の出力ノードを一時的に電源電位あるいは接地電位と接続することで、負荷に対して電荷の供給あるいは引き抜きを行っている。この方式は、現在の出力電圧とターゲット電圧との差が大きい場合には、出力電圧の変化速度を高速化するのに非常に有効である。
しかしながら、上記の特許文献1では、現在の出力電圧と最終的なターゲット電圧との差に関わらず、常に、出力ノードが電源電位あるいは接地電位と接続される。そのため、例えば、現在の出力電圧とターゲット電圧との差が小さい場合には、出力電圧モニターからレギュレータなどの電源電圧制御回路へのフィードバックが遅れる。それによって、図2に従来技術として示したように、目標とする電圧(電圧値2)付近で出力電圧にオーバーシュートあるいはアンダーシュートが生じ、目標とする電圧への収束がかえって遅くなる可能性がある。
特開2006−60939号公報
本発明は、上記の課題を解決するもので、オーバーシュートやアンダーシュートを生じさせることなく、高速に電源電圧を目標とする電圧値に制御することができる電源回路装置および電圧制御方法を提供することを目的とする。
本発明の第1の電源回路装置は、
基準電圧値を設定する基準電圧設定回路と、前記基準電圧値に収束するように出力電圧値が変化する電源電圧供給回路と、を有し、前記基準電圧設定回路は、前記電源電圧供給回路の前記出力電圧値を第一の電圧値から第二の電圧値に変化させる場合に、前記基準電圧値を、前記第一の電圧値よりも前記第二の電圧値が高いときには前記第二の電圧値よりも高く、前記第一の電圧値よりも前記第二の電圧値が低いときには前記第二の電圧値よりも低い、第三の電圧値に設定した後に、前記第二の電圧値に設定し直す制御を行うものである。
また、本発明の第2の電源回路装置は、
出力電圧が可変である電源電圧供給回路と、前記電源電圧供給回路の出力電圧値が与えられた基準電圧値に収束するように制御信号を出力する制御回路と、任意の電位に充電することが可能な複数のキャパシタを備える加速回路と、を有し、前記加速回路は、前記基準電圧値が第一の電圧値から第二の電圧値に変化する際に、あらかじめ別の第三の電圧値に充電した任意の数の前記キャパシタを、前記電源電圧供給回路の出力ノードに一時的に接続する制御を行うものである。
また、本発明の第1の電圧制御方法は、
基準電圧値に収束するように出力電圧値が変化する電源電圧供給回路を有する電源回路装置における電圧制御方法であって、前記電源電圧供給回路の前記出力電圧値を第一の電圧値から第二の電圧値に変化させる際に、前記基準電圧値を、前記第一の電圧値よりも前記第二の電圧値が高いときには前記第二の電圧値よりも高く、前記第一の電圧値よりも前記第二の電圧値が低いときには前記第二の電圧値よりも低い、第三の電圧値に設定した後、前記第二の電圧値に設定し直すものである。
また、本発明の第2の電圧制御方法は、
出力電圧が可変である電源電圧供給回路と、任意の電位に充電することが可能な複数のキャパシタと、を有する電源回路装置における電圧制御方法であって、前記基準電圧値が第一の電圧値から第二の電圧値に変化する際に、あらかじめ別の第三の電圧値に充電した任意の数の前記キャパシタを、前記電源電圧供給回路の出力ノードに一時的に接続するものである。
本発明の第1の電源回路装置および電圧制御方法によれば、電源電圧供給回路の出力電圧値を第一の電圧値から第二の電圧値に変化させる際に、基準電圧値を、一時的に更に別の第三の電圧値に設定した後に、第二の電圧値に設定し直す制御を行う。
また、本発明の第2の電源回路装置および電圧制御方法によれば、基準電圧値が第一の電圧値から第二の電圧値に変化する際に、あらかじめ別の第三の電圧値に充電した任意の数のキャパシタを、電源電圧供給回路の出力ノードに一時的に接続する制御を行う。
したがって、オーバーシュートやアンダーシュートを生じさせることなく、高速に電源電圧を目標とする電圧値に制御することができる。
従来の電源回路装置の構成を示す回路図である。 本発明による効果を示す図である。 本発明の第一の実施例における、電源回路装置の全体構成を示すブロック図である。 本発明の第一の実施例における、電源電圧供給回路の構成を示す回路図である。 本発明の第一の実施例における、基準電圧設定回路の構成を示す回路図である。 本発明の第一の実施例における、回路の動作を示すタイミングチャートである。 本発明の第一の実施例における、別の回路構成での回路の動作を示すタイミングチャートである。 本発明の第一の実施例における、基準電圧設定回路の別の構成を示す回路図である。 本発明の第二の実施例における、電源回路装置の全体構成を示すブロック図である。 本発明の第二の実施例における、電源電圧供給回路の構成を示す回路図である。 本発明の第二の実施例における、駆動回路の構成を示す回路図である。 本発明の第二の実施例における、電源回路装置の別の構成を示すブロック図である。 本発明の第二の実施例における、電源電圧供給回路の構成を示す回路図である。 本発明の第三の実施例における、電源回路装置の全体構成を示すブロック図である。 本発明の第三の実施例における、加速回路の構成を示す回路図である。 本発明の第三の実施例における、回路の動作を示すタイミングチャートである。 本発明の第三の実施例における、加速回路の別の構成を示す回路図である。
本発明の第1の電源回路装置は、基準電圧値を設定する基準電圧設定回路と、基準電圧値に収束するように出力電圧値が変化する電源電圧供給回路と、を有する。
基準電圧設定回路は、電源電圧供給回路の出力電圧と目標とする電圧とを比較し、両者の差に応じて基準電圧値を設定する。ただし、現在の出力電圧と目標とする電圧との差が大きいほど出力変化の速度が大きくなるように基準電圧値を設定する。
例えば、現在の出力電圧が電圧値1で安定している状態において、目標とする電圧が電圧値1から電圧値2に切り替わる場合、基準電圧設定回路は、出力する基準電圧を電圧値1から電圧値2に直接切り替えるのではなく、まず、電圧値2とは異なる電圧値3に切り替え、その後に出力電圧が電圧値2に近づいた時点で電圧値2に切り替える。
その際、電圧値2が、電圧値1と電圧値3との間の値になるように電圧値3は設定される。また、電圧値1と電圧値2との差が大きいほど電圧値2と電圧値3との差が大きくなるように電圧値3は設定される。電源電圧供給回路の出力電圧と基準電圧との差が大きいほど出力電圧の変化速度も速いため、基準電圧が電圧値3に設定されている間の変化速度は速くなる。したがって、最終的な目標電圧である電圧値2に収束する時間も短くすることができる。
さらに、電圧値3の値を適切に設定することにより、図2に示すように電圧値2との差が極端に大きい場合に生じるオーバーシュートやアンダーシュートを防ぐことができる。
また、本発明の第2の電源回路装置は、出力電圧が可変である電源電圧供給回路と、電源電圧供給回路の出力電圧値が与えられた基準電圧値に収束するように制御信号を出力する制御回路と、任意の電位に充電することが可能な複数のキャパシタを備える加速回路と、を有する。
加速回路は、電源電圧供給回路の出力電圧と基準電圧値とを比較し、両者の差に応じて電源電圧供給回路の出力ノードに接続するキャパシタを切り替える。ただし、現在の出力電圧と基準電圧値との差が大きいほど出力変化の速度が大きくなるようにキャパシタを切り替える。
例えば、目標とする電圧が電圧値1から電圧値2に切り替わる場合、キャパシタはあらかじめ電圧値3に充電しておく。その際、電圧値2が、電圧値1と電圧値3との間の値になるように電圧値3は設定される。また、電圧値1と電圧値2との差が大きいほど電圧値2と電圧値3との差が大きくなるように電圧値3は設定される。目標とする電圧を電圧値1から電圧値2に直接切り替える一方で、キャパシタと電源電圧供給回路の出力ノードとの間のスイッチがオンになる。その後、出力電圧が電圧値2に近づいた時点でスイッチは再びオフになる。
このように制御することで、電源電圧供給回路の出力電圧の変化を加速する方向にキャパシタから電荷が移動するため、最終的な目標電圧である電圧値2に収束する時間も短くすることができる。
まず、本発明の第一の実施例に係る電源回路装置および電圧制御方法について、図3〜図8を参照して説明する。
図3に、本発明の電源回路装置の第一の実施例を示す。
電源回路装置1は、電源電圧供給回路2と、基準電圧値を設定する基準電圧設定回路3と、から構成される。また、ターゲット回路5は、電源電圧を制御される対象である。
図4に、電源電圧供給回路2の回路構成を示す。
電源電圧供給回路2は、NMOSFET21とオペアンプ22とから構成されるフィードバックループによって、出力電圧VOUTが基準電圧設定回路3から入力される基準電圧値VTARGETに収束するように制御を行う。
図5に、基準電圧設定回路3の回路構成を示す。
基準電圧設定回路3は、直列に接続されたS個の抵抗311,312,…,31Sと、抵抗間の各ノードと出力ノードとの間に挿入されたS−1個のスイッチと、電圧比較回路32と、から構成される。
スイッチの内いずれか1つだけがオン状態となっており、VTARGETは接続されたノードの電位と一致する。
電圧比較回路32は、電源電圧供給回路2の出力電圧VOUTと、最終的にVOUTを収束させたい電圧VREFとを比較し、その結果に応じて各スイッチを制御する。
ここで、電源電圧供給回路2の出力電圧をV1からV2に切り替える場合を想定すると、切り替えた直後はVTARGET=V3となるようにスイッチを制御し、VOUTとVREFとの差が一定値未満になった時点で、VTARGET=V2になるようにスイッチを制御する。ただし、V1<V2<V3もしくはV1>V2>V3である。このときのVTARGETの変化を表したタイミングチャートを図6に示す。
以上のように、本実施例の電源回路装置1を用いることにより、一時的に電源電圧供給回路2の出力電圧の変化速度が大きくなるようにVTARGETの値が設定されるため、出力電圧がターゲット電圧に到達するまでの時間を短縮することができる。さらに、電源電圧供給回路2の出力電圧とターゲット電圧との差に応じて電源電圧変化速度を適切に設定することが可能となるため、出力電圧のオーバーシュートやアンダーシュートを抑制することができる。
なお、本実施例では、VOUTとVREFとの差が一定値未満になった時点でVTARGETの値を切り替えているが、例えば、VOUTがVREFの±10%以内に入った時にVTARGET=V2になるようにスイッチを制御するというように、VOUTとVREFとの比に基づいてVTARGETの値を切り替えてもよい。
また、本実施例では、VTARGET=V3となるようにスイッチを制御している期間はV3の電圧値は変化させていないが、例えば、出力電圧と電圧値V2との差が小さくなるにつれてV3の電圧値をV2に近づけるように制御してもよい。この場合、VTARGETは、図7に示すように変化する。このように制御することによって、より確実に出力電圧のオーバーシュートやアンダーシュートを抑制することができる。
また、本実施例では、接続するノードをスイッチで切り替えることによってVTARGETを変化させているが、例えば、図8に示すように電流源33を制御し、抵抗34に流れる電流値を変化させることでVTARGETを変化させてもよい。
次に、本発明の第二の実施例に係る電源回路装置および電圧制御方法について、図9〜図13を参照して説明する。
図9に、本発明の電源回路装置の第二の実施例を示す。
電源回路装置1は、電源電圧供給回路2と、基準電圧値を設定する基準電圧設定回路3と、電源電圧供給回路2の出力電圧が基準電圧値に収束するように制御信号を出力する制御回路4と、から構成される。また、ターゲット回路5は、電源電圧を制御される対象である。
図10に、電源電圧供給回路2の回路構成を示す。
電源電圧供給回路2は、制御回路4から出力される制御信号にしたがって任意のデューティー比のクロック信号CLK1を生成することが可能なクロック生成回路23と、内部に含んだ巨大なバッファ回路をクロック信号CLK1にしたがって駆動する駆動回路24と、駆動回路24の出力電圧を平滑化するためのインダクタ25およびキャパシタ26と、から構成される。ここで、CLK1のデューティー比が大きいほど出力電圧VOUTは大きくなる。また、駆動回路24の回路構成を図11に示す。
基準電圧設定回路3の回路構成および回路動作は第一の実施例で示したものと同じである。
制御回路4は、クロック信号CLK2の周期ごとに、基準電圧設定回路3の出力VTARGETと電源電圧供給回路2の出力電圧VOUTとの大小関係および電位差を検知し、VTARGET<VOUTであればクロック信号CLK1のデューティー比が小さく、VTARGET>VOUTであればクロック信号CLK1のデューティー比が大きくなるように電源電圧供給回路2を制御する。さらに、制御回路4は、VTARGETとVOUTとの電位差が大きいほどデューティー比を大きく変化させるように電源電圧供給回路2を制御する。
以上のように、本実施例の電源回路装置1を用いることにより、電源電圧供給回路2の出力とターゲット電圧との差に応じて電源電圧変化速度を適切に設定することが可能となるため、出力電圧にオーバーシュートやアンダーシュートを生じさせることなく出力電圧がターゲット電圧に到達するまでの時間を短縮することができる。
なお、本実施例では、VOUTとVREFとの差が一定値未満になった時点でVTARGETの値を切り替えているが、例えば、VOUTがVREFの±10%以内に入った時にVTARGET=V2になるようにスイッチを制御するというように、VOUTとVREFとの比に基づいてVTARGETの値を切り替えてもよい。
また、本実施例では、出力電圧を高速に変化させるために、基準電圧を一時的にV3として制御回路4に入力して制御を行っているが、例えば、図12に示す回路構成を用い、電源電圧供給回路2に対して出力電圧V3に相当するデューティーを直接設定するようにしてもよい。その場合、図13に示すようにクロック生成回路23へは、制御回路4からの制御信号の他にデューティー設定回路41からの制御信号DUTYが入力される。制御信号DUTYが入力されている期間、すなわちVOUTとVREFとの差が一定値以上である期間は、制御回路4からの制御信号よりもデューティー設定回路41からの制御信号DUTYが優先される。
次に、本発明の第三の実施例に係る電源回路装置および電圧制御方法について、図14〜図17を参照して説明する。
図14に、本発明の電源回路装置の第三の実施例を示す。
電源回路装置1は、電源電圧供給回路2と、電源電圧供給回路2の出力電圧が基準電圧値VREFに収束するように制御信号を出力する制御回路4と、加速回路6と、から構成される。また、ターゲット回路5は電源電圧を制御される対象である。
電源電圧供給回路2および制御回路4の回路構成および回路動作は第二の実施例と同じである。
図15に、加速回路6の回路構成を示す。
加速回路6は、2つのキャパシタ61および62と、それらを電源電位VHIGH,VLOWおよび出力ノードと接続するためのスイッチ61A,61B,62A,62Bと、電圧比較回路32と、から構成される。
電圧比較回路32は、電源電圧供給回路2の出力電圧VOUTと、最終的にVOUTを収束させたい電圧とを比較し、その結果に応じてスイッチ61A,61B,62A,62Bを制御する。
ここで、電源電圧供給回路2の出力電圧をV1からV2に切り替える場合を想定した図16のタイミングチャートに基づいて、回路の動作を説明する。
まず、出力電圧を切り替える前に、VOUTがV1で安定しているとき、スイッチ61Aおよび62Aがオン、スイッチ61Bおよび62Bがオフになり、キャパシタ61および62はそれぞれVHIGHおよびVLOWに充電される。なお、VHIGHはV1およびV2よりも高い電位であり、VLOWはV1およびV2よりも低い電位である。また、V1とV2との差が大きいほどVHIGHは高い電位に、VLOWは低い電位に設定する。
次に、目標とする出力電圧がV2に切り替わった直後に、スイッチ61Aおよび62Aがオフになり、さらに、V1<V2であればスイッチ61Bがオンになってキャパシタ61と出力ノードとが接続される。逆に、V1>V2であればスイッチ62Bがオンになってキャパシタ62と出力ノードとが接続される。
その後、VOUTとV2との差が一定値未満になった時点で、スイッチ61Bおよび62Bはオフになり、再びスイッチ61Aおよび62Aがオンになる。
以上のように、本実施例の電源回路装置1を用いることにより、電源電圧供給回路2の出力変化開始時にキャパシタから電荷が供給されるため、出力電圧が目標とする電圧に到達するまでの時間を短縮することができる。さらに、電源電圧供給回路2の出力電圧と目標とする電圧との差に応じて適切にVHIGHやVLOWを設定する、すなわち電荷の供給量を設定することにより、出力電圧のオーバーシュートやアンダーシュートを抑制することが可能となる。
なお、本実施例では、電源電圧供給回路2としてスイッチングレギュレータを用いているが、出力電圧の変化速度を何らかのパラメータで制御できるレギュレータであれば何を用いてもよく、例えば、図4に示すようなシリーズレギュレータなどを用いてもよい。
また、本実施例では、VOUTとVREFとの差が一定値未満になった時点でVTARGETの値を切り替えているが、例えば、VOUTがVREFの±10%以内に入った時にVTARGET=V2になるようにスイッチを制御するというように、VOUTとVREFとの比に基づいてVTARGETの値を切り替えてもよい。
さらに、本実施例では、目標とする出力電圧がV1からV2に切り替わったときにスイッチ61Aおよび62Aをオフにしているが、キャパシタの充電が終わった時点でそれらをオフにしてもよい。
また、本実施例では、VOUTとVREFとの差が一定値未満になった時点でスイッチ61Bおよび62Bをオフにしているが、スイッチ61Bあるいは62Bをオンにして一定時間経過後にそれらをオフにしてもよい。あるいは、VOUTとVREFとの差が、スイッチ61Bあるいは62Bをオンにした直後の数分の一になった時点でスイッチ61Bあるいは62Bをオフにするなど、VOUTとVREFとの差の変化に基づいて制御してもよい。
また、本実施例では、VHIGHおよびVLOWを適切に制御することで、電源電圧供給回路2の出力ノードに供給する電荷量を制御しているが、例えば、図17のように複数のキャパシタ631,632,…,63N,641,642,…,64Mを備えた加速回路6を用い、VHIGHおよびVLOWを特定の電位に固定した上で出力ノードに接続するキャパシタの数を変えてもよい。ここで、N,Mは2以上の整数である。このような制御を行うことにより、出力ノードに接続されるキャパシタの総容量を制御することができるので、目標とする出力電圧の変化量によってVHIGHやVLOWの電圧値を変えることなく、供給する電荷量を適切に制御することができる。
以上、実施例を参照して本発明を説明したが、本発明は上記実施例に限定されものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。
本出願は、2008年2月19日に出願された日本出願特願2008−037779を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、出力電圧が可変である電源回路装置および電圧制御方法に利用可能である。

Claims (3)

  1. 出力電圧が可変である電源電圧供給回路と、前記電源電圧供給回路の出力電圧値が与えられた基準電圧値に収束するように制御信号を出力する制御回路と、任意の電位に充電することが可能な複数のキャパシタを備える加速回路と、を有し、
    前記加速回路は、
    前記基準電圧値が第一の電圧値から第二の電圧値に変化する際に、あらかじめ別の第三の電圧値に充電した任意の数の前記キャパシタを、前記電源電圧供給回路の出力ノードに一時的に接続する制御を行うことを特徴とする電源回路装置。
  2. 前記加速回路は、
    前記基準電圧値が第一の電圧値から第二の電圧値に変化する際に、前記第一の電圧値と前記第二の電圧値との差が大きいほど、前記電源電圧供給回路の出力ノードに一時的に接続するキャパシタの総容量が大きくなるように制御することを特徴とする請求項1に記載の電源回路装置。
  3. 出力電圧が可変である電源電圧供給回路と、前記電源電圧供給回路の出力電圧値が与えられた基準電圧値に収束するように制御信号を出力する制御回路と、任意の電位に充電することが可能な複数のキャパシタと、を有する電源回路装置における電圧制御方法であって、
    前記基準電圧値が第一の電圧値から第二の電圧値に変化する際に、あらかじめ別の第三の電圧値に充電した任意の数の前記キャパシタを、前記電源電圧供給回路の出力ノードに一時的に接続することを特徴とする電圧制御方法。
JP2009554252A 2008-02-19 2009-01-19 電源回路装置および電圧制御方法 Expired - Fee Related JP5397227B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009554252A JP5397227B2 (ja) 2008-02-19 2009-01-19 電源回路装置および電圧制御方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008037779 2008-02-19
JP2008037779 2008-02-19
PCT/JP2009/050611 WO2009104436A1 (ja) 2008-02-19 2009-01-19 電源回路装置および電圧制御方法
JP2009554252A JP5397227B2 (ja) 2008-02-19 2009-01-19 電源回路装置および電圧制御方法

Publications (2)

Publication Number Publication Date
JPWO2009104436A1 JPWO2009104436A1 (ja) 2011-06-23
JP5397227B2 true JP5397227B2 (ja) 2014-01-22

Family

ID=40985323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009554252A Expired - Fee Related JP5397227B2 (ja) 2008-02-19 2009-01-19 電源回路装置および電圧制御方法

Country Status (2)

Country Link
JP (1) JP5397227B2 (ja)
WO (1) WO2009104436A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5673420B2 (ja) * 2011-08-02 2015-02-18 株式会社デンソー Dcdcコンバータ
JP5809656B2 (ja) * 2013-03-29 2015-11-11 株式会社沖データ 高圧電源装置及び画像形成装置
JP6844318B2 (ja) * 2017-03-01 2021-03-17 株式会社デンソー 車載制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297983A (ja) * 2003-03-28 2004-10-21 Tdk Corp スイッチング電源の出力制御方法、出力制御回路およびスイッチング電源
JP2006060939A (ja) * 2004-08-20 2006-03-02 Handotai Rikougaku Kenkyu Center:Kk 出力可変型電源回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297983A (ja) * 2003-03-28 2004-10-21 Tdk Corp スイッチング電源の出力制御方法、出力制御回路およびスイッチング電源
JP2006060939A (ja) * 2004-08-20 2006-03-02 Handotai Rikougaku Kenkyu Center:Kk 出力可変型電源回路

Also Published As

Publication number Publication date
WO2009104436A1 (ja) 2009-08-27
JPWO2009104436A1 (ja) 2011-06-23

Similar Documents

Publication Publication Date Title
TWI431452B (zh) 低壓降穩壓器、直流對直流轉換器以及低壓降穩壓方法
JP6031303B2 (ja) スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器
CN107112895B (zh) 开关稳压器及其操控方法
US20170279354A1 (en) Hybrid Capacitive-Inductive Voltage Converter
US20130200864A1 (en) Dc-dc converter and voltage conversion method thereof
US11095204B2 (en) Voltage regulator adapted for changing loads
CN108258895B (zh) 软启动电路以及电源系统
JP2019187024A (ja) スイッチの駆動回路
EP3198356A1 (en) Power supply topologies with capacitance management
TWI581549B (zh) 電源輸出電路及其控制方法
JP2005137033A (ja) 低損失dc/dcコンバータ
CN104167905B (zh) 用于电源转换器的时间产生器及时间信号产生方法
JP2018007386A (ja) Dc−dcコンバータおよび電源装置
CN102324840A (zh) 电荷泵及工作方法
US9143034B2 (en) DC-DC controller and multi-ramp signal operating method thereof
JP5397227B2 (ja) 電源回路装置および電圧制御方法
US9735678B2 (en) Voltage converters with asymmetric gate voltages
JP6556520B2 (ja) スイッチング電源回路、液晶駆動装置、液晶表示装置
JP2016042762A (ja) ソフトスタート回路
JP4487703B2 (ja) スイッチング電源
US20130162234A1 (en) Buck regulation of a boost regulator
JP2009027880A (ja) 負電源装置
US9256241B2 (en) Reference voltage generating apparatus and switching power apparatus
US10389339B2 (en) Device and method for controlling slew rate
JP2009027919A (ja) チャージポンプ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees