JP2005137033A - 低損失ｄｃ／ｄｃコンバータ - Google Patents

低損失ｄｃ／ｄｃコンバータ Download PDF

Info

Publication number
JP2005137033A
JP2005137033A JP2003362674A JP2003362674A JP2005137033A JP 2005137033 A JP2005137033 A JP 2005137033A JP 2003362674 A JP2003362674 A JP 2003362674A JP 2003362674 A JP2003362674 A JP 2003362674A JP 2005137033 A JP2005137033 A JP 2005137033A
Authority
JP
Japan
Prior art keywords
voltage
switch
switches
output
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003362674A
Other languages
English (en)
Other versions
JP3887368B2 (ja
Inventor
Sehat Sutardja
サハット スタルジャ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of JP2005137033A publication Critical patent/JP2005137033A/ja
Application granted granted Critical
Publication of JP3887368B2 publication Critical patent/JP3887368B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】高いスイッチング周波数が使われる場合であっても、ゲート損失がシステムにおける電力分散に大きく寄与しないようなシステムを提供すること。
【解決手段】直流−直流コンバータは、第一および第二の制御端子における適切なターンオン電圧に応答して第一および第二の出力端子上に電圧を出力する第一および第二のスイッチを有している。第一の制御端子はN（Ｎ＞２）個の異なる電圧に選択的に通じる。コンバータは、第一の制御端子と通じているマルチレベル制御部を有していてもよく、この制御部はＮ（Ｎ＞２）個の異なる電圧を第一の制御端子に選択的に印加するＮ個のドライバを有している。
【選択図】図２

Description

本発明は、直流（ＤＣ／ＤＣ）コンバータに関する。
本発明は、共通に譲渡された２００２年１０月２５日出願の「低損失ＤＣ／ＤＣコンバータ」と題する米国仮特許出願第60/421,447号および米国特許出願第10/621,058号に基づく優先権を主張しており、ここに全体的にそれを援用する。
いくつかの応用においてＤＣ／ＤＣコンバータは高スイッチング周波数で動作される。例えば、特定の負荷についての応答時間の要件を満足するためには、数十から数百メガヘルツのスイッチング周波数が必要である。しかしながら、スイッチング周波数が高くなると、ゲートスイッチングの損失によって分散される電力が許容できないレベルにまで増加することがある。
図１に、「バック（buck）」構成として知られている降圧型の構成であるＤＣ／ＤＣコンバータ１００を示す。パルス幅変調器（ＰＷＭ）制御部１１０は、パワートランジスタを用いて実現されるｐスイッチ１２０およびｎスイッチ１３０を制御する。負荷１４０は、インダクタ１５０とコンデンサ１６０とを介してｐスイッチ１２０およびｎスイッチ１３０の出力と結合され得る。
システム１００は、いく通りもの方法で電力を分散させ得、それぞれの方法はシステムの効率を減少させる。例えば、オン状態のドレイン／ソース抵抗（Rds-onと呼ぶ）による抵抗損失がシステム効率を減少させる。Rds-onによる電力損失を減らすために、より大きなトランジスタが使用され得る。
しかしながら、より大きなトランジスタでは、ゲートとソースとの間の容量Cgsが増加する。そしてこれは、トランジスタのゲート損失と呼ばれるものを増加させる。容量Cgsの両端で周波数ｆで切り替えられる電圧Vに関して、ケーと損失は以下の式（１）で与えられる。
Figure 2005137033
比較的低い周波数（例えば、100kHz程度のオーダーの周波数）では、ゲート損失はRds-onよりも極めて小さい。しかしより高いスイッチング周波数が使われると、ゲート損失はシステム１００における電力分散に大きく寄与してしまう。
上記課題を解決するために、概して、本発明の一形態においては、直流−直流コンバータは第一の制御端子でのターンオン電圧に応答して第一の出力端子上に第一の電圧を出力する第一のスイッチを有する。このコンバータはまた、第二の制御端子でのターンオン電圧に応答して、前記第一の出力端子と通じている第二の出力端子上に第二の電圧を出力する第二のスイッチを有してもよい。
前記第一の制御端子はN（Ｎ＞２）個の異なる電圧の一つに選択的に通じてもよい。前記第二の制御端子はＭ（Ｍ＞１）個の異なる電圧の一つに選択的に通じてもよい。
前記第一のスイッチおよび前記第二のスイッチは、例えば第一および第二のトランジスタを備えていてもよい。第一および第二の出力端子は、これら第一および第二のトランジスタの関連するドレインを備えており、第一および第二の制御端子は第一および第二のトランジスタの関連するゲートを備えている。
前記コンバータはまた、前記第一の制御端子と通じている第一のマルチレベル制御部を備えていてもよい。この第一のマルチレベル制御部は、Ｎ（Ｎ＞２）個のドライバを有していてもよく、ｎ＝１からｎ＝Ｎまでのドライバのそれぞれは、前記第一の制御端子に異なる電圧Vnを選択的に印加することが可能である。Ｎ個のドライバは、第一の制御端子における電圧がこの異なる電圧に実質的につりあうのに十分な時間の間、この異なる電圧を選択的に印加することが可能であってもよい。
前記コンバータはまた、前記第二の制御端子と通じている第二のマルチレベル制御部を備えていてもよい。前記第二のマルチレベル制御部はM（Ｍ＞２）個のドライバを有していてもよく、ｍ＝１からｍ＝Mまでのドライバのそれぞれは、前記第二の制御端子に前記M個の異なる電圧のうちの異なる電圧Vmを選択的に印加することが可能である。第一および第二のマルチレベル制御部は交互に第一のスイッチおよび第二のスイッチをオンさせることができてもよい。第一の出力端子および第二の出力端子は、例えばインダクタおよびコンデンサを介して負荷に通じていてもよい。
一般的に、他の局面において、直流−直流コンバータは集積回路を有している。集積回路は第一の制御端子におけるターンオン電圧に応答して第一の出力端子上に第一の電圧を出力する第一のスイッチを有している。集積回路はまた、第二の制御端子におけるターンオン電圧に応答して第一の出力端子に通じている第二の出力端子上に第二の電圧を出力する第二のスイッチを有していてもよい。
集積回路はまた、第一の制御端子に通じている第一のマルチレベル制御部を有していてもよい。第一のマルチレベル制御部は、Ｎ（Ｎ＞２）個のドライバを有していてもよく、ｎ＝１からｎ＝Ｎまでのドライバのそれぞれは第一の制御端子に異なる電圧Vnを選択的に印加することが可能であってもよい。N個のドライバの少なくとも一つは関連する容量を備えていてもよい。
コンバータはまた、集積回路とは別にコンデンサを有していてもよく、このコンデンサの容量はN個のドライバの関連する容量に含まれる。このコンデンサはP個のコンデンサのうちの一つであってもよく、P個のコンデンサのそれぞれの容量はN個のドライバの少なくとも一つの関連する容量に含まれる。
集積回路はまた、第二の制御端子に通じている第二のマルチレベル制御部を有していてもよい。第二のマルチレベル制御部は、M（Ｍ＞２）個のドライバを有していてもよく、ｍ＝１からｍ＝Ｍまでのドライバのそれぞれは第二の制御端子に異なる電圧Vmを選択的に印加することが可能であってもよい。
一般的に、ある局面において、直流−直流コンバータは関連する制御端子におけるターンオン電圧に応答して関連する出力端子に電圧を出力するＩ個のスイッチを含む第一のスイッチアセンブリを備えていてもよく、関連する出力端子のそれぞれは負荷に電圧を出力するように構成された第一のスイッチアセンブリの出力端子に通じている。Ｉ個のスイッチのうちの一つ以上は、関連する制御端子に通じている関連するマルチレベル制御部を有していてもよい。関連するマルチレベル制御部のうちのｉ番目のものはN(i)個のドライバを有していてもよく、n(i)＝１からn(i)＝N(i)のドライバのそれぞれは関連する制御端子に異なる電圧Vn(i)を選択的に印加することが可能であり、N(i)はＩ個のスイッチの少なくとも一つに関しては２よりも大きい。
コンバータはさらにＪ個のスイッチを含む第二のスイッチアセンブリを備えていてもよい。Ｊ個のスイッチのそれぞれは関連する制御端子におけるターンオン電圧に応答して関連する出力端子上に電圧を出力することが可能であってもよい。関連する出力端子のそれぞれは第二のスイッチアセンブリ出力端子に通じていてもよい。第二のスイッチアセンブリ出力端子は第一のスイッチアセンブリ出力端子に通じていてもよい。
Ｊ個のスイッチのうちの一つ以上は、関連する制御端子と通じている関連するマルチレベル制御部を有していてもよい。例えば、関連するマルチレベル制御部のｊ番目のものはN(j)個のドライバを有していてもよく、n(j)＝１からn(j)＝N(j)までのドライバのそれぞれは関連する制御端子に異なる電圧Vn(j)を選択的に印加することが可能であり、N(j)はＪ個のスイッチの少なくとも一つに関しては２よりも大きい。
一般的に、ある局面においては、方法は、Ｉ個のスイッチを有する第一のスイッチアセンブリの出力に第一の出力電圧を発生することと、Ｊ個のスイッチを有する第二のスイッチアセンブリの出力に第二の出力電圧を発生することとを交互に行うことを包含する。第一のスイッチアセンブリの出力は第二のスイッチアセンブリの出力と通じていてもよい。
第一の出力電圧の発生は、第一のスイッチアセンブリをオンにすることを包含していてもよく、それはＩ個のスイッチのうちのｉ番目のスイッチの関連する制御端子に、n(i)＝１からn(i)＝N(i)までの異なる電圧Vn(i)を選択的に印加することを包含している。異なる電圧Vn(i)の選択的な印加は、ｉ番目のスイッチがオフである電圧V1(i)を印加し、続いて中間電圧Vint(i)を印加し、続いてｉ番目のスイッチがオンである電圧VN(i)を印加することを包含しており、Vint(i)はV1(i)とVN(i)との間である。
第二の出力電圧の発生は、第二のスイッチアセンブリをオンにすることを包含していてもよい。記第二のスイッチアセンブリをオンにすることは、Ｊ個のスイッチのうちのｊ番目のスイッチの関連する制御端子に、m(j)＝１からm(j)＝M(j)までの異なる電圧Vm(j)を選択的に印加することを包含していてもよい。異なる電圧Vn(i)の選択的な印加は、ｊ番目のスイッチがオフである電圧V1(j)を印加し、続いて中間電圧Vint(j)を印加し、続いてｊ番目のスイッチがオンである電圧VM(j)を印加することを包含しており、Vint(j)はV1(j)とVM(j)との間である。
この方法は、第一の出力電圧および第二の出力電圧をフィルタリングして略直流電圧を生成することをさらに包含していてもよい。略直流電圧は負荷に印加されてもよい。
第一のスイッチアセンブリをオンにすることは、Ｉ個のスイッチのうちの複数のスイッチに順に電圧V2を選択的に印加することと、Ｉ個のスイッチのうちの複数のスイッチに電圧V3を印加することとを包含してもよい。この方法は、I個のスイッチのうちの少なくとも一つにV2を印加することと、I個のスイッチの異なる一つに同時にV3を印加することとを包含してもよい。
一般的に、ある局面において、直流−直流コンバータは、この直流−直流コンバータのノードで第一の出力電圧を発生する手段を備えていてもよい。このコンバータはは、ノードにおいて第一の出力電圧と交互に第二の出力電圧を発生する手段をさらに備えていてもよい。第一の出力電圧を発生する手段は、I個のスイッチのうちのｉ番目のスイッチの制御端子にｎ＝１からｎ＝N(i)の異なる電圧を選択的に印加する手段を備えていてもよく、これらの異なる電圧は、ｉ番目のスイッチがオフである電圧V1i、ｉ番目のスイッチがオンである電圧VN(i)iおよびV1iとVN(i)iとの間である電圧Vint(i)を含む。
一般的に、ある局面において、直流−直流コンバータは、第一の制御端子手段におけるターンオン電圧に応答して第一の出力端子手段上に第一の電圧を出力する第一のスイッチ手段を有していてもよい。コンバータは、第二の制御端子手段におけるターンオン電圧に応答して第一の出力端子手段に通じている第二の出力手段上に第二の電圧を出力する第二のスイッチ手段をさらに有していてもよい。
第一の制御端子手段はN（Ｎ＞２）個の電圧のうちの一つに選択的に通じてもよい。第二の制御端子手段はＭ（Ｍ＞２）個の電圧のうちの一つに選択的に通じてもよい。
コンバータは、第一のスイッチ手段を制御する第一のマルチレベル制御手段をさらに有していてもよい。第一のマルチレベル制御手段は、第一の制御端子手段に通じていてもよく、Ｎ個の駆動手段を有していてもよい。ｎ＝１からｎ＝Ｎまでの駆動手段のそれぞれは第一の制御端子手段に異なる電圧Vnを選択的に印加し、Nは２よりも大きい。
一般的に、ある局面において、直流−直流コンバータは集積回路を有していてもよい。集積回路は、第一の制御端子手段におけるターンオン電圧に応答して第一の出力端子手段上に第一の電圧を出力する第一のスイッチ手段を有していてもよい。集積回路は、第二の制御端子手段におけるターンオン電圧に応答して第一の出力端子手段に通じている第二の出力端子手段上に第二の電圧を出力する第二のスイッチ手段をさらに有していてもよい。
集積回路は第一のスイッチ手段を制御する第一のマルチレベル制御手段をさらに有していてもよい。第一のマルチレベル制御手段は、第一の制御端子手段に通じていてもよく、Ｎ個の駆動手段を有していてもよい。ｎ＝１からｎ＝Ｎまでの駆動手段のそれぞれは第一の制御端子手段に異なる電圧Vnを選択的に印加し、Nは２よりも大きい。N個の駆動手段のうちの少なくとも一つは関連する容量手段を有していてもよい。
コンバータは集積回路とは別に第二の容量手段をさらに有していてもよく、第二の容量手段の容量はN個の駆動手段のうちの一つの関連する容量に含まれる。
一般的に、ある局面において、直流−直流コンバータは第一のスイッチアセンブリ手段を有していてもよく、第一のスイッチアセンブリ手段は、関連する制御端子手段におけるターンオン電圧に応答して関連する出力端子手段上に電圧を出力するＩ個のスイッチ手段を含む。関連する出力端子手段のそれぞれは、負荷に電圧を出力するように構成された第一のスイッチアセンブリ手段出力端子手段に通じていてもよい。Ｉ個のスイッチ手段のうちの一つ以上は、スイッチ手段を制御する関連するマルチレベル制御手段をさらに有していてもよく、関連するマルチレベル制御手段は関連する制御端子手段に通じている。関連するマルチレベル制御手段のうちのｉ番目のものは、N(i)個の駆動手段を有していてもよく、n(i)＝１からn(i)＝N(i)の駆動手段のそれぞれは、関連する制御端子手段に異なる電圧Vn(i)を選択的に出力する。N(i)は、Ｉ個のスイッチ手段の少なくとも一つについては２よりも大きい。
一つ以上の実施例の詳細を添付の図面および明細書において以下に説明する。他の特徴および利点は、明細書および図面、ならびに特許請求の範囲から明らかになるであろう。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以上の説明から明らかなように、本発明によれば、高いスイッチング周波数が使われる場合であっても、ゲート損失がシステムにおける電力分散に大きく寄与しないようなシステムを提供することができる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
また図面において、同じ参照符号は同じ構成要素を示すものとする。
ここで説明する低損失ＤＣ／ＤＣコンバータは、より高いスイッチング周波数で著しい恩恵をもたらし得るものである。ＤＣ／ＤＣコンバータのような出力調整器（レギュレータ）は、２００３年６月１２日に提出された米国特許出願第10/460,825号に記載されており、その出願をここに完全に援用する。
上述したように、ＤＣ／ＤＣコンバータは、交互にオン・オフされる２つのスイッチの出力をフィルタリングすることによって、負荷に略直流電圧を提供する。図２に、いくつかの実施例による低損失ＤＣ／ＤＣ変換のシステム２００を示す。
システム２００は、第一のスイッチ２１０と第二のスイッチ２２０とを有している。第一のスイッチ２１０は、第一の制御端子２１２におけるターンオン電圧に応答して第一の出力端子２１１上に電圧を出力する。同様に、第二のスイッチ２２０は、第二の制御端子２２２におけるターンオン電圧に応答して第二の出力端子２２１上に電圧を出力する。第一のスイッチ２１０および第二のスイッチ２２０は交互にオン・オフされ、それらの出力はフィルタ２３０を用いてフィルタリングされる。フィルタを通った略直流出力は、負荷２４０に与えられる。
第一のスイッチ２１０および第二のスイッチ２２０を、それぞれに関連する制御端子での電圧をスイッチがオフである電圧からスイッチがオンである電圧に直接切り替えることによってオンさせるのではなく、関連する制御端子を、数多くの異なる電圧の一つに選択的に通じさせる。すなわち、第一のスイッチ２１０および第二のスイッチ２２０は、スイッチがオフであるような第一の電圧、スイッチがオンであるような第二の電圧、および第一の電圧と第二の電圧との間の一つ以上の中間電圧に選択的に通じる。
各スイッチに関連する制御端子は、数多くの方法で異なる電圧に選択的に通じる。例えば、システム２００は、N個の異なる電圧レベルを第一の制御端子２１２に選択的に通じさせるマルチレベルコネクタ２１５を有してもよい。第一のスイッチ２１０について、V1(1)が第一のスイッチ２１０がオフである電圧であり、VN(1)が第一のスイッチ２１０がオンである電圧である。マルチレベルコネクタ２１５は、V1(1)とVN(1)との間を直接切り替えるのではなく、V2(1)およびV(N-1)(1)のような一つ以上の中間電圧を選択的に第一の制御端子２１２に通じさせる。同様に、第二のマルチレベルコネクタ２２５は、M個の異なる電圧レベルV1(2)からVM(2)を選択的に第二の制御端子２２２に通じさせて第二のスイッチ２２０をオンにする。
同様のやり方で第一のスイッチ２１０および第二のスイッチ２２０をオフにする。すなわち、関連する制御端子は、スイッチがオンである第二の電圧からスイッチがオフである第一の電圧に直接切り替えられるのではなく、数多くの異なる電圧の一つに選択的に通じさせられる。
図２によるＤＣ／ＤＣコンバータは、従来のようにスイッチがオン・オフされるＤＣ／ＤＣコンバータよりも効率的である。説明のための例では、第一のスイッチ２１０および第二のスイッチ２２０は第一および第二のトランジスタとして実現され、第一の制御端子２１２および第二の制御端子２２２はトランジスタのゲートである。
第一のスイッチ２１０について、V1(1)はトランジスタがオフである電圧に対応し、VN(1)はトランジスタが完全にオンである電圧に対応する。同様に、第二のスイッチ２２０について、V1(2)はトランジスタがオフである電圧に対応し、VM(2)はトランジスタが完全にオンである電圧に対応する。第一および第二のトランジスタのそれぞれは、関連するゲート容量Cgsを有する。
上述したように、周波数ｆで動作するトランジスタスイッチは、Cgsに依存するゲート損失を有し得る。式（１）によると、ゲート電圧がV1(1)とVN(1)との間で直接切り替えられるとすると、第一のスイッチについてのゲート損失は、
Figure 2005137033
 に等しい。
Ｎ個の等間隔で離れている電圧レベルを仮定すると、(N-1)個の電圧変化のそれぞれについて、電圧変化あたりのゲート損失は式（２）で示される。
Figure 2005137033
 Ｎ−１個のステップがあるので、正味のゲート損失は式（３）で与えられる。
Figure 2005137033
 したがって、理論上の正味のゲート損失は、V1(1)とVN(1)との間で直接切り替える（第一のスイッチをオンにするかオフにするかのどちらかに切り替える）システムにおける損失の1/(N-1)倍である。得られるゲート損失の改良は、理論上のレベルよりも小さくなり得る。例えば、もしゲート電圧が、次のレベルへの切換よりも前に中間電圧レベルに完全には落ち着かなければ、ゲート損失の実際の改良は理論上のレベルよりも小さくなる。
式（３）が説明しているように、Nの値をより大きくすることで正味のゲート損失はより大きく改善されることになる。しかしながら、中間電圧のレベルを段階的に経るのに費やすことができる時間は限られているので、Nは一般的には、ゲート損失を改良し、妥当な時間内でスイッチングを完了するような適当な値として選ばれる。いくつかの実施例では、Nは４から８までの範囲であり得る。
図３（ａ）に、いくつかの実施例によるＤＣ／ＤＣ変換システム３００を示している。第一のＮＭＯＳトランジスタ３２０のゲート３１０はマルチレベル制御部３３０に通じている。制御部３３０は、離散的な電圧レベル３４０−０〜３４０−Ｎを選択的にゲート３１０に印加する。マルチレベル制御部３３０はドライバ３４８−１のようなＮ＋１個のドライバを有していてもよい。ドライバ３４８−１は、ゲート３１０に電圧レベル３４０−１を選択的に印加するスイッチ機構だけではなく、電荷の蓄積および再活用のための容量３３２−１を有している。Ｎ＋１個のドライバの中には、ゲートに関連する電圧を選択的に印加するスイッチ機構を有するが、関連するコンデンサは有してないものがある。容量３３２−１の値は、十分な電荷蓄積および再活用の能力を提供するように選択される。ゲート−ソース容量Cgsを有するトランジスタについて、容量３３２−１は一般的にはCgsよりもかなり大きい。システム３００はさらに、第二のマルチレベル制御部３６０を有していてもよい。マルチレベル制御部３６０は、第二のＰＭＯＳトランジスタ３５０のゲート３５５と通じており、ゲート３５５にＭ個の異なる電圧レベルを選択的に印加するためのＭ個のドライバを有している。
いくつかの実施例において、マルチレベル制御部３３０の少なくとも一部は、集積回路に含まれてもよい。しかし、電圧蓄積・再活用のために用いられる容量は一般的にはCgsよりもかなり大きいので、全ての容量を集積回路上に含めることは困難であり、高価になる。したがって、いくらかの電荷蓄積容量をチップ外に設ける、つまり、マルチレベル制御部３３０の他の構成要素を含む集積回路とは別にすることが有益である。
第一のトランジスタ３２０および第二のトランジスタ３５０は交互にオンされる。すなわち、第二のトランジスタ３５０がオフであるとき（あるいはいくつかの場合にはほとんどオンでないとき）に第一のトランジスタ３２０はオンされ、その逆も行われる。略直流電圧は、第一のトランジスタ３２０および第二のトランジスタ３５０のドレインでの信号をインダクタ３７０およびコンデンサ３８０を用いてフィルタリングすることによって、負荷３９０に与えられ得る。
第一のトランジスタ３２０は、第一のトランジスタ３２０がオフである第一の電圧３４０−０とオンである第二の電圧３４０−Ｎとの間でゲート３１０での電圧を切り替えることによってオン・オフされる。しかし、第一の電圧３４０−０と第二の電圧３４０−Ｎとの間で（例えば、０ボルトと５ボルトまたは１２ボルトとの間で）トランジスタ３２０のゲート３１０を直接切り替えるのではなく、中間電圧レベル３４０−１〜３４０−（Ｎ−１）を介して第一の電圧と第二の電圧との間でゲート３１０を切り替える。
異なる電圧レベル３４０−０〜３４０−Ｎは、例えば、図示されている抵抗３３４−１〜３３４−Ｎを含む分圧器を用いて提供され得る。抵抗３３４−１〜３３４−Ｎは、最小限の電力を分圧器内で分散させるような大きさであることに留意されたい。いくつかの実施例においては、抵抗３３４−１〜３３４−Ｎは実質的に同一であって、電圧レベルは等間隔で離れている。他の実施例では、抵抗３３４−１〜３３４−Ｎの少なくとも一つは他の抵抗の一つ以上とは異なっている。
図３（ａ）に示されている分圧器は異なる電圧レベルを提供する数多くの選択肢の中のひとつに過ぎないことに留意されたい。他の構成を用いることもできる。例えば、オペアンプを用いた電圧源、デジタル−アナログ（Ｄ／Ａ）コンバータ、あるいは電流源を用いてもよい。
図３（ｂ）は、第二のトランジスタ３５０をＰＭＯＳトランジスタとして実現した実施例によるシステム３０５を示している。第二のトランジスタ３５０のゲート３５５はマルチレベル制御部３６５に通じている。制御部３６５は離散的な電圧レベル３４５−０〜３４５−Ｍを選択的にゲート３５５に印加する。システム３０５において、第一のトランジスタ３２０はＮＭＯＳトランジスタとして実現されており、そのゲート３１０には制御部３３５が通じている。図３（ａ）の実施例のように、異なる電圧レベル３４５−０〜３４５−Ｍは抵抗による分圧器を用いて提供され得、容量による電荷の蓄積・再活用はコンデンサを用いて提供され得る。
図４は、第一のトランジスタ４２０および第二のトランジスタ４５０がともにＮＭＯＳトランジスタとして実現されているシステム４００を示している。第一のマルチレベル制御部４３０がＮ個の異なる電圧レベルを第一のトランジスタ４２０のゲート４１０に選択的に通じさせ、第二のマルチレベル制御部４１５がＭ個の異なる電圧レベルを第二のトランジスタ４５０のゲート４５５に選択的に通じさせる。
図４に示す例においては、Ｍ＝５である。第二のマルチレベル制御部４１５は、電圧レベル４４０−１〜４４０−５を選択的にゲート４５５に印加する。この実施例に関して、電圧レベル４４０−１は第一のトランジスタ４２０および第二のトランジスタ４５０のドレインでの電圧VXに等しい。電圧レベル４４０−５に対応するノードは、ダイオード４４５を介してブートストラップ電圧VBSに接続されており、したがって、理想的なダイオードに関しては、電圧レベル４４０−５はVX＋VBSに等しい。電圧レベル４４０−５に対応するノードは、CBSに等しい容量を有するブートストラップコンデンサを介して電圧レベル４４０−１に対応するノードに接続されている。
図４は中間電圧レベルを決定する抵抗による分圧器を示している。分圧器における抵抗の抵抗値のそれぞれが等しいとき、電圧レベル４４０−２は1/4（VX＋VBS）に等しく、電圧レベル４４０−３は1/2（VX＋VBS）に等しく、電圧レベル４４０−４は3/4（VX＋VBS）に等しい。図３（ａ）に関して上で述べたように、異なる電圧レベルを提供するために他の構成を用いることもできる。
ここで述べたシステムおよび技術はさらなる利点を提供する。例えば、図２の第一のスイッチ２１０および第二のスイッチ２２０がトランジスタとして実現されるとき（図３（ａ）、３（ｂ）および４におけるように）、トランジスタをオンとオフの間で直接切り替えるよりも、数多くの異なる電圧を選択的に印加することの方がトランジスタのストレスを減らし得、したがってトランジスタの故障までの平均時間を減らし得る。
図５（ａ）は、ゲート−ソース電圧VGSの異なる値について、ドレイン−ソース電流IDSをドレイン−ソース電圧VDSに対してプロットしたものを示している。高いVGSおよびVDSの値に対応する図５（ａ）のより高い応力の領域５００では、トランジスタは応力を経験し、壊れ始めるかもしれない。トランジスタがより高い応力を受ける期間を繰り返したり長引かせたりすると、トランジスタの寿命が短くなる可能性がある。
ゲート電圧を、トランジスタがオフである電圧（Voff）から直接トランジスタが完全にオンである電圧（Von）に切り替えることは、トランジスタを図５（ａ）の高応力領域５００に置くことになる。例えば、ゲート電圧をVoffからVonに切り替えた直後はVDSおよびVGSは両方とも高く、トランジスタは、応力が高い領域５００における点５０１に対応するVDSおよびVGSで動作している可能性がある。VDSは、ゲートの下の領域の多数キャリアが使い果たされ、反転層が作り出されると、減少する。しばらくしてから、VDSおよびVGSはより低い応力の領域５１０内の点５０２に対応する。一般的に、より高い応力の領域５００で費やされる時間が長いほど、トランジスタの寿命への影響は大きくなる。
電圧をVonとVoffとの間で直接切り替えるのではなく（例えば上述し、図３（ａ）、３（ｂ）および４で説明されているシステムを用いて）一つ以上の中間電圧レベルをゲートに選択的に印加することによって、VGSおよびVDSは、図５（ａ）のより低い応力の領域５１０にとどまるようになり得る。例えば、図５（ａ）に示す電圧に対応する中間電圧を選択的に印加することによってトランジスタをオンにする。まず電圧は、VoffからVGS＝１を有する第一の中間電圧レベルへと上昇される。電圧が変わった直後、VGSおよびVDSは図５（ａ）の応力がより低い領域５１０における点５０３に対応する。ゲート下の領域での多数キャリアの減少が始まり、ドレイン−ソース電圧が減少し、その結果トランジスタは点５０４で動作することになる。
そして電圧はVGS＝１からVGS＝２へと上げられる。電圧が変わった直後はトランジスタは点５０５で動作している。この点５０５は、まだ、応力がより低い領域５１０内にある。VDSは、トランジスタが点５０６で動作するようになるまで減少しつづける。同様に、ゲート電圧がVGS＝２からVGS＝３へと上がった直後は、トランジスタは点５０７で動作しており、その後、さらに低いVDSの値に対応する点５０８で動作する。最後にゲート電圧がVGS＝３からVGS＝４（Von）へと上がった直後は、トランジスタはより低い応力の領域５１０内の点５０２で動作しており、そして図示されているより低いレベルのVDSへの曲線をたどる。
上述したターンオンのプロセスについて、点５０２〜５０８のそれぞれは、応力がより高い領域５００ではなく応力がより低い領域５１０内にある。したがって、中間電圧レベルを選択的にゲートに印加することは、トランジスタがより高い応力の領域５００で動作している時間を減少、あるいはなくすことになる。
いくつかの実施例においては、高応力の状況を避けるように電圧変化のタイミングを制御するためのスイッチアセンブリ制御部が設けられる。スイッチアセンブリ制御部を設けることによって、特定の応力のしきい値に適合する最小限の時間で切り替えを行うことが可能である。図５（ｂ）に、このようなスイッチアセンブリ制御部を有するシステム５０５を示す。システム５０５は、異なる電圧レベルを選択的にゲート５１０に印加することによってオン・オフされる第一のトランジスタスイッチ５２０を有している。例えば、マルチレベルコネクタ５２５（これはマルチレベル制御部の一部であってもよい）が異なる電圧を選択的にゲート５１０に印加する。
システム５０５は、マルチレベルコネクタ５１５を用いて異なる電圧レベルを選択的にゲート５５５に印加することによってオン・オフされ得る第二のトランジスタスイッチ５５０を有している。第一のトランジスタ５２０のドレイン５２２およびソース５２３と通じている電圧検出部５６０は、ソース−ドレイン電圧VDSを測定する。同様に電圧検出部５６５は第二のスイッチ５５０についてVDSを測定する。電圧検出部５６０の出力はスイッチアセンブリ制御部５６２に与えられる。
第一のスイッチ５２０をオンにするために、ゲート電圧は、第一のスイッチ５２０がオフである第一の電圧から第一の中間電圧レベルへと変えられる。電圧検出部５６０はスイッチアセンブリ制御部５６２にVDSを出力する。スイッチアセンブリ制御部５６２は電圧検出部５６０によって提供されたVDSの測定値をしきい値VDS(threshold)と比較する。VDSの測定値がしきい値VDS(threshold)を下回れば、スイッチアセンブリ制御部５６２はマルチレベルコネクタ５２５に信号を与えて、ゲート５１０での電圧を第一の中間電圧レベルから第二の中間電圧レベルへ変更する。このプロセスを、ゲート５１０での電圧レベルが第一のスイッチ５２０を完全にオンにするのに十分になるまで繰り返す。同様のプロセスは、電圧検出部５６５およびスイッチアセンブリ制御部５６７を用いて第二のスイッチ５５０をオフにしたり、オンにしたりするのにも用いられる。なお、図５（ｂ）では別々の電圧検出部と別々のスイッチアセンブリ制御部とを示しているが、別々である必要はない。
上述したように、ゲート電圧が、次のレベルへのスイッチングの前に、印加された中間電圧レベルに完全に落ち着いていなければ、ゲート損失の実際の改良は、理論上のレベルよりも小さくなる。しかし、単一のマルチレベル制御部／トランジスタのシステムを用いると、ゲート電圧が落ち着くまでに非現実的なほどに長い時間を必要とする。図６に蓄積コンデンサの一つからパワートランジスタへの電流の流れの関係を示す。電流は、大きなピークと長い整定時間との両方を示している。
図７は、より小さな電流のピークとより短い整定時間との両方を提供するシステム７００の実施例を示している。単一のマルチレベル制御部／トランジスタのシステムの代わりに、多くのシステムを用いている。すなわち、M個のマルチレベル制御部７１０−１〜７１０−Mは、それぞれ、スイッチングトランジスタ７３０−１〜７３０−Mのゲート７２０−１〜７２０−Mに通じている。いくつかの実施例では、制御部７１０−１〜７１０−Mは順次異なる電圧レベルを選択的に印加する。例えば、制御部７１０−１は順番に電圧レベル７１５−０（１）〜７１５−N（１）を選択的に印加し、制御部７１０−２は電圧レベル７１５−０（２）〜７１５−N（２）を順次選択的に印加する。電圧レベルの数および／あるいは大きさは、各制御部で同じであっても異なっていてもよい。
Mは、所望のスイッチング時間およびピーク電流を提供するように選ばれる。いくつかの実施例においては、Mは約１０と約１００との間であるように選ばれ得る。制御部７１０−１〜７１０−Mを用いて異なる電圧を順次印加していくことによって、トランジスタ７３０−１〜７３０−Mは、PWM出力段階の供給電圧上に大きな過渡電流をもたらすことなく、より速くオン・オフされる。
システム７００のようなシステムにおいてM＝１０、Ｎ＝４である例について、1/2VSおよび3/4VSを経て1/4VSからVSに切り替えられる電荷蓄積素子とトランジスタのゲートとの間を流れる電流を図８に示す。時刻t0で、制御部７１０−１に印加されている電圧が1/4VSから1/2VSへと切り替えられる。図示されている第一のトランジスタの整定時間よりも短い時間間隔Δtの後、制御部７１０−２に印加されている電圧が1/4VSから1/2VSへと切り替えられる。制御部７１０−３〜７１０−１０を介して印加される電圧は、順次1/4VSから1/2VSに切り替えられる。各トランジスタ７３０−１〜７３０−１０は比較的小さいので、それぞれについてのピーク電流Ipeakだけでなく整定時間tsettleは、単一の大きなトランジスタを用いる場合よりも実質的に小さい。
時刻t1で、制御部７１０−１を介して印加される電圧を1/2VSから3/4VSに切り替える。時間間隔（t1−t0）は、全ての制御部７１０−１〜７１０−１０を介して印加されている電圧を1/2VSに切り替えるのに必要な時間（図８に示されている）よりも短いか、あるいは制御部の全てを介して印加されている電圧を切り替えるのに必要な時間と同じかそれよりも長い。その後、残りの制御部を介して印加されている電圧を1/2VSから3/4VSに切り替える。同様に、時刻t2で、制御部７１０−１に印加されている電圧を3/4VSからVSに切り替え、残りの制御部７１０−２〜７１０−１０を介して印加される電圧を続いて3/4VSからVSに切り替える。
使われている時間は変わり得るが、いくつかの実施例においては、Δtは約５０ピコ秒のオーダーであり、（t1−t0）は約半ナノ秒のオーダーであり、高電圧から低電圧への遷移（あるいはその逆）は約５ナノ秒のオーダーである。
いくつかの実施例において、制御部のいくつかを介して印加される電圧は、N個の電圧レベルの全てよりも少ない数の電圧レベルを段階的に経る、あるいはオン電圧とオフ電圧との間で直接変わってもよい。これにより、高電圧レベルと低電圧レベルとの間の遷移に費やされる時間を減らすことができる。図９に、マルチレベル制御部９１０−１および９１０−４が３つの中間電圧レベル（1/4VS、1/2VSおよび3/4VS）を経て０ボルトの低電圧からVSの高電圧に切り替えられる実施例を示す。
中間電圧レベルの全てを選択的に印加するのではなく、制御部９１０−２を介して印加される電圧は低電圧（この例では０Ｖ）から高電圧VSに直接切り替えられる。制御部９１０−３を介して印加される電圧は、単一の中間電圧レベル1/2VSを経て切り替えられる。図９では制御部９１０−２および９１０−３の構成は制御部９１０−１および９１０−４の構成と異なるものとして示されているが、いくつかの実施例では各制御部が同じ構成を有してもよい。このような実施例では、特定の制御部を介して印加される一連の電圧レベルは、例えばソフトウェアを用いて実現される。
応答時間は、第一のスイッチをオフにすることと第二のスイッチをオンにすることとの間の遷移における時間（「デッドタイム」）を短くすればより速くなる。デッドタイムは、スイッチ間の遷移を重ねることによって短くすることができる。
一例において、第一のスイッチはＮＭＯＳトランジスタであり、第二のスイッチはＰＭＯＳトランジスタである。ＰＭＯＳトランジスタをオンにするよりも前に、ＮＭＯＳトランジスタのゲートに印加される電圧をVon(N)からVoff(N)に中間電圧レベルを経て段階的に変更する。デッドタイムを短くするためには、ＰＭＯＳトランジスタをオンにするプロセスを、ＮＭＯＳトランジスタのゲートに印加される電圧がVoff(N)になる前に開始すればよい。例えば、ＰＭＯＳトランジスタのゲートに印加される電圧を、ＮＭＯＳトランジスタのゲートに印加される電圧がVoff(N)ではなくある中間電圧レベルになる時刻に、Voff(P)から第一の中間電圧レベルに切り替える。
ＰＭＯＳトランジスタはほとんどオンではないので、素子間の遷移中に大きなクローバー（crowbar）電流が生成される危険を大きく減らすことができる。いくつかの実施例では、最低電圧レベルの値はこの遷移を容易にするように選択される。
図１０はこのプロセスを説明している。この例については、ＮＭＯＳトランジスタは時刻t0でオンになり、このとき印加される電圧はVSに等しい。時刻t1で、ＮＭＯＳトランジスタのゲートへの電圧はVSから3/4VSに減る。時刻t2で、電圧は3/4VSから1/2VSに減る。
時刻t3で、ＮＭＯＳトランジスタのゲートへの電圧は1/2VSから1/4VSに減る。ほぼ同じ時刻に、ＰＭＯＳトランジスタのゲートへの電圧がVoff(P)から第一の中間レベルに（ここでは０Ｖから約-1/4VSに）下がる。したがって、デッドタイムは、整定時間にほぼ等しい時間だけ減らすことができる。
数多くの実施例を述べてきた。しかし、本発明の精神から逸脱せずに多くの改変が行われ得ることは理解されるであろう。例えば、説明のためにここではバック構成を図示したが、説明したシステムおよび技術はＤＣ／ＤＣコンバータの他の実施例とともに用いることもできる。したがって、他の実施形態も添付の特許請求の範囲の精神の範囲内である。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
本発明は高スイッチング周波数で動作されるＤＣ／ＤＣコンバータに適用される。
従来技術によるＤＣ／ＤＣコンバータの概略である。 ＤＣ／ＤＣコンバータの実施例の概略である。 ＤＣ／ＤＣコンバータの他の実施例の概略である。 ＤＣ／ＤＣコンバータの他の実施例の概略である。 （ａ）は異なるVGSの値についてIDS対VDSをプロットしたものであり、（ｂ）はスイッチアセンブリ制御部を含むＤＣ／ＤＣコンバータの実施例の概略である。 単一のトランジスタを有する実施例に関して、時間の関数として電流をプロットしたものである。 M個のトランジスタを有する実施例の概略である。 複数個のトランジスタを用いる実施例に関して、電流を時間に対してプロットしたものである。 中間電圧レベルの全てを経て切り替えられるのではないいくつかの制御部を有する実施例の概略である。 トランジスタ間の遷移にいくらかの重畳がみられる実施例に関して、電流を時間に対してプロットしたものである。
符号の説明
２００、３００、４００、５０５、７００...ＤＣ／ＤＣ変換システム
２１０...第一のスイッチ
２２０...第二のスイッチ
２１２...第一の制御端子
２１１...第一の出力端子
２２２...第二の制御端子
２２１...第二の出力端子
２３０...フィルタ
２４０...負荷

Claims (36)

  1. 直流−直流コンバータであって、
    第一の制御端子でのターンオン電圧に応答して第一の出力端子上に第一の電圧を出力する第一のスイッチと、
    第二の制御端子でのターンオン電圧に応答して、前記第一の出力端子と通じている第二の出力端子上に第二の電圧を出力する第二のスイッチと
    を備えており、
    前記第一の制御端子はN（Ｎ＞２）個の異なる電圧の一つに選択的に通じ、
    前記第二の制御端子はＭ（Ｍ＞１）個の異なる電圧の一つに選択的に通じることを特徴とする直流−直流コンバータ。
  2. 前記第一のスイッチは第一のトランジスタを備えていることを特徴とする請求項１に記載のコンバータ。
  3. 前記コンバータはＮ個の電圧源をさらに備えており、前記Ｎ個の電圧源のそれぞれが前記Ｎ個の異なる電圧の一つを供給することを特徴とする請求項１に記載のコンバータ。
  4. 前記第一のスイッチはソースとドレインとを有するトランジスタを備えており、
    前記コンバータは、前記ソースと前記ドレインとの間の電位差を検出する電圧検出部をさらに備えていることを特徴とする請求項１に記載のコンバータ。
  5. 前記コンバータは前記電圧検出部に応答し、かつ前記第一の制御端子と通じているスイッチアセンブリ制御部をさらに備えており、前記第一の制御端子は、前記スイッチアセンブリ制御部にしたがって前記Ｎ（Ｎ＞２）個の異なる電圧の一つに選択的に通じることを特徴とする請求項４に記載のコンバータ。
  6. 前記コンバータは前記第一の制御端子と通じている第一のマルチレベル制御部をさらに備えており、
    前記第一のマルチレベル制御部はＮ個のドライバを有しており、ｎ＝１からｎ＝Ｎまでのドライバのそれぞれは、前記第一の制御端子に前記Ｎ個の異なる電圧のうちの異なる電圧Vnを選択的に印加することが可能であることを特徴とする請求項１に記載のコンバータ。
  7. 前記コンバータは前記第二の制御端子と通じている第二のマルチレベル制御部をさらに備えており、
    前記第二のマルチレベル制御部はM個のドライバを有しており、ｍ＝１からｍ＝Mまでのドライバのそれぞれは、前記第二の制御端子に前記M個の異なる電圧のうちの異なる電圧Vmを選択的に印加することが可能であるを特徴とする請求項６に記載のコンバータ。
  8. 前記第一のマルチレベル制御部は、前記N（Ｎ＞２）個の異なる印加電圧を前記第一の制御端子に選択的に通じさせるスイッチ機構を備えていることを特徴とする請求項６に記載のコンバータ。
  9. 前記N個のドライバの少なくとも一つは、関連する容量を備えていることを特徴とする請求項６に記載のコンバータ。
  10. 前記第一のマルチレベル制御部の少なくとも一部は集積回路内に含まれており、前記N個のドライバのうちの少なくとも一つの関連する容量は、前記集積回路に含まれていないコンデンサの容量を含んでいることを特徴とする請求項９に記載のコンバータ。
  11. 前記第一のスイッチは、関連する容量Cgsを有するゲートおよびソースを有するトランジスタを備えており、前記集積回路に含まれていない前記コンデンサの前記容量はCgsよりも大きいことを特徴とする請求項１０に記載のコンバータ。
  12. 前記N個のドライバのうちの少なくとも一つの関連する容量はさらに、前記集積回路の一つ以上の構成要素のオンチップ容量を含んでいることを特徴とする請求項１０に記載のコンバータ。
  13. 前記コンデンサはP個のコンデンサの一つであり、前記P個のコンデンサのそれぞれの容量は前記N個のドライバの少なくとも一つの前記関連する容量に含まれていることを特徴とする請求項１０に記載のコンバータ。
  14. PはNよりも小さいことを特徴とする請求項１３に記載のコンバータ。
  15. PはN以上であることを特徴とする請求項１３に記載のコンバータ。
  16. 前記第一のスイッチはＰＭＯＳトランジスタを備えており、前記第一の制御端子は前記ＰＭＯＳトランジスタのゲートであり、前記N個のドライバは、前記ＰＭＯＳトランジスタがオフである電圧V1、前記ＰＭＯＳトランジスタがオンである電圧V3、ならびにV1とV3との間の中間電圧V2を選択的に印加する３個のドライバを備えていることを特徴とする請求項６に記載のコンバータ。
  17. 前記N個のドライバは他の中間電圧V4を選択的に印加する第四のドライバをさらに備えており、V4はV1とV3との間の電圧であることを特徴とする請求項１６に記載のコンバータ。
  18. 前記第一のスイッチはＮＭＯＳトランジスタを備えており、前記第一の制御端子は前記ＮＭＯＳトランジスタのゲートであり、前記N個のドライバは、前記ＮＭＯＳトランジスタがオンである電圧V1、前記ＮＭＯＳトランジスタがオフである電圧V3、ならびにV1とV3との間の中間電圧V2を選択的に印加する３個のドライバを備えていることを特徴とする請求項６に記載のコンバータ。
  19. 前記N個のドライバは他の中間電圧V4を選択的に印加する第四のドライバをさらに備えており、V4はV1とV3との間の電圧であることを特徴とする請求項１８に記載のコンバータ。
  20. 前記Ｎ個のドライバは、前記第一の制御端子における前記電圧が前記異なる電圧Vnと実質的につりあうのに十分な時間前記異なる電圧Vnを選択的に印加することが可能であることを特徴とする請求項６に記載のコンバータ。
  21. 前記第一のスイッチは第一のスイッチアセンブリに含まれており、
    前記第一のスイッチアセンブリはＩ個のスイッチを含んでおり、前記Ｉ個のスイッチのそれぞれは関連する制御端子におけるターンオン電圧に応答して関連する出力端子上に電圧を出力することが可能であり、第一のスイッチアセンブリ出力端子に通じている前記関連する出力端子のそれぞれは、負荷に電圧を出力するように構成されており、
    前記Ｉ個のスイッチのうちの一つ以上は、関連する制御端子と通じている関連するマルチレベル制御部をさらに備えており、
    前記関連するマルチレベル制御部のｉ番目のものはN(i)個のドライバを有しており、n(i)＝１からn(i)＝N(i)までのドライバのそれぞれは関連する制御端子に異なる電圧Vn(i)を選択的に印加することが可能であり、N(i)は前記Ｉ個のスイッチの少なくとも一つに関しては２よりも大きいことを特徴とする請求項１に記載のコンバータ。
  22. 前記第二のスイッチは第二のスイッチアセンブリに含まれており、前記第二のスイッチアセンブリはＪ個のスイッチを含んでおり、前記Ｊ個のスイッチのそれぞれは関連する制御端子におけるターンオン電圧に応答して関連する出力端子上に電圧を出力することが可能であり、前記関連する出力端子のそれぞれは、前記第一のスイッチアセンブリ出力端子に通じている第二のスイッチアセンブリ出力端子に通じており、
    前記Ｊ個のスイッチのうちの一つ以上は、関連する制御端子と通じている関連するマルチレベル制御部をさらに備えており、
    前記関連するマルチレベル制御部のｊ番目のものはN(j)個のドライバを有しており、n(j)＝１からn(j)＝N(j)までのドライバのそれぞれは関連する制御端子に異なる電圧Vn(j)を選択的に印加することが可能であり、N(j)は前記Ｊ個のスイッチの少なくとも一つに関しては２よりも大きいことを特徴とする請求項２１に記載のコンバータ。
  23. 前記Ｉ個のスイッチはＩ個のトランジスタを備えており、前記関連する出力端子は前記トランジスタのゲートを備えていることを特徴とする請求項２１に記載のコンバータ。
  24. 前記Ｉ個のスイッチは、前記関連する制御端子に通じている関連するマルチレベル制御部を有していることを特徴とする請求項２１に記載のコンバータ。
  25. N(i)は、前記関連するマルチレベル制御部のそれぞれについて同じであることを特徴とする請求項２１に記載のコンバータ。
  26. N(i)は、前記関連するマルチレベル制御部の少なくともいくつかについては異なっていることを特徴とする請求項２１に記載のコンバータ。
  27. 直流−直流電力変換の方法であって、
    Ｉ個のスイッチを有する第一のスイッチアセンブリの出力に第一の出力電圧を発生することと、Ｊ個のスイッチを有する第二のスイッチアセンブリの出力に第二の出力電圧を発生することとを交互に行うことを包含しており、前記第一のスイッチアセンブリの前記出力は前記第二のスイッチアセンブリの前記出力と通じており、前記第一の出力電圧の発生は、前記第一のスイッチアセンブリをオンにすることを包含しており、前記第一のスイッチアセンブリをオンにすることは、
    前記Ｉ個のスイッチのうちのｉ番目のスイッチの関連する制御端子に、n(i)＝１からn(i)＝N(i)までの異なる電圧Vn(i)を選択的に印加することを包含しており、前記異なる電圧Vn(i)の選択的な印加は、前記ｉ番目のスイッチがオフである電圧V1(i)を印加し、続いて中間電圧Vint(i)を印加し、続いて前記ｉ番目のスイッチがオンである電圧VN(i)を印加することを包含しており、Vint(i)はV1(i)とVN(i)との間であることを特徴とする方法。
  28. 前記第二の出力電圧の発生は、前記第二のスイッチアセンブリをオンにすることを包含しており、前記第二のスイッチアセンブリをオンにすることは、
    前記Ｊ個のスイッチのうちのｊ番目のスイッチの関連する制御端子に、m(j)＝１からm(j)＝M(j)までの異なる電圧Vm(j)を選択的に印加することを包含しており、前記異なる電圧Vn(i)の選択的な印加は、前記ｊ番目のスイッチがオフである電圧V1(j)を印加し、続いて中間電圧Vint(j)を印加し、続いて前記ｊ番目のスイッチがオンである電圧VM(j)を印加することを包含しており、Vint(j)はV1(j)とVM(j)との間であることを特徴とする請求項２７に記載の方法。
  29. 前記第一の出力電圧および前記第二の出力電圧をフィルタリングして略直流電圧を生成することをさらに包含することを特徴とする請求項２７に記載の方法。
  30. 前記第一のスイッチアセンブリをオンにすることは、前記Ｉ個のスイッチのうちの複数のスイッチに順に電圧V2(i)＝V2を選択的に印加することと、前記Ｉ個のスイッチのうちの前記複数のスイッチに電圧V3(i)＝V3を印加することとを包含することを特徴とする請求項２７に記載の方法。
  31. 前記Ｉ個のスイッチのうちの前記複数のスイッチに順に前記電圧V2を選択的に印加すること、および前記Ｉ個のスイッチのうちの前記複数のスイッチに前記電圧V3を印加することは、前記Ｉ個のスイッチのうちの前記複数のスイッチの少なくとも一つに前記電圧V3を印加することと、同時に前記Ｉ個のスイッチのうちの前記複数のスイッチの他のスイッチに前記電圧V2を印加することとを包含していることを特徴とする請求項３０に記載の方法。
  32. 前記Ｉ個のスイッチのうちの前記複数のスイッチに順に前記電圧V2を選択的に印加することは、前記ｉ＝１からｉ＝Ｉまでのスイッチのそれぞれに前記電圧V2を順次印加することを包含しており、
    前記Ｉ個のスイッチのうちの前記複数のスイッチに前記電圧V3を印加することは、前記Ｉ個のスイッチのそれぞれに順次前記電圧V3を印加することを包含しており、
    前記Ｉ個のスイッチのうちの前記複数のスイッチの少なくとも一つに前記電圧V3を印加することおよび同時に前記Ｉ個のスイッチのうちの前記複数のスイッチの他のスイッチに前記電圧V2を印加することは、前記ｉ＝Ｉのスイッチへの前記電圧V2の印加よりも前に前記ｉ＝１のスイッチに前記電圧V3を印加することを包含していることを特徴とする請求項３０に記載の方法。
  33. 前記第二の出力電圧の発生は前記第二のスイッチアセンブリをオンにすることを包含しており、
    前記第二のスイッチアセンブリをオンにすることは、
    前記J個のスイッチのｊ番目のスイッチの関連する制御端子にm(j)＝１からm(j)＝M(j)の異なる電圧Vm(j)を選択的に印加することを包含しており、前記異なる電圧Vm(j)の選択的な印加は前記ｊ番目のスイッチがオフである電圧V1(j)を印加し、続いて中間電圧Vint(j)を印加し、続いて前記ｊ番目のスイッチがオンである電圧VM(j)を印加することを包含しており、Vint(j)はV1(j)とVM(j)との間であり、
    前記第一のスイッチアセンブリの前記出力における前記第一の出力電圧の発生と前記第二のスイッチアセンブリの前記出力における前記第二の出力電圧の発生を交互に行うことは、前記ｊ＝１からｊ＝Jのスイッチのそれぞれに電圧Voff(j)を選択的に印加しつつ前記第一のスイッチアセンブリをオンにすることを包含しており、Voff(j)は前記ｊ番目のスイッチがオフである電圧であることを特徴とする請求項２７に記載の方法。
  34. 前記第二の出力電圧の発生は前記第二のスイッチアセンブリをオンにすることを包含しており、
    前記第二のスイッチアセンブリをオンにすることは、
    前記J個のスイッチのｊ番目のスイッチの関連する制御端子にm(j)＝１からm(j)＝M(j)の異なる電圧Vm(j)を選択的に印加することを包含しており、前記異なる電圧Vm(j)の選択的な印加は前記ｊ番目のスイッチがオフである電圧V1(j)を印加し、続いて中間電圧Vint(j)を印加し、続いて前記ｊ番目のスイッチがオンである電圧VM(j)を印加することを包含しており、Vint(j)はV1(j)とVM(j)との間であり、
    前記第一のスイッチアセンブリの前記出力における前記第一の出力電圧の発生と前記第二のスイッチアセンブリの前記出力における前記第二の出力電圧の発生を交互に行うことは、前記ｊ＝１からｊ＝Jのスイッチの少なくとも一つにV1(j)とは異なる電圧を選択的に印加しつつ前記第一のスイッチアセンブリをオンにすることを包含していることを特徴とする請求項２７に記載の方法。
  35. V1(j)とは異なる前記電圧はV2(j)であることを特徴とする請求項３４に記載の方法。
  36. V2(j)は、前記ｊ＝１からｊ＝Jのスイッチの少なくとも一つがほとんどオンではない電圧であることを特徴とする請求項２７に記載の方法。
JP2003362674A 2002-10-25 2003-10-23 低損失ｄｃ／ｄｃコンバータ Expired - Lifetime JP3887368B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42144702P 2002-10-25 2002-10-25
US10/621,058 US7161342B2 (en) 2002-10-25 2003-07-15 Low loss DC/DC converter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006221415A Division JP4332166B2 (ja) 2002-10-25 2006-08-15 低損失ｄｃ／ｄｃコンバータ

Publications (2)

Publication Number Publication Date
JP2005137033A true JP2005137033A (ja) 2005-05-26
JP3887368B2 JP3887368B2 (ja) 2007-02-28

Family

ID=32073533

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003362674A Expired - Lifetime JP3887368B2 (ja) 2002-10-25 2003-10-23 低損失ｄｃ／ｄｃコンバータ
JP2006221415A Expired - Fee Related JP4332166B2 (ja) 2002-10-25 2006-08-15 低損失ｄｃ／ｄｃコンバータ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006221415A Expired - Fee Related JP4332166B2 (ja) 2002-10-25 2006-08-15 低損失ｄｃ／ｄｃコンバータ

Country Status (5)

Country Link
US (3) US7161342B2 (ja)
EP (1) EP1414143B1 (ja)
JP (2) JP3887368B2 (ja)
CN (1) CN100352152C (ja)
TW (1) TWI233250B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012510251A (ja) * 2008-11-24 2012-04-26 アイティーティー マニュファクチャリング エンタープライジーズ， インコーポレイテッド 低電圧電力供給
JP2014158392A (ja) * 2013-02-18 2014-08-28 Mitsumi Electric Co Ltd スイッチング電源回路、電子装置、および半導体集積回路装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161342B2 (en) * 2002-10-25 2007-01-09 Marvell World Trade Ltd. Low loss DC/DC converter
WO2005117260A1 (en) * 2004-05-28 2005-12-08 Koninklijke Philips Electronics N.V. High voltage switch using low voltage cmos transistors
US7190152B2 (en) * 2004-07-13 2007-03-13 Marvell World Trade Ltd. Closed-loop digital control system for a DC/DC converter
US7075343B2 (en) * 2004-12-07 2006-07-11 Analog Devices, Inc. Self-timed switching regulator pre-driver
JP4717449B2 (ja) * 2005-01-19 2011-07-06 セイコーインスツル株式会社 スイッチング・レギュレータ回路
FR2900289B1 (fr) * 2006-04-20 2008-08-29 Converteam Sas Circuit de commutation pour la mise en serie des igbt
JP4629648B2 (ja) * 2006-11-28 2011-02-09 ザインエレクトロニクス株式会社 コンパレータ方式ｄｃ−ｄｃコンバータ
US20130235630A1 (en) * 2007-03-03 2013-09-12 Laurence P. Sadwick Multiple driver power supply
CA2655013A1 (en) * 2008-02-22 2009-08-22 Queen's University At Kingston Current-source gate driver
TWI363474B (en) * 2008-11-13 2012-05-01 Advanced Analog Technology Inc Bootstrap circuit and bulk circuit thereof
EP2299569B1 (de) 2009-09-21 2014-07-16 BIONIC Engineering 5D+ AG Gleichspannungsschaltwandler und Gleichspannungsschaltwandlungsverfahren
JP2012074890A (ja) * 2010-09-28 2012-04-12 Sumitomo Electric Device Innovations Inc スイッチ及びスイッチの制御方法
DE112012007247B4 (de) 2012-12-21 2022-11-10 Mitsubishi Electric Corporation Ansteuerschaltung für ein Schaltelement, Leistungsmodul und Kraftfahrzeug
KR102038625B1 (ko) * 2013-02-26 2019-10-30 삼성전자주식회사 고전자이동도 트랜지스터의 게이트전압 조절 방법 및 장치
DE102014214260B4 (de) 2014-04-24 2023-03-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum Schalten eines halbleiterbasierten Schalters und Sensor zur Erfassung einer Stromänderungsgeschwindigkeit an einem halbleiterbasierten Schalter
US9735678B2 (en) * 2015-09-04 2017-08-15 Dialog Semiconductor (Uk) Limited Voltage converters with asymmetric gate voltages
US10469065B2 (en) * 2018-03-01 2019-11-05 Dialog Semiconductor (Uk) Limited Multi-level gate control for transistor devices
DE102018218785A1 (de) * 2018-11-05 2020-05-07 Volkswagen Aktiengesellschaft Schaltungseinheit und Verfahren zur Steuerung von Lastströmen
JP7118027B2 (ja) * 2019-04-17 2022-08-15 三菱電機株式会社 ゲートドライバ
DE102019210104A1 (de) * 2019-07-09 2021-01-14 Robert Bosch Gmbh Schaltungsanordnung zum Schalten von Schaltelementen
US11552561B1 (en) 2022-01-24 2023-01-10 Empower Semiconductor, Inc. Switched capacitor recirculating converter circuits
US11824448B2 (en) * 2022-07-05 2023-11-21 Omid Shoaei Multiple-output direct current (DC)-DC converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066195A (ja) * 1992-06-18 1994-01-14 Mitsubishi Electric Corp 出力ドライバ回路
JP2001352748A (ja) * 2000-06-05 2001-12-21 Denso Corp 半導体スイッチング素子のゲート駆動回路
JP2002199708A (ja) * 2000-12-22 2002-07-12 Hitachi Ltd Ｄｃ−ｄｃコンバータ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8100033A (nl) * 1981-01-07 1982-08-02 Philips Nv Signaaloverdrachtsinrichting met een in stappen instelbare overdrachtskarakteristiek.
JPH02237220A (ja) 1989-03-09 1990-09-19 Fujitsu Ltd 出力回路
US5010261A (en) 1989-12-08 1991-04-23 General Electric Company Lossless gate driver circuit for a high frequency converter
US5276603A (en) 1990-05-03 1994-01-04 Crown International, Inc. Sixteen level power supply with asynchronous controller
JP2892815B2 (ja) 1990-11-02 1999-05-17 株式会社日立製作所 Ｉｇｂｔの駆動回路
JPH0568130A (ja) 1991-09-05 1993-03-19 Fuji Xerox Co Ltd 密着型イメ−ジセンサ
US5610807A (en) 1994-10-14 1997-03-11 Matsushita Electric Works, Ltd. Power converting system with a plurality of charging capacitors
JPH08182305A (ja) 1994-12-27 1996-07-12 Matsushita Electric Works Ltd スイッチ駆動回路
US5687067A (en) 1995-05-30 1997-11-11 Philips Electronics North America Corporation Low noise controller for pulse width modulated converters
JP3421507B2 (ja) 1996-07-05 2003-06-30 三菱電機株式会社 半導体素子の駆動回路
JP3564893B2 (ja) 1996-09-02 2004-09-15 株式会社明電舎 電圧制御形スイッチング素子のゲート駆動回路
JP3505122B2 (ja) 2000-03-14 2004-03-08 株式会社日立製作所 電源装置
US6462962B1 (en) 2000-09-08 2002-10-08 Slobodan Cuk Lossless switching DC-to-DC converter
US7161342B2 (en) * 2002-10-25 2007-01-09 Marvell World Trade Ltd. Low loss DC/DC converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066195A (ja) * 1992-06-18 1994-01-14 Mitsubishi Electric Corp 出力ドライバ回路
JP2001352748A (ja) * 2000-06-05 2001-12-21 Denso Corp 半導体スイッチング素子のゲート駆動回路
JP2002199708A (ja) * 2000-12-22 2002-07-12 Hitachi Ltd Ｄｃ−ｄｃコンバータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012510251A (ja) * 2008-11-24 2012-04-26 アイティーティー マニュファクチャリング エンタープライジーズ， インコーポレイテッド 低電圧電力供給
JP2014158392A (ja) * 2013-02-18 2014-08-28 Mitsumi Electric Co Ltd スイッチング電源回路、電子装置、および半導体集積回路装置

Also Published As

Publication number Publication date
CN1531177A (zh) 2004-09-22
US7271573B2 (en) 2007-09-18
JP2006314197A (ja) 2006-11-16
US20060273778A1 (en) 2006-12-07
CN100352152C (zh) 2007-11-28
EP1414143B1 (en) 2017-04-26
TWI233250B (en) 2005-05-21
JP3887368B2 (ja) 2007-02-28
US7161342B2 (en) 2007-01-09
TW200421698A (en) 2004-10-16
EP1414143A3 (en) 2005-01-12
US20050237046A1 (en) 2005-10-27
JP4332166B2 (ja) 2009-09-16
US20040080302A1 (en) 2004-04-29
EP1414143A2 (en) 2004-04-28
US7148673B2 (en) 2006-12-12

Similar Documents

Publication Publication Date Title
JP4332166B2 (ja) 低損失ｄｃ／ｄｃコンバータ
CN100514813C (zh) Dc-dc变换器及其控制单元和方法
US8000117B2 (en) Buck boost function based on a capacitor bootstrap input buck converter
US7847621B2 (en) Control circuit and control method for charge pump circuit
CN102739045B (zh) 电源的集成开关式dc-dc转换器系统和方法
CN102077449B (zh) 电压转换器
JP5103084B2 (ja) チャージポンプ回路ならびにその制御回路
US10069408B2 (en) Switched capacitor circuit modifying voltage on the inductor of a buck regulator
US7345463B2 (en) Load compensated switching regulator
US7504812B2 (en) Transient behavior while switching between control loops in a switching voltage regulator
KR101820232B1 (ko) 전력 변환기 회로를 동작시키기 위한 방법 및 전력 변환기 회로
CN108306489A (zh) 升降压开关变换器的驱动电路、控制电路及驱动方法
CN111277139A (zh) 堆叠式降压转换器
US9413232B2 (en) Droop reduction circuit for charge pump buck converter
US10686377B1 (en) Start-up method and apparatus for boost converters
JP5214219B2 (ja) チャージポンプ回路ならびにその制御回路
JP2006353007A (ja) チャージポンプ式ｌｅｄドライバおよびチャージポンプ回路の制御方法
CN110224576B (zh) 切换式电源转换装置及其中的多阶切换式电源供应电路
US20100085027A1 (en) System and method for providing linear buck boost transitions within a buck boost converter
JP5290565B2 (ja) チャージポンプ回路ならびにその制御回路
JP2018196201A (ja) Ｄｃ／ｄｃコンバータ
Zhao et al. A three-level buck converter and digital controller for improving load transient response
US20240146197A1 (en) Buck-boost converter and control method therefor
JP2006149125A (ja) Ｄｃ−ｄｃコンバータ
CN116722719A (zh) 电源控制电路、直流功率变换电路的控制方法及变换系统

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050520

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050909

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060811

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3887368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term