CN116431536A - 一种高速随机存储器的调度方法及系统 - Google Patents
一种高速随机存储器的调度方法及系统 Download PDFInfo
- Publication number
- CN116431536A CN116431536A CN202310253990.9A CN202310253990A CN116431536A CN 116431536 A CN116431536 A CN 116431536A CN 202310253990 A CN202310253990 A CN 202310253990A CN 116431536 A CN116431536 A CN 116431536A
- Authority
- CN
- China
- Prior art keywords
- data item
- module
- random access
- access memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000015654 memory Effects 0.000 claims abstract description 72
- 238000013508 migration Methods 0.000 claims description 7
- 230000005012 migration Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 abstract description 10
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000001960 triggered effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本发明涉及存储器控制技术领域,具体涉及一种高速随机存储器的调度方法及系统,包括:S1:获取用户设备的驻留状态,当驻留状态将要改变时,转向S2;S2:获取用户设备将要驻留的目标频点,依照目标频点自内存中获取数据项;S3:将数据项写入高速随机存储器;S4:射频模块自高速随机存储器中读取数据项,依照数据项对目标频点的信号进行接收。有益效果在于:通过对用户设备当前的驻留状态和将要驻留的目标频点进行获取,并依照目标频点将射频模块在频点驻留时所需的数据项自非易失随机存储器中调取并写入高速随机存储器,减少了对高速随机存储器的容量需求,且提高了系统整体的处理效率,降低了延时。
Description
技术领域
本发明涉及存储器控制技术领域,具体涉及一种高速随机存储器的调度方法及系统。
背景技术
高速随机存储器,也称缓存(cache),其通常是用于在处理器(CentralProcessing Unit,CPU)和内存(Memory)之间作为对数据中转的媒介,常见的形式包括低时延随机存取存储器(Low latency Random Access Memory,LLRAM)、高耦合内存(TightlyCoupled Memory,TCM)等,由于其运行速度较快,因此被广泛应用于各类设备中。
现有技术中,为实现较低的处理延时和较低的设备成本,通常会将不同的存储设备结合使用。比如,在用户设备(User Equipment)设置非易失存储器(Non-VolatileRandom Access Memory,NVRAM)对射频模块所需的各数据项进行存储,当设备上电后将数据项迁移至其他随机存储器(Random Access Memory,RAM)比如低时延随机存取存储器、内存等设备中供射频模块读取。
但是,在实际实施过程中,发明人发现,若选择将非易失存储器中的数据项完整拷贝至高速随机存储器中,容易导致额外的成本;若将数据项先拷贝至内存,再通过非易失存储器进行中转,则容易增加系统的延时,导致系统运行时MIPS过高的问题。
发明内容
针对现有技术中存在的上述问题,现提供一种高速随机存储器的调度方法;另一方面,还提供应用该调度方法的调度系统。
具体技术方案如下:
一种高速随机存储器的调度方法,适用于用户设备,所述用户设备包括射频模块、内存和所述高速随机存储器,所述调度方法包括:
步骤S1:获取所述用户设备的驻留状态,当所述驻留状态将要改变时,转向步骤S2;
步骤S2:获取所述用户设备将要驻留的目标频点,依照所述目标频点自所述内存中获取数据项;
步骤S3:将所述数据项写入所述高速随机存储器;
步骤S4:所述射频模块自所述高速随机存储器中读取所述数据项,依照所述数据项对所述目标频点的信号进行接收。
另一方面于执行所述步骤S1之前,还包括:
步骤A1:当所述用户设备开机时,自所述内存中获取固定数据项并写入所述高速随机存储器;
所述固定数据项包括:射频前端开关控制参数、功率放大器控制参数、校准参数。
另一方面,所述步骤S2包括:
步骤S21:根据所述目标频点获取目标基带;
步骤S22:根据所述目标基带获取所述内存中的数据地址;
步骤S23:依照所述数据地址自所述内存中获取所述数据项。
另一方面,所述步骤S3包括:
步骤S31:根据所述数据项于所述高速随机存储器中确定至少一个目标分页;
步骤S32:将所述数据项自所述内存中依次写入所述目标分页。
另一方面,所述步骤S4包括:
步骤S41:所述射频模块根据所述目标频点生成所需数据项;
步骤S42:于所述高速随机存储器中获取所述所需数据项;
步骤S43:判断是否完整获取到所述所需数据项;
若是,转向步骤S45;
若否,转向步骤S44;
步骤S44:自所述内存中获取其余数据项;
步骤S45:所述射频模块于所述目标频点上接收所述信号。
一种高速随机存储器的调度系统,用于实施上述的调度方法,所述调度系统连接用户设备的射频模块、内存和高速存储器;
所述调度系统包括:
状态判断模块,所述状态判断模块检测所述用户设备的驻留状态并生成判断结果;
数据查找模块,所述数据查找模块连接所述状态判断模块,所述数据查找模块依照所述判断结果确定所述用户设备将要驻留的目标频点,所述数据查找模块依照所述目标频点自所述内存中获取数据项;
写入模块,所述写入模块将所述数据项写入所述高速随机存储器;
所述射频模块自所述高速随机存储器中读取所述数据项,依照所述数据项对所述目标频点的信号进行接收。
另一方面,所述调度系统还包括:
固定数据写入模块,所述固定数据写入模块于所述用户设备开机时,自所述内存中获取固定数据项并写入所述高速随机存储器。
另一方面,所述数据查找模块包括:
基带匹配模块,所述基带匹配模块根据所述目标频点获取目标基带;
地址获取模块,所述地址获取模块连接所述基带匹配模块,所述地址获取模块根据所述目标基带获取所述内存中的数据地址;
数据获取模块,所述数据获取模块连接所述地址获取模块,所述数据获取模块依照所述数据地址自所述内存中获取所述数据项。
另一方面,所述写入模块包括:
分页选择模块,所述分页选择模块根据所述数据项于所述高速随机存储器中确定至少一个目标分页;
迁移模块,所述迁移模块连接所述分页选择模块,所述迁移模块将所述数据项自所述内存中依次写入所述目标分页。
另一方面,所述射频模块包括:
数据项确定模块,所述数据项确定模块根据所述目标频点生成所需数据项;
数据项获取模块,所述数据项获取模块自所述高速随机存储器中获取所述所需数据项;
判别模块,所述判别模块连接所述数据项获取模块,所述判别模块判断所述数据项获取模块是否完整获取到所述所需数据项,并根据判断结果控制所述数据项获取模块自所述内存获取其余数据项;
接收模块,所述接收模块于所述目标频点接收所述信号。
上述技术方案具有如下优点或有益效果:
针对现有技术中对动态存储器的调度方案容易导致成本上升或系统延时增大的问题,本实施例中通过对用户设备当前的驻留状态和将要驻留的目标频点进行获取,并依照目标频点将射频模块在频点驻留时所需的数据项自非易失随机存储器中调取并写入高速随机存储器,减少了对高速随机存储器的容量需求,且提高了系统整体的处理效率,降低了延时。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1为本发明实施例中调度方法示意图;
图2为本发明实施例中步骤A1示意图;
图3为本发明实施例中步骤S2子步骤示意图;
图4为本发明实施例中步骤S3子步骤示意图;
图5为本发明实施例中步骤S4子步骤示意图;
图6为本发明实施例中调度系统示意图;
图7为本发明实施例中固定数据写入模块示意图;
图8为本发明实施例中数据查找模块示意图;
图9为本发明实施例中写入模块示意图;
图10为本发明实施例中射频模块示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
本发明包括:
一种高速随机存储器的调度方法,适用于用户设备,用户设备包括射频模块、内存和高速随机存储器,如图1所示,调度方法包括:
步骤S1:获取用户设备的驻留状态,当驻留状态将要改变时,转向步骤S2:
步骤S2:获取用户设备将要驻留的目标频点,依照目标频点自内存中获取数据项;
步骤S3:将数据项写入高速随机存储器;
步骤S4:射频模块自高速随机存储器中读取数据项,依照数据项对目标频点的信号进行接收。
具体地,针对现有技术中对高速随机存储器的调度方案容易使得设备成本上升或系统延时增大的问题,本实施例中,通过获取上层输出的用户设备的驻留状态,并判断用户设备将要切换至下一个驻留频点时,预先依照用户设备将要切换的目标频点从非易失随机存储器中提取对应于目标频点的数据项,并将数据项写入高速随机存储器中,以使得射频模块能够依照高速随机存储器中的数据项进行频点驻留、信号收发等处理。
在实施过程中,上述调度方法作为一个计算机程序实施例设置在用户设备中,其通过软件接口接收上层传回的相关消息,比如无线资源控制层(Radio Resource Control,RRC)的消息来判断用户设备当前的驻留状态,包括运营商、频点、基带等信息。在用户设备初始开机时,可依照现有技术将存储于非易失随机存储器中的相关数据写入内存中备用。在用户设备进行通信的过程中,通过对该类消息进行持续检测来判断用户设备的驻留状态。当判定用户设备的驻留状态可能要发生改变,比如,切换运营商、改变小区驻留等情况时,触发中断以进入步骤S2进行数据项的调度。当判断用户设备的驻留状态将要改变时,可通过获取射频模块将要接收信号的目标频段来获取目标频点,进而根据目标频点查找到用于控制射频模块在目标频点上接收的数据项,将该部分数据项自内存中迁移至高速随机存储器中,使得射频模块能够从高速随机存储器中直接获取到相关的数据项,以此来实现较低的系统延时。
在一个实施例中,如图2所示,于执行步骤S1之前,还包括:
步骤A1:当用户设备开机时,自内存中获取固定数据项并写入高速随机存储器;
固定数据项包括:射频前端开关控制参数、功率放大器控制参数、校准参数。
具体地,为实现较低的系统延时,本实施例中,还进一步地对非易失随机存储器中的数据项进行了标记,将部分常用且相对固定的数据项标记为固定数据项。当用户设备开机、将数据项整体复制至内存后,预先将该部分固定数据项迁移至高速随机存储器中,从而使得射频模块在搜网、确定频点、接入小区的过程中能够直接依照固定数据项进行处理,以此来降低系统整体的处理延时。
在一个实施例中,如图3所示,步骤S2包括:
步骤S21:根据目标频点获取目标基带;
步骤S22:根据目标基带获取内存中的数据地址;
步骤S23:依照数据地址自内存中获取数据项。
具体地,针对现有技术中,数据项在非易失存储器和内存中离散排布,导致查找过程较为繁琐耗时较长的问题,本实施例中,在非易失随机存储器中,预先将各数据项的地址段依照目标基带进行排列,随后在开机后将数据项依照原有的排列顺序复制到内存中,以使得实际查找时能够依照目标频点确定目标基带。进而查找到内存中对应的数据地址,并对数据项进行读取,以此来提高对数据项的查找速度。
在一个实施例中,如图4所示,步骤S3包括:
步骤S31:根据数据项于高速随机存储器中确定至少一个目标分页;
步骤S32:将数据项自内存中依次写入目标分页。
具体地,为实现较快的写入速度以及较低的资源占用,本实施例中,当确定了射频模块所需的数据项后,进一步地依照需要写入的数据项从高速随机存储器中确定目标分页,随后对DMA硬件触发中断,并由DMA硬件从内存中将数据项依次写入目标分页中,以此来实现较快的写入过程,且不需要占用处理器资源。
在一个实施例中,如图5所示,步骤S4包括:
步骤S41:射频模块根据目标频点生成所需数据项;
步骤S42:于高速随机存储器中获取所需数据项;
步骤S43:判断是否完整获取到所需数据项;
若是,转向步骤S45;
若否,转向步骤S44;
步骤S44:自内存中获取其余数据项;
步骤S45:射频模块于目标频点上接收信号。
具体地,为实现较低的系统处理延时,本实施例中,当射频模块在对目标频点进行信号接收时,还进一步依照目标频点确认所需数据项。随后,依照所需数据项自高速随机存储器中获取数据项,并判断是否完整获取到本次接收过程中所需的所有数据项,若没有,则从内存中获取其余数据项,以使得射频模块能够在目标频点上接收信号。
一种高速随机存储器的调度系统,用于实施上述的调度方法,如图6所示,调度系统连接用户设备的射频模块101、内存102和高速存储器103;
调度系统包括:
状态判断模块1,状态判断模块1检测用户设备的驻留状态并生成判断结果;
数据查找模块2,数据查找模块2连接状态判断模块1,数据查找模块2依照判断结果确定用户设备将要驻留的目标频点,数据查找模块依照目标频点自内存102中获取数据项;
写入模块3,写入模块3将数据项写入高速随机存储器103;
射频模块101自高速随机存储器103中读取数据项,依照数据项对目标频点的信号进行接收。
具体地,针对现有技术中对高速随机存储器的调度方案容易使得设备成本上升或系统延时增大的问题,本实施例中,通过状态判断模块1获取上层输出的用户设备的驻留状态,随后数据查找模块2判断用户设备将要切换至下一个驻留频点时,预先依照用户设备将要切换的目标频点从非易失随机存储器中提取对应于目标频点的数据项,并采用写入模块3将数据项写入高速随机存储器中,以使得射频模块101能够依照高速随机存储器中的数据项进行频点驻留、信号收发等处理。
在一个实施例中,如图7所示,调度系统还包括:
固定数据写入模块4,固定数据写入模块4于用户设备开机时,自内存中获取固定数据项并写入高速随机存储器103。
具体地,为实现较低的系统延时,本实施例中,还进一步地对非易失随机存储器中的数据项进行了标记,将部分常用且相对固定的数据项标记为固定数据项。当用户设备开机、将数据项整体复制至内存后,预先采用固定数据写入模块4将该部分固定数据项迁移至高速随机存储器103中,从而使得射频模块101在搜网、确定频点、接入小区的过程中能够直接依照固定数据项进行处理,以此来降低系统整体的处理延时。
在一个实施例中,如图8所示,数据查找模块2包括:
基带匹配模块21,基带匹配模块21根据目标频点获取目标基带;
地址获取模块22,地址获取模块22连接基带匹配模块21,地址获取模块22根据目标基带获取内存中的数据地址;
数据获取模块23,数据获取模块23连接地址获取模块22,数据获取模块23依照数据地址自内存中获取数据项。
具体地,针对现有技术中,数据项在非易失存储器和内存中离散排布,导致查找过程较为繁琐耗时较长的问题,本实施例中,在非易失随机存储器中,预先将各数据项的地址段依照目标基带进行排列,随后在开机后将数据项依照原有的排列顺序复制到内存中,以使得实际查找时基带匹配模块21能够依照目标频点确定目标基带。进而采用地址获取模块22查找到内存中对应的数据地址,并由数据获取模块23对数据项进行读取,以此来提高对数据项的查找速度。
在一个实施例中,如图9所示,写入模块3包括:
分页选择模块31,分页选择模块31根据数据项于高速随机存储器中确定至少一个目标分页;
迁移模块32,迁移模块32连接分页选择模块31,迁移模块32将数据项自内存中依次写入目标分页。
具体地,为实现较快的写入速度以及较低的资源占用,本实施例中,当确定了射频模块所需的数据项后,进一步地由分页选择模块31依照需要写入的数据项从高速随机存储器中确定目标分页,随后对迁移模块32触发中断,并由迁移模块32采用DMA控制方式从内存中将数据项依次写入目标分页中,以此来实现较快的写入过程,且不需要占用处理器资源。
在一个实施例中,如图10所示,射频模块101包括:
数据项确定模块1011,数据项确定模块1011根据目标频点生成所需数据项;
数据项获取模块1012,数据项获取模块1012自高速随机存储器中获取所需数据项;
判别模块1013,判别模块1013连接数据项获取模块1012,判别模块1013判断数据项获取模块是否完整获取到所需数据项,并根据判断结果控制数据项获取模块1012自内存获取其余数据项;
接收模块1014,接收模块于目标频点接收信号。
具体地,为实现较低的系统处理延时,本实施例中,当射频模块在对目标频点进行信号接收时,还进一步由数据项确定模块1011依照目标频点确认所需数据项。随后,数据项获取模块1013从高速随机存储器中获取数据项,在这一过程结束后,判别模块1013判断是否对数据项进行了完整获取,若没有,则控制数据项获取模块1012从内存中获取其余的数据项,以使得接收模块1014能够在目标频点接收信号。
以上仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。
Claims (10)
1.一种高速随机存储器的调度方法,适用于用户设备,所述用户设备包括射频模块、内存和所述高速随机存储器,其特征在于,所述调度方法包括:
步骤S1:获取所述用户设备的驻留状态,当所述驻留状态将要改变时,转向步骤S2;
步骤S2:获取所述用户设备将要驻留的目标频点,依照所述目标频点自所述内存中获取数据项;
步骤S3:将所述数据项写入所述高速随机存储器;
步骤S4:所述射频模块自所述高速随机存储器中读取所述数据项,依照所述数据项对所述目标频点的信号进行接收。
2.根据权利要求1所述的调度方法,其特征在于,于执行所述步骤S1之前,还包括:
步骤A1:当所述用户设备开机时,自所述内存中获取固定数据项并写入所述高速随机存储器;
所述固定数据项包括:射频前端开关控制参数、功率放大器控制参数、校准参数。
3.根据权利要求1所述的调度方法,其特征在于,所述步骤S2包括:
步骤S21:根据所述目标频点获取目标基带;
步骤S22:根据所述目标基带获取所述内存中的数据地址;
步骤S23:依照所述数据地址自所述内存中获取所述数据项。
4.根据权利要求1所述的调度方法,其特征在于,所述步骤S3包括:
步骤S31:根据所述数据项于所述高速随机存储器中确定至少一个目标分页;
步骤S32:将所述数据项自所述内存中依次写入所述目标分页。
5.根据权利要求2所述的调度方法,其特征在于,所述步骤S4包括:
步骤S41:所述射频模块根据所述目标频点生成所需数据项;
步骤S42:于所述高速随机存储器中获取所述所需数据项;
步骤S43:判断是否完整获取到所述所需数据项;
若是,转向步骤S45;
若否,转向步骤S44;
步骤S44:自所述内存中获取其余数据项;
步骤S45:所述射频模块于所述目标频点上接收所述信号。
6.一种高速随机存储器的调度系统,其特征在于,用于实施如权利要求1-5任意一项所述的调度方法,所述调度系统连接用户设备的射频模块、内存和高速存储器;
所述调度系统包括:
状态判断模块,所述状态判断模块检测所述用户设备的驻留状态并生成判断结果;
数据查找模块,所述数据查找模块连接所述状态判断模块,所述数据查找模块依照所述判断结果确定所述用户设备将要驻留的目标频点,所述数据查找模块依照所述目标频点自所述内存中获取数据项;
写入模块,所述写入模块将所述数据项写入所述高速随机存储器;
所述射频模块自所述高速随机存储器中读取所述数据项,依照所述数据项对所述目标频点的信号进行接收。
7.根据权利要求6所述的调度系统,其特征在于,所述调度系统还包括:
固定数据写入模块,所述固定数据写入模块于所述用户设备开机时,自所述内存中获取固定数据项并写入所述高速随机存储器。
8.根据权利要求6所述的调度系统,其特征在于,所述数据查找模块包括:
基带匹配模块,所述基带匹配模块根据所述目标频点获取目标基带;
地址获取模块,所述地址获取模块连接所述基带匹配模块,所述地址获取模块根据所述目标基带获取所述内存中的数据地址;
数据获取模块,所述数据获取模块连接所述地址获取模块,所述数据获取模块依照所述数据地址自所述内存中获取所述数据项。
9.根据权利要求6所述的调度系统,其特征在于,所述写入模块包括:
分页选择模块,所述分页选择模块根据所述数据项于所述高速随机存储器中确定至少一个目标分页;
迁移模块,所述迁移模块连接所述分页选择模块,所述迁移模块将所述数据项自所述内存中依次写入所述目标分页。
10.根据权利要求7所述的调度系统,其特征在于,所述射频模块包括:
数据项确定模块,所述数据项确定模块根据所述目标频点生成所需数据项;
数据项获取模块,所述数据项获取模块自所述高速随机存储器中获取所述所需数据项;
判别模块,所述判别模块连接所述数据项获取模块,所述判别模块判断所述数据项获取模块是否完整获取到所述所需数据项,并根据判断结果控制所述数据项获取模块自所述内存获取其余数据项;
接收模块,所述接收模块于所述目标频点接收所述信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310253990.9A CN116431536A (zh) | 2023-03-14 | 2023-03-14 | 一种高速随机存储器的调度方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310253990.9A CN116431536A (zh) | 2023-03-14 | 2023-03-14 | 一种高速随机存储器的调度方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116431536A true CN116431536A (zh) | 2023-07-14 |
Family
ID=87083838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310253990.9A Pending CN116431536A (zh) | 2023-03-14 | 2023-03-14 | 一种高速随机存储器的调度方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116431536A (zh) |
-
2023
- 2023-03-14 CN CN202310253990.9A patent/CN116431536A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220129189A1 (en) | Data Storage Method in Flash Device and Flash Device | |
US7302517B2 (en) | Apparatus and method for controlling execute-in-place (XIP) in serial flash memory, and flash memory chip using the same | |
KR101940963B1 (ko) | 비휘발성 메모리 디바이스의 휘발성 메모리 구조 및 관련 컨트롤러 | |
US8868851B2 (en) | Data access method of a memory device | |
US20050080986A1 (en) | Priority-based flash memory control apparatus for XIP in serial flash memory,memory management method using the same, and flash memory chip thereof | |
JP2018010656A (ja) | メモリ機器のための拡張利用範囲 | |
CN112905111A (zh) | 数据缓存的方法和数据缓存的装置 | |
CN114816263B (zh) | 存储访问方法及智能处理装置 | |
KR20050082761A (ko) | 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템 | |
CN110795192A (zh) | 语言切换方法、装置及终端设备 | |
KR20170081275A (ko) | 재구성가능한 페치 파이프라인 | |
CN116431536A (zh) | 一种高速随机存储器的调度方法及系统 | |
US8131918B2 (en) | Method and terminal for demand paging at least one of code and data requiring real-time response | |
CN116719724B (zh) | eMMC多平台测试方法和装置、电子设备 | |
CN114360628B (zh) | 闪存的检测方法以及装置 | |
US20100332731A1 (en) | Flash memory apparatus and method for operating the same and data storage system | |
CN115729859A (zh) | 一种管理动态库的方法及相应装置 | |
JP7074020B2 (ja) | メモリコントローラ、及びメモリシステム | |
CN112395245B (zh) | 处理器的访问装置、方法及计算机设备 | |
CN117632809B (zh) | 存储器控制器、数据读取方法及存储装置 | |
CN108845959B (zh) | 一种内存数据处理方法、装置和电子设备 | |
CN113448739A (zh) | 一种数据处理方法及装置 | |
CN114173339B (zh) | 快速连接WiFi网络的方法与装置、存储介质、电子设备 | |
US12124388B2 (en) | Bridge control chip and associated signal processing method | |
US20240302993A1 (en) | Storage device, method of operating the same, and memory controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |