CN112395245B - 处理器的访问装置、方法及计算机设备 - Google Patents

处理器的访问装置、方法及计算机设备 Download PDF

Info

Publication number
CN112395245B
CN112395245B CN201910756912.4A CN201910756912A CN112395245B CN 112395245 B CN112395245 B CN 112395245B CN 201910756912 A CN201910756912 A CN 201910756912A CN 112395245 B CN112395245 B CN 112395245B
Authority
CN
China
Prior art keywords
write request
configuration table
signal
request configuration
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910756912.4A
Other languages
English (en)
Other versions
CN112395245A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Cambricon Information Technology Co Ltd
Original Assignee
Shanghai Cambricon Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Cambricon Information Technology Co Ltd filed Critical Shanghai Cambricon Information Technology Co Ltd
Priority to CN201910756912.4A priority Critical patent/CN112395245B/zh
Publication of CN112395245A publication Critical patent/CN112395245A/zh
Application granted granted Critical
Publication of CN112395245B publication Critical patent/CN112395245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请提供一种处理器的访问装置、方法及计算机设备，该访问装置包括：接收电路、写请求配置表更新电路以及选择信号获取电路，所述接收电路的输出端与所述写请求配置表更新电路的输入端连接，所述写请求配置表更新电路的输出端与所述选择信号获取电路的输入端连接，所述选择信号获取电路的输出端与所述接收电路的输入端连接，选择信号获取电路可以通过接收到的写请求配置表和写请求信号进行查找处理，得到选择信号，并根据选择信号确定发送相同写地址的写请求信号的发送通道，若同一条通信链路需要发送多个相同写地址的写请求信号时，则这多个写请求信号可以通过同一发送通道依次发送，从而降低了发送写请求写地址的冲突性。

Description

处理器的访问装置、方法及计算机设备
技术领域
本申请涉及计算机技术领域，特别是涉及一种处理器的访问装置、方法及计算机设备。
背景技术
随着大规模集成电路的不断发展，采用片上系统(System-on-a-Chip，SoC)的技术应运而生。一个SoC芯片上往往集成多个不同功能的IP核，具有较为完善的功能。例如手机，平板等手持式终端所使用的SoC芯片可以将一个嵌入式信息处理系统的几乎全部功能都集成在一起，并在单个芯片上实现信息采集、输入、存储、处理器、输出等功能。目前一些嵌入式系统(如手机、平板)对处理器的性能提出了较高的要求，因此这些处理器往往也被集成到SoC芯片中。但是，随着信息技术的发展，对处理器的处理运算能力的需要越来越高，单核处理器已经无法满足需要，因此多核处理器逐渐得到了广泛应用。同时，在集成有多核处理器的SoC芯片中，它们一般需要并行访问存储器等片上资源。
为了提高处理器速率，通常多核处理器访问同一存储器时，需要通过多条并行通信链路进行写访问处理。但是，现有技术中，多核处理器并行对同一存储器写访问时，无法保证写请求到达存储器的时间顺序，从而会导致发送写请求的写地址冲突性较大。
发明内容
基于此，有必要针对上述技术问题，提供一种处理器的访问装置、方法及计算机设备。
本申请实施例提供一种处理器的访问装置，所述处理器的访问装置包括：接收电路、写请求配置表更新电路以及选择信号获取电路，所述接收电路的输出端与所述写请求配置表更新电路的输入端连接，所述写请求配置表更新电路的输出端与所述选择信号获取电路的输入端连接，所述选择信号获取电路的输出端与所述接收电路的输入端连接；
其中，所述接收电路用于接收选择信号、写请求信号以及写请求响应信号，并根据所述选择信号确定发送写请求信号的通道，所述写请求配置表更新电路用于接收所述接收电路输入的所述写请求信号，并将所述写请求信号添加至写请求配置表，所述选择信号获取电路用于接收所述写请求配置表更新电路输入的所述写请求配置表，以及所述写请求信号，并通过所述写请求配置表以及所述写请求信号进行查找处理，得到所述选择信号。
在其中一个实施例中，所述写请求配置表更新电路还用于根据接收到的所述写请求响应信号，删除所述写请求配置表中存储的对应写请求信号；
以及可选地，所述访问装置还包括：缓冲器，所述缓冲器的输入端与所述接收电路的输出端连接，所述缓冲器的输出端与所述接收电路的输入端连接，所述缓冲器用于缓存接收电路待发送的所述写请求信号，和/或缓存片上系统总线返回的所述写请求响应信号。
在其中一个实施例中，所述接收电路包括：数据分配器、数据选择器，所述数据分配器的输出端分别与所述数据选择器的输入端连接，所述选择信号获取电路的输出端与所述数据选择器的输入端连接，其中，所述数据分配器用于根据接收到的所述选择信号，确定发送所述写请求信号的发送通道，并通过所述发送通道发送所述写请求信号，多个所述数据选择器用于接收所述发送通道发送的所述写请求信号。
在其中一个实施例中，所述数据分配器还用于通过响应返回通道，将接收到的所述写请求响应信号返回至所述数据选择器，所述数据选择器还用于接收所述响应返回通道发送的所述写请求响应信号。
在其中一个实施例中，所述选择信号获取电路包括：写地址查询单元以及选择信号获取单元，所述写地址查询单元的输出端与所述选择信号获取单元的输入连接；其中，所述写地址查询单元用于接收所述写请求配置表更新电路输入的所述写请求配置表，以及所述写请求信号，并在所述写请求配置表中查找是否存在所述写请求信号的写地址，并得到查找结果，所述选择信号获取单元用于根据所述查找结果获取选择信号。
本实施例提供的一种处理器的访问装置，该访问装置包括：接收电路、写请求配置表更新电路以及选择信号获取电路，选择信号获取电路通过接收到的写请求配置表和写请求信号进行查找处理，得到选择信号，并根据选择信号确定发送相同写地址的写请求信号的发送通道，若同一条通信链路需要发送多个相同写地址的写请求信号时，则这多个写请求信号可以通过同一发送通道依次发送，从而降低了发送写请求写地址的冲突性。
本申请实施例提供一种处理器的访问方法，所述方法包括：
接收第一写请求信号、第一写请求配置表和第二写请求配置表；
通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号；
通过所述选择信号确定发送所述第一写请求信号的发送通道；
通过所述发送通道发送所述第一写请求信号。
在其中一个实施例中，所述通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号，包括：
查找所述第一写请求配置表以及所述第二写请求配置表中是否存在所述第一写请求信号对应的写地址；
若存在所述第一写请求信号对应的写地址，则得到第一查找结果，并根据所述第一查找结果获取第一选择信号；
以及可选地，在查找所述第一写请求配置表以及所述第二写请求配置表中是否存在所述第一写请求信号对应的写地址之后，还包括：若不存在所述第一写请求信号对应的写地址，得到第二查找结果，并根据所述第二查找结果获取第二选择信号。
在其中一个实施例中，所述通过所述发送通道发送所述第一写请求信号之后，所述方法还包括：
通过所述第一写请求信号以及所述写请求响应信号，更新所述第一写请求配置表或所述第二写请求配置表，得到更新后的第三写请求配置表；
接收第二写请求信号；
将所述第二写请求信号作为所述第一写请求信号，将所述第三写请求配置表作为所述第一写请求配置表或所述第二写请求配置表，继续执行所述通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号。
在其中一个实施例中，所述通过所述第一写请求信号以及所述写请求响应信号，更新所述第一写请求配置表或所述第二写请求配置表，得到更新后的第三写请求配置表，包括：
将所述第一写请求信号添加至所述第一写请求配置表或所述第二写请求配置表中；
在添加处理后的所述第一写请求配置表或所述第二写请求配置表中，查找写请求响应信号对应的流水号，并将所述第一写请求配置表或所述第二写请求配置表中流水号相同的写请求信号删除，得到更新后的第三写请求配置表。
本实施例提供的一种处理器的访问方法，接收第一写请求信号和第一写请求配置表，通过所述第一写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号，通过所述选择信号确定发送所述第一写请求信号的发送通道，并通过所述发送通道发送所述第一写请求信号，若同一条通信链路需要发送多个相同写地址的写请求信号时，则这多个写请求信号可以通过同一发送通道依次发送，从而降低了发送写请求写地址的冲突性。
本申请实施例提供一种计算机设备，包括存储器、处理器，所述存储器上存储有可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
接收第一写请求信号、第一写请求配置表和第二写请求配置表；
通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号；
通过所述选择信号确定发送所述第一写请求信号的发送通道；
通过所述发送通道发送所述第一写请求信号。
本申请实施例提供一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：
接收第一写请求信号、第一写请求配置表和第二写请求配置表；
通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号；
通过所述选择信号确定发送所述第一写请求信号的发送通道；
通过所述发送通道发送所述第一写请求信号。
附图说明
图1为一实施例提供的一种处理器的访问装置的结构示意图；
图2为另一实施例提供的一种处理器的访问装置中写请求通道的具体结构图；
图3为另一实施例提供的一种处理器的访问装置中写请求返回响应通道的具体结构图；
图4为另一实施例提供的双通信链路的发送通道的具体结构图；
图5为另一实施例提供的双通信链路的响应返回通道的具体结构图；
图6为一实施例提供的一种处理器的访问方法的流程示意图；
图7为另一实施例提供的另一种处理器的访问方法的流程示意图；
图8为一实施例提供的计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本实施例提供的处理器的访问方法，可以适用于计算机设备中。该计算机设备可以为智能手机、平板电脑、笔记本电脑、台式电脑或个人数字助理等具有数据处理功能的电子设备，本实施例对计算机设备的具体形式不做限定。
需要说明的是，本申请实施例提供的处理器的访问方法，其执行主体可以是处理器的访问装置，该访问装置可以通过软件、硬件或者软硬件结合的方式实现成为计算机设备的部分或者全部。下述方法实施例的执行主体以计算机设备为例来进行说明。
图1为一实施例提供的一种处理器的访问装置结构示意图。如图1所示，该处理器的访问装置包括：接收电路11、写请求配置表更新电路12以及选择信号获取电路13，所述接收电路11的输出端与所述写请求配置表更新电路12的输入端连接，所述写请求配置表更新电路12的输出端与所述选择信号获取电路13的输入端连接，所述选择信号获取电路13的输出端与所述接收电路11的输入端连接。
其中，所述接收电路11用于接收选择信号、写请求信号以及写请求响应信号，并根据所述选择信号确定发送写请求信号的通道，所述写请求配置表更新电路12用于接收所述接收电路11输入的所述写请求信号，并将所述写请求信号添加至写请求配置表，所述选择信号获取电路13用于接收所述写请求配置表更新电路12输入的所述写请求配置表，以及所述写请求信号，并通过所述写请求配置表以及所述写请求信号进行查找处理，得到选择信号。
可选的，所述写请求配置表更新电路12还用于根据接收到的所述写请求响应信号，删除所述写请求配置表中存储的对应写请求信号。
可选的，所述处理器的访问装置还包括：缓冲器14，所述缓冲器14的输入端连接与所述接收电路11的输出端，所述缓冲器14的输出端与所述接收电路11的输入端连接，所述缓冲器14用于缓存接收电路11待发送的所述写请求信号，和/或缓存片上系统总线返回的所述写请求响应信号。
具体的，每一次进行写访问处理时，接收电路11可以接收处理器接口发送的一个写请求信号，和/或另一个写请求信号对应的写请求响应信号，该处理器可以为中央处理单元、图像处理单元等。可选的，上述写请求配置表更新电路12可以接收上述接收电路11输入的写请求信号WReq1，以及总线输入的写请求响应信号Brspi，将接收到的写请求信号WReq1添加至写请求配置表WATBi中存储，并根据接收到的写请求响应信号Brspi，删除写请求配置表WATBi中存储的对应另一写请求信号WReql，其中，任意一个写请求信号WReqi包括的信息可以为写请求信号的流水号WIDi，写请求信号的写地址WAddri，写请求信号的写数据长度WLeni以及写请求信号的标志位WReq_Flagi，即WReqi中的信息可以表示为{WIDi，WAddri，WLeni，WReq_Flagi}，其中，上述WIDi可以表征为表示写请求信号的标识码，i可以表示接收电路11接收到的写请求信号从1开始的对应编号。可选的，WReq_Flagi可以用高电平信号1和低电平信号0表示，1可以表示已经使用该流水号发送对应写地址的写请求信号，0可以表示该流水号发送写地址的写请求信号还未被使用。可选的，不同写请求信号的流水号、写地址可以不同。可选的，上述写请求信号对应的响应信号可以不等于上述写请求响应信号，也可以等于上述写请求响应信号。
需要说明的是，每一个写请求信号WReqi均有对应的写请求响应信号Brspi，并且每一个写请求信号的流水号WIDi对应的写请求响应信号的流水号BIDi相等，在本实施例中，写请求配置表更新电路12可以根据接收到的写请求响应信号对应的流水号，删除当前写请求配置表WATBi中存储的写请求信号中流水号WIDi，与写请求响应信号对应的流水号BIDi相同的另一写请求信号。可选的，更新写请求配置表可以表征为两方面内容，一方面为将接收到的写请求信号添加至写请求配置表中，并且该写请求信号未返回对应的写请求响应信号，另一方面为当写请求配置表更新电路12接收到的写请求响应信号对应的流水号，与写请求配置表中存储的另一写请求信号对应的流水号相等时，从写请求配置表中将该写请求信号删除。还可以理解为，写请求配置表可以根据接收到的写请求信号，以及写请求响应信号进行动态更新，并且上述装置可以得到两个写请求配置表。可选的，选择信号获取电路13可以在接收到的两个写请求配置表中依次查找写请求信号包含的信息，得到查找结果，根据查找结果获取选择信号，其中，该查找过程可以在接收电路11发送接收到的写请求信号之前执行，同时，在接收电路11发送写请求信号之前，写请求配置表中存储的写请求信号均为已发送但未返回响应信号的写请求信号，并且写请求配置表可以按照能够标识已发送写请求信号的先后顺序排列所有写请求信号，例如，按照写请求信号的流水号从小到大排列。可选的，上述缓冲器14可以暂时存储接收电路11待发送的写请求信号，根据实际需求，并可以将存储的写请求信号按照先进先出的顺序发送到片上系统总线。此外，总线可以根据接收到的写请求信号返回对应的写请求响应信号。可选的，接收电路11和缓冲器14可以同时向片上系统总线输出写请求响应，其中，接收电路11可以输出写请求信号，缓冲器14可以输出已缓存的写请求信号。还可以理解为，接收电路11接收到的写请求信号直接发送至片上系统总线，若未发送至总线，则该写请求信号可以被缓存至缓冲器14中。
另外，在本实施例中，仅有选择信号获取电路13得到选择信号，接收电路11才可以根据选择信号确定发送写请求信号的发送通道，并通过发送通道发送写请求信号。
本实施例提供的一种处理器的访问装置，该访问装置包括：接收电路、写请求配置表更新电路以及选择信号获取电路，选择信号获取电路通过接收到的写请求配置表和写请求信号进行查找处理，得到选择信号，并根据选择信号确定发送相同写地址的写请求信号的发送通道，若同一条通信链路需要发送多个相同写地址的写请求信号时，则这多个写请求信号可以通过同一发送通道依次发送，从而降低了发送写请求写地址的冲突性；另外，上述装置中的写请求配置表更新电路可以根据接收到的写请求响应信号不断更新写请求配置表，删除上一次更新后的写请求配置表中已返回写请求响应的写请求信号，从而能够节省写请求配置表所占用的存储空间。
图2为另一实施例提供的一种处理器的访问装置中写请求通道的具体结构图。如图2所示，上述装置包括所述接收电路11，所述接收电路11包括：数据分配器111、数据选择器112，所述数据分配器111的多个输出端分别与多个所述数据选择器112的输入端连接，所述选择信号获取电路13的输出端与所述数据选择器111的输入端连接。其中，所述数据分配器111用于根据接收到的所述选择信号，确定发送所述写请求信号的发送通道，并通过所述发送通道发送所述写请求信号，多个所述数据选择器112用于接收所述发送通道发送的所述写请求信号。
可选的，如图3所示，图3为一种处理器的访问装置中写请求返回响应通道的结构图，该装置包括所述接收电路11，所述接收电路11包括：数据分配器111以及数据选择器112，所述数据分配器111的多个输出端分别与多个所述数据选择器112的输入端连接。所述数据分配器111还用于通过响应返回通道，将接收到的所述写请求响应信号返回至所述数据选择器112，所述数据选择器112还用于接收所述响应返回通道发送的所述写请求响应信号。
具体的，上述数据分配器111相当于多输出的单刀多掷开关，并且可以表征为一种能够将数据分时送到多个不同通道上的逻辑电路，该数据分配器111的逻辑功能可以表征为将1个输入信号输送到多个输出端中的一个输出端，具体输送的对应输出端可以根据接收到的选择信号确定。可选的，上述数据选择器112相当于一个多投开关，并且可以表征为从一组信号中选择一个信号进行传输的电路，在本实施例中，数据选择器112可以通过任意一个响应返回通道发送写请求返回信号。可选的，上述数据选择器112的逻辑功能可以表征为从多个通道中选择一个通道输送的输入信号作为该数据选择器112的一路输出信号，在本实施例中，数据选择器112可以按照轮询原则，依次接收响应返回通道发送的多个写请求信号，该轮询原则可以表征为按照先进先出，后进后出的顺序发送同一写地址的多个写请求信号。可选的，上述发送通道可以作为响应返回通道，发送通道和响应返回通道均可以称为访问通道，并且发送通道的数量可以等于响应返回通道的数量。可选的，上述数据选择器112的数量可以等于数据分配器111数量的2倍。还需要说明的是，若上述装置需要发送的多个写地址相同的写请求信号时，可以通过同一条发送通道发送，并按照轮询原则依次将多个写请求信号发送。可选的，数据分配器111的数量可以等于上述装置中通信链路的数目。
需要说明的是，处理器的访问装置至少可以包括一条通信链路，每一条通信链路包括两个访问通道，若处理器的访问装置包含两个访问通道，则该装置可以包括一个数据分配器111a，以及两个数据选择器112a和112b，此时，数据分配器111a可以有两个输出端，数据选择器112a和112b均有一个输入端，例如，图2只示出了一个通信链路的发送通道的装置结构示意图，图3只示出了一个通信链路的响应返回通道的装置结构示意图；若处理器的访问装置包含两条通信链路，此时，两条通信链路分别对应的两个发送通道为相同的两个发送通道，并且该装置可以包括两个数据分配器111a和111b，以及两个数据选择器112a和112b，此时，数据分配器111a和111b均可以有两个输出端，两个数据选择器112a和112b均可以有两个输入端，其中，数据分配器111a的两个输出端分别可以与数据选择器112a和112b的一个输入端连接，数据分配器111b的两个输出端分别可以与数据选择器112a和112b的另一个输入端连接，并且数据分配器111a和111b分别可以根据接收到的选择信号确定各自接收到的写请求信号对应的发送通过，并通过确定的发送通道将两个写请求信号传输至数据选择器112a和112b对应连接的输入端，还可以理解为，数据分配器111a和111b接收到的两个不同写请求信号，若写地址相同，则这两个写请求信号可以通过同一个发送通道发送至片上系统总线，其中，图4示出了两个通信链路的发送通道的装置结构示意图，图5示出了两个通信链路的响应返回通道的装置结构示意图。
本实施例提供的一种处理器的访问装置，该装置中的接收电路包括：数据分配器以及数据选择器，数据分配器可以根据接收到的选择信号，并根据该选择信号确定发送写请求信号的发送通道，使得相同写地址的写请求信号可以通过同一访问通道发送，从而避免发送写请求信号的写地址冲突，从而降低发送写请求的写地址的冲突性。
在其中一个实施例中，所述选择信号获取电路13包括：写地址查询单元131以及选择信号获取单元132，所述写地址查询单元131的输出端与所述选择信号获取单元132的输入连接。其中，所述写地址查询单元131用于接收所述写请求配置表更新电路12输入的所述写请求配置表，以及所述写请求信号，并在所述写请求配置表中查找是否存在所述写请求信号的写地址，并得到查找结果，所述选择信号获取单元132用于根据所述查找结果获取选择信号。
具体的，写地址查询单元131可以接收装置中两个写请求配置表更新电路12更新后的写请求配置表，以及写请求信号，并确定接收到的写请求信号的写地址在两个写请求配置表中是否能够查找到，若能够查找到，则表征写请求配置表中存在当前接收到相同写地址的写请求信号，此时，查找结果可以用高电平信号1表示；若查找不到，则表征写请求配置表中不存在当前接收到相同写地址的写请求信号，此时，查找结果可以用低电平信号0表示。可选的，选择信号获取单元132可以根据所述查找结果获取选择信号。可选的，写地址查询单元131和选择信号获取单元132的数量均可以等于装置中通信链路的数目。
示例性的，继续参见图4，若处理器的访问装置包括两条通信链路，此时，数据分配器111a和111b可以分别接收两个不同的写请求信号，即为写请求信号A和第二写请求信号B，同时，该装置可以通过写请求配置表更新电路12a和12b得到两个不同的写请求配置表WATBa和WATBb，并将WATBa和WATBb均发送至装置中两个写地址查询单元131a和131b中，在本实施例中，接收电路11在发送写请求信号A和B之前，写地址查询单元131a和131b可以分别先在WATBa和WATBb中依次查找A和B对应的写地址，从而得到两个查找结果，根据两个查找结果得到两个选择信号，再通过两个选择信号确定A和B对应的发送通道；另外，若装置中数据分配器111a连接的是选择信号获取单元132a和写地址查询单元131a，并且该条通信链路需要发送写请求信号A，写地址查询单元131a接收到的写请求配置表为WATBa，此时，可以先在WATBa中查找写请求信号A对应的写地址，若没有查找到，然后再WATBb中查找写请求信号A对应的写地址，写请求信号B对应写地址的查找过程也类似。
本实施例提供的一种处理器的访问装置，访问装置中的选择信号获取电路包括：写地址查询单元以及选择信号获取单元，写地址查询单元可以接收写请求配置表，以及写请求信号，并在写请求配置表中查找是否存在写请求信号的写地址，得到查找结果，选择信号获取单元根据查找结果获取选择信号，根据选择信号确定发送写请求信号的发送通道，将多个写地址相同的写请求信号通过同一发送通道依次发送，从而降低了发送写请求写地址的冲突性。
图6为一实施例提供的处理器的访问方法流程示意图，该方法可以通过图1所示的处理器的访问装置进行处理，本实施例涉及的是多核处理器对存储器进行写访问的处理过程。如图6所示，该方法包括：
S101、接收第一写请求信号、第一写请求配置表和第二写请求配置表。
具体的，处理器的访问装置可以通过接收电路以及选择信号获取电路接收片上系统总线输入的第一写请求信号，并通过两个写请求配置表更新电路分别得到第一写请求配置表和第二写请求配置表。可选的，上述第一写请求信号WReqi包括的信息可以为第一写请求信号的流水号WIDi，第一写请求信号的写地址WAddri，第一写请求信号的写数据长度WLeni以及第一写请求信号的标志位WReq_Flagi，即WReqi中的信息可以表示为{WIDi，WAddri，WLeni，WReq_Flagi}，其中，上述WIDi可以表征为表示第一写请求信号的标识码，i可以表示处理器的访问装置接收到的第一写请求信号从1开始的编号。可选的，WReq_Flagi可以用高电平信号1和低电平信号0表示，1可以表示已经使用该流水号发送对应写地址的写请求信号，0可以表示该流水号发送写地址的写请求信号还未被使用。
需要说明的是，上述第一写请求配置表与第二写请求配置表可以不相等，并且均存储的是已发送但未返回响应信号的写请求信号。也可以理解为，第一写请求配置表和第二写请求配置表中均未存储第一写请求信号，第一写请求信号可以表征为待发送信号。可选的，第一写请求配置表和第二写请求配置表中存储的写请求信号的规则均可以表征为，按照能够标识已发送写请求信号的先后顺序，排列配置表中存储的所有写请求信号，例如，按照已发送写请求信号的流水号从小到大排列。
S102、通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号。
具体的，上述查找处理可以在第一写请求信号被发送之前执行。在本实施例中，处理器的访问装置在发送第一写请求信号之前，可以在第一写请求配置表和第二写请求配置表中依次查找第一写请求信号对应的信息。可选的，选择结果可以为高电平信号1和低电平信号0。另外，上述装置还可以接收多个不同的第一写请求信号，在第一写请求配置表和第二写请求配置表中，分别查找多个不同第一写请求信号对应的信息。
S103、通过所述选择信号确定发送所述第一写请求信号的发送通道。
具体的，上述选择信号可以为高电平信号1和低电平信号0，处理器的访问装置可以根据选择信号确定发送第一写请求信号的发送通道，其中，处理器的访问装置可以包括一条通信链路时，根据选择信号可以确定发送第一写请求信号的具体发送通道；若该装置包括两条通信链路，此时这两条链路可以共用两条发送通道，其中，每一条链路需要发送一个写请求信号，并且这两个写请求信号对应的写地址相同，则上述装置可以确定同一个发送通道先后发送这两个写请求信号。
需要说明的是，若上述装置接收到多个不同的第一写请求信号时，多个第一写请求信号均有对应的选择信号，进而可以确定这多个第一写请求信号对应的发送通道，其中，相同写地址的多个不同第一写请求信号对应的选择信号相同，并可以通过同一发送通过发送这多个不同第一写请求信号。
S104、通过所述发送通道发送所述第一写请求信号。
可选的，上述S104在通过所述发送通道发送所述第一写请求信号的步骤之后，还包括：根据所述第一写请求信号获得所述写请求响应信号，并通过响应返回通道将所述写请求响应信号返回。
具体的，处理器的访问装置可以包括两个发送通道，通过上述确定的其中一个发送通道发送所述第一写请求信号，同时，片上系统总线根据接收到的第一写请求信号获得写请求响应信号。可选的，上述发送通道和响应返回通道可以为同一通道，在本实施例中，发送通道的数量可以等于响应返回通道的数量。可选的，片上系统总线可以根据接收到的第一写请求信号获得对应的写请求响应信号，并通过响应返回通道将该写请求响应信号返回至对应的处理器接口。
本实施例提供的一种处理器的访问方法，接收第一写请求信号和第一写请求配置表，通过所述第一写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号，通过所述选择信号确定发送所述第一写请求信号的发送通道，并通过所述发送通道发送所述第一写请求信号，若同一条通信链路需要发送多个相同写地址的写请求信号时，则这多个写请求信号可以通过同一发送通道依次发送，从而降低了发送写请求写地址的冲突性。
图7为另一实施例提供的处理器的访问方法流程示意图。上述S102中通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号的步骤，包括：
S1021、查找所述第一写请求配置表以及所述第二写请求配置表中是否存在所述第一写请求信号对应的写地址。
具体的，上述装置可以分别在第一写请求配置表以及第二写请求配置表中，查找两个写请求配置表中存储的已发送但未返回响应的所有写请求信号对应的写地址中，是否存在与第一写请求信号对应的写地址相同的写地址。
S1022、若存在所述第一写请求信号对应的写地址，则得到第一查找结果，并根据所述第一查找结果获取第一选择信号。
可选的，上述S1021在查找所述第一写请求配置表中是否存在所述第一写请求信号对应的信息的步骤之后，所述方法还包括：若不存在所述第一写请求信号对应的写地址，得到第二查找结果，并根据所述第二查找结果获取第二选择信号。
需要说明的是，若上述装置包括两条通信链路，则可以表征该装置需要发送两个不同的写请求信号，同时，当两个写请求信号的写地址相同时，则得到的查找结果可以相等，从而得到的选择信号也可以相等。
具体的，若第一写请求配置表或第二写请求配置表中，存在与第一写请求信号对应的写地址相同的写地址，则得到第一查找结果，否则，可以得到第二查找结果。可选的，第一查找结果可以为高电平信号1，第二查找结果可以为低电平信号0。
本实施例提供的一种处理器的访问方法，查找所述第一写请求配置表中是否存在所述第一写请求信号对应的写地址，若存在所述第一写请求信号对应的写地址，则得到第一查找结果，否则，得到第二查找结果，并根据第一查找结果和第二查找结果进而确定发送通道，若同一条通信链路需要发送多个相同写地址的写请求信号时，则这多个写请求信号可以通过同一发送通道依次发送，从而降低了发送写请求写地址的冲突性。
在其中一个实施例中，在上述S104通过所述发送通道发送所述第一写请求信号的步骤之后，还包括：
S105、通过所述第一写请求信号以及所述写请求响应信号，更新所述第一写请求配置表或所述第二写请求配置表，得到更新后的第三写请求配置表。
可选的，上述S105中通过所述第一写请求信号以及所述写请求响应信号，更新所述第一写请求配置表或所述第二写请求配置表，得到更新后的第三写请求配置表的步骤，包括：
S1051、将所述第一写请求信号添加至所述第一写请求配置表或所述第二写请求配置表中。
具体的，添加至所述第一写请求配置表或所述第二写请求配置表中的写请求信号，可以表征为已发送但未返回响应的写请求信号，此时，第一写请求信号可以为已发送但未返回响应的写请求信号。
S1052、在添加处理后的所述第一写请求配置表或所述第二写请求配置表中，查找写请求响应信号对应的流水号，并将所述第一写请求配置表或所述第二写请求配置表中流水号相同的写请求信号删除，得到更新后的第三写请求配置表。
具体的，若上述装置包括一条通信链路时，则本实施例中可以只更新第一写请求配置表或第二写请求配置表；若上述装置包括两条通信链路时，则本实施例中可以更新第一写请求配置表和/或第二写请求配置表，同时更新两个写请求配置表时，可以得到更新后的第三写请求配置表和第四写请求配置表。
示例性的，上述装置包括一条通信链路，如图2所示，该链路可以包括发送通道0和发送通道1，以及对应的响应返回通道0和响应返回通道1，图中已用数字0和1标记，发送通道0上连接的写请求配置表更新电路可以得到第一写请求配置表，发送通道1上连接的写请求配置表更新电路可以得到第二写请求配置表，若该装置可以通过发送通道0发送第一写请求信号，此时，可以将第一写请求信号添加至第一写请求配置表中，并通过响应返回通道0返回写请求响应信号，同时，还可以在添加处理后的第一写请求配置表中删除相同流水号对应的写请求信号，得到第三写请求配置表，否则，更新第二写请求配置表。
S106、接收第二写请求信号。
可选的，若上述装置包括一条通信链路时，在第一写请求信号发送结束后还可以继续发送第二写请求信号。
S107、将所述第二写请求信号作为所述第一写请求信号，将所述第三写请求配置表作为所述第一写请求配置表或所述第二写请求配置表，继续执行所述通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号。
具体的，上述装置继续发送另一第二写请求信号时，可以将更新后的写请求配置表作为对应更新前的写请求配置表，并将此时需要待发送的第二写请求信号作为第一写请求信号，继续执行发送写请求信号的过程。示例性的，若发送第一写请求过程中，更新的是第一写请求配置表，此时，需要将更新后的第三写请求配置表作为第一写请求配置表，否则，将第三写请求配置表作为第一写请求配置表；另外，若上述装置包括两条通信链路，同时发送两个不同的写请求信号，在发送过程中，需要对第一写请求配置表进行更新得到第三写请求配置表，对第二写请求配置表进行更新得到第四写请求配置表，在这种情况下，可以将更新后的第三写请求配置表作为第一写请求配置表，将第四写请求配置表作为第二写请求配置表，在执行下一次发送过程。
可选的，在上述S104通过所述发送通道发送所述第一写请求信号的步骤之后，还包括：将未发送至片上系统总线的所述第一写请求信号存储至缓冲器中。
需要说明的是，若处理器的访问装置通过接收电路输送写请求信号后，且未将该写请求信号发送至片上系统总线，此时，可以将该写请求信号暂时存储至缓冲器中，根据实际需求，可以将缓冲器中存储的所有写请求信号依次发送至片上系统总线。
本实施例提供的一种处理器的访问方法，该方法可以通过已发送但未返回响应的写请求信号，以及写请求响应信号，不断更新写请求配置表，从而能够节省写请求配置表所占用的存储空间，并且能够在更新后的写请求配置表中查找下一次新请求信号的写地址，根据查找结果获取选择信号，通过选择信号确定发送新请求信号的发送通道，并通过该发送通过发送新请求信号，以降低发送写请求写地址的冲突性。
应该理解的是，虽然图6-7的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图6-7中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，提供了一种计算机设备，其内部结构图可以如图8所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种驾驶辅助系统的控制方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图8中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：
接收第一写请求信号、第一写请求配置表和第二写请求配置表；
通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号；
通过所述选择信号确定发送所述第一写请求信号的发送通道；
通过所述发送通道发送所述第一写请求信号。
在一个实施例中，提供了一种存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
接收第一写请求信号、第一写请求配置表和第二写请求配置表；
通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号；
通过所述选择信号确定发送所述第一写请求信号的发送通道；
通过所述发送通道发送所述第一写请求信号。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种处理器的访问装置，其特征在于，所述处理器的访问装置包括：接收电路、写请求配置表更新电路以及选择信号获取电路，所述接收电路的输出端与所述写请求配置表更新电路的输入端连接，所述写请求配置表更新电路的输出端与所述选择信号获取电路的输入端连接，所述选择信号获取电路的输出端与所述接收电路的输入端连接；
其中，所述接收电路用于接收选择信号、写请求信号以及写请求响应信号，并根据所述选择信号确定发送写请求信号的通道，所述写请求配置表更新电路用于接收所述接收电路输入的所述写请求信号，并将所述写请求信号添加至写请求配置表，并根据接收电路输入的写请求响应信号，删除所述写请求配置表中存储的对应写请求信号，所述选择信号获取电路用于接收所述写请求配置表更新电路输入的所述写请求配置表，以及所述写请求信号，并通过所述写请求配置表以及所述写请求信号进行查找处理，得到所述选择信号；访问装置包括一条或两条通信链路，若所述访问装置包括两条通信链路时，所述两条通信链路共用两条发送通道。
2.根据权利要求1所述的访问装置，其特征在于，所述访问装置还包括：缓冲器，所述缓冲器的输入端与所述接收电路的输出端连接，所述缓冲器的输出端与所述接收电路的输入端连接，所述缓冲器用于缓存接收电路待发送的所述写请求信号，和/或缓存片上系统总线返回的所述写请求响应信号。
3.根据权利要求2所述的访问装置，其特征在于，所述接收电路包括：数据分配器、数据选择器，所述数据分配器的输出端分别与所述数据选择器的输入端连接，所述选择信号获取电路的输出端与所述数据选择器的输入端连接，其中，所述数据分配器用于根据接收到的所述选择信号，确定发送所述写请求信号的发送通道，并通过所述发送通道发送所述写请求信号，多个所述数据选择器用于接收所述发送通道发送的所述写请求信号。
4.根据权利要求3所述的访问装置，其特征在于，所述数据分配器还用于通过响应返回通道，将接收到的所述写请求响应信号返回至所述数据选择器，所述数据选择器还用于接收所述响应返回通道发送的所述写请求响应信号。
5.根据权利要求2所述的访问装置，其特征在于，所述选择信号获取电路包括：写地址查询单元以及选择信号获取单元，所述写地址查询单元的输出端与所述选择信号获取单元的输入连接；其中，所述写地址查询单元用于接收所述写请求配置表更新电路输入的所述写请求配置表，以及所述写请求信号，并在所述写请求配置表中查找是否存在所述写请求信号的写地址，并得到查找结果，所述选择信号获取单元用于根据所述查找结果获取选择信号。
6.一种处理器的访问方法，其特征在于，所述访问方法通过上述权利要求1-5中任一项所述的访问装置实现，所述方法包括：
接收第一写请求信号、第一写请求配置表和第二写请求配置表；
通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号；
通过所述选择信号确定发送所述第一写请求信号的发送通道；
通过所述发送通道发送所述第一写请求信号；
将所述第一写请求信号添加至所述第一写请求配置表或所述第二写请求配置表中；
在完成添加后的所述第一写请求配置表或所述第二写请求配置表中，查找写请求响应信号对应的流水号，并将所述第一写请求配置表或所述第二写请求配置表中流水号相同的写请求信号删除，得到更新后的第三写请求配置表；
接收第二写请求信号；
将所述第二写请求信号作为所述第一写请求信号，将所述第三写请求配置表作为所述第一写请求配置表或所述第二写请求配置表，执行所述通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号。
7.根据权利要求6所述的方法，其特征在于，所述通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号，包括：
查找所述第一写请求配置表以及所述第二写请求配置表中是否存在所述第一写请求信号对应的写地址；
若存在所述第一写请求信号对应的写地址，则得到第一查找结果，并根据所述第一查找结果获取第一选择信号。
8.根据权利要求7所述的方法，其特征在于，在查找所述第一写请求配置表以及所述第二写请求配置表中是否存在所述第一写请求信号对应的写地址之后，还包括：若不存在所述第一写请求信号对应的写地址，得到第二查找结果，并根据所述第二查找结果获取第二选择信号。
9.根据权利要求8所述的方法，其特征在于，所述通过所述发送通道发送所述第一写请求信号之后，所述方法还包括：
通过所述第一写请求信号以及所述写请求响应信号，更新所述第一写请求配置表或所述第二写请求配置表，得到更新后的第三写请求配置表；
接收第二写请求信号；
将所述第二写请求信号作为所述第一写请求信号，将所述第三写请求配置表作为所述第一写请求配置表或所述第二写请求配置表，继续执行所述通过所述第一写请求配置表、所述第二写请求配置表以及所述第一写请求信号进行查找处理，得到选择信号。
10.根据权利要求9所述的方法，其特征在于，所述通过所述第一写请求信号以及所述写请求响应信号，更新所述第一写请求配置表或所述第二写请求配置表，得到更新后的第三写请求配置表，包括：
将所述第一写请求信号添加至所述第一写请求配置表或所述第二写请求配置表中；
在添加处理后的所述第一写请求配置表或所述第二写请求配置表中，查找写请求响应信号对应的流水号，并将所述第一写请求配置表或所述第二写请求配置表中流水号相同的写请求信号删除，得到更新后的第三写请求配置表。
11.一种计算机设备，包括存储器、处理器，所述存储器上存储有可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求6至10中任一项所述方法的步骤。
CN201910756912.4A 2019-08-16 2019-08-16 处理器的访问装置、方法及计算机设备 Active CN112395245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910756912.4A CN112395245B (zh) 2019-08-16 2019-08-16 处理器的访问装置、方法及计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910756912.4A CN112395245B (zh) 2019-08-16 2019-08-16 处理器的访问装置、方法及计算机设备

Publications (2)

Publication Number Publication Date
CN112395245A CN112395245A (zh) 2021-02-23
CN112395245B true CN112395245B (zh) 2023-04-28

Family

ID=74601879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910756912.4A Active CN112395245B (zh) 2019-08-16 2019-08-16 处理器的访问装置、方法及计算机设备

Country Status (1)

Country Link
CN (1) CN112395245B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114285828B (zh) * 2021-12-21 2024-02-02 浙江中控技术股份有限公司 一种地址冲突处理方法、系统、存储介质及网络设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106598768A (zh) * 2016-11-28 2017-04-26 华为技术有限公司 一种处理写请求的方法、装置和数据中心

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060567A1 (ja) * 2007-11-09 2009-05-14 Panasonic Corporation データ転送制御装置、データ転送装置、データ転送制御方法及び再構成回路を用いた半導体集積回路
CN105849688B (zh) * 2014-12-01 2019-10-22 华为技术有限公司 数据写入的方法、装置、设备和存储系统
JP2016177478A (ja) * 2015-03-19 2016-10-06 株式会社リコー 信号転送装置、情報処理装置、及び信号転送方法
CN106330770A (zh) * 2015-06-29 2017-01-11 深圳市中兴微电子技术有限公司 一种共享缓存分配方法及装置
CN106557282B (zh) * 2016-11-07 2019-08-23 华为技术有限公司 响应写请求的方法和装置
EP3493069B1 (en) * 2017-11-29 2021-02-17 ARM Limited Resource allocation for atomic data access requests

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106598768A (zh) * 2016-11-28 2017-04-26 华为技术有限公司 一种处理写请求的方法、装置和数据中心

Also Published As

Publication number Publication date
CN112395245A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
CN107870728B (zh) 用于移动数据的方法和设备
CN106919634B (zh) 跨应用共享数据的方法及网页浏览器
CN111190854B (zh) 通信数据处理方法、装置、设备、系统和存储介质
CN111400625B (zh) 页面处理方法、装置、电子设备及计算机可读存储介质
CN113961510B (zh) 一种文件处理方法、装置、设备及存储介质
CN115470156A (zh) 基于rdma的内存使用方法、系统、电子设备和存储介质
CN116089321A (zh) 内存管理方法、装置、电子装置和存储介质
CN114637703B (zh) 数据访问装置、方法、可读介质和电子设备
CN111309805B (zh) 数据库的数据读写方法及装置
CN112395245B (zh) 处理器的访问装置、方法及计算机设备
CN111803917A (zh) 资源的处理方法和装置
CN107451070B (zh) 一种数据的处理方法和服务器
CN112506676B (zh) 进程间的数据传输方法、计算机设备和存储介质
CN115114042A (zh) 存储数据访问方法、装置、电子设备和存储介质
CN110059026B (zh) 一种目录处理方法、装置及存储系统
CN108228842B (zh) Docker镜像库文件存储方法、终端、设备以及存储介质
CN110022341B (zh) 一种数据传输方法及相关设备
CN112115521B (zh) 数据访问方法及装置
CN112395244B (zh) 处理器的访问装置及方法
CN112395243B (zh) 处理器的访问方法及装置
CN116303126A (zh) 缓存、数据的处理方法及电子设备
CN116225314A (zh) 数据写入方法、装置、计算机设备和存储介质
CN112764897B (zh) 任务请求的处理方法、装置、系统及计算机可读存储介质
CN114238264A (zh) 数据处理方法、装置、计算机设备和存储介质
CN115114192A (zh) 存储器接口、功能核、众核系统和存储数据访问方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant