CN116303126A - 缓存、数据的处理方法及电子设备 - Google Patents

缓存、数据的处理方法及电子设备 Download PDF

Info

Publication number
CN116303126A
CN116303126A CN202310286379.6A CN202310286379A CN116303126A CN 116303126 A CN116303126 A CN 116303126A CN 202310286379 A CN202310286379 A CN 202310286379A CN 116303126 A CN116303126 A CN 116303126A
Authority
CN
China
Prior art keywords
cache
target
data
memory
target address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310286379.6A
Other languages
English (en)
Other versions
CN116303126B (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Moore Threads Technology Co Ltd
Original Assignee
Moore Threads Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Moore Threads Technology Co Ltd filed Critical Moore Threads Technology Co Ltd
Priority to CN202310286379.6A priority Critical patent/CN116303126B/zh
Publication of CN116303126A publication Critical patent/CN116303126A/zh
Application granted granted Critical
Publication of CN116303126B publication Critical patent/CN116303126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本公开涉及信息处理技术领域，尤其涉及一种缓存、数据的处理方法及电子设备，所述缓存包括：触发器阵列，用以接收访问请求；确定目标地址标识；在目标地址标识与其中存储的第一地址标识匹配失败的情况下，发送目标地址标识至缓存索引随机存储器；缓存索引随机存储器，用以接收目标地址标识；在目标地址标识与其中存储的第二地址标识匹配成功的情况下，发送命中信号至请求存储器；请求存储器，用以在接收到命中信号的情况下，读取缓存数据随机存储器中与目标地址标识对应的目标数据；缓存数据随机存储器，用以存储数据；在目标数据被访问时，利用目标数据响应访问请求。本公开实施例提供的缓存可节省缓存所在的芯片的面积、降低延迟、节省功耗。

Description

缓存、数据的处理方法及电子设备
技术领域
本公开涉及信息处理技术领域，尤其涉及一种缓存、数据的处理方法及电子设备。
背景技术
缓存(或称cache)是一种高速存储器，可应用于处理器与内存之间的数据交换，在处理器需要读取一个数据时，优先在缓存中查找，若在缓存中命中，即可直接在缓存中进行数据读取，由于缓存的传输速度相较于内存更快，故缓存可实现数据的高速传输。而缓存的数据传输速度会直接影响处理器中上层任务的处理速度，故如何更好地实现缓存的数据处理能力，是开发人员亟需解决的技术问题。
发明内容
本公开提出了一种缓存的技术方案。
根据本公开的一方面，提供了一种缓存，所述缓存包括：触发器阵列，用以接收访问请求；确定所述访问请求中的目标地址标识；在所述目标地址标识与所述触发器阵列中存储的第一地址标识匹配失败的情况下，发送所述目标地址标识至缓存索引随机存储器；缓存索引随机存储器，与所述触发器阵列相连，用以接收所述目标地址标识；在所述目标地址标识与所述缓存索引随机存储器中存储的第二地址标识匹配成功的情况下，发送命中信号至请求存储器；请求存储器，与所述触发器阵列、所述缓存索引随机存储器相连，用以在接收到命中信号的情况下，读取缓存数据随机存储器中与所述目标地址标识对应的目标数据；缓存数据随机存储器，与所述请求存储器相连，用以存储数据；以及在所述目标数据被访问时，利用所述目标数据响应所述访问请求。
在一种可能的实施方式中，所述触发器阵列还用以在所述目标地址标识与所述第一地址标识匹配失败的情况下，在所述触发器阵列中分配第一缓存行；所述缓存索引随机存储器还用以在所述目标地址标识与所述第二地址标识匹配成功的情况下，将所述目标地址标识发送至所述触发器阵列；所述触发器阵列还用以在分配有所述第一缓存行、且接收到所述目标地址标识的情况下，将所述目标地址标识保存至所述第一缓存行。
在一种可能的实施方式中，所述触发器阵列还用以在所述目标地址标识与所述第一地址标识匹配失败、且所述触发器阵列存储空间不足的情况下，根据预设规则，在所述触发器阵列中确定目标缓存行；在所述目标缓存行保存有地址标识的情况下，将所述地址标识发送至缓存索引随机存储器；释放所述目标缓存行中存储的数据，并作为第一缓存行；所述缓存索引随机存储器还用以在接收到所述地址标识的情况下，保存所述地址标识。
在一种可能的实施方式中，所述触发器阵列包括多个缓存行，所述预设规则包括以下任意一项：在所述多个缓存行中随机确定一个缓存行作为目标缓存行、将所述多个缓存行中数据的写入时间最早的缓存行作为目标缓存行、将所述多个缓存行中数据的访问次数最少的缓存行作为目标缓存行。
在一种可能的实施方式中，所述缓存索引随机存储器还用以在所述目标地址标识与所述第二地址标识匹配失败的情况下，在所述缓存索引随机存储器中分配第二缓存行；发送未命中信号至所述请求存储器；所述请求存储器还用以在接收到所述未命中信号的情况下，发送所述目标地址标识至与所述缓存相连的存储介质；在接收到所述存储介质发送的目标地址标识对应的目标数据的情况下，发送所述目标地址标识至所述触发器阵列以及所述缓存索引随机存储器；发送所述目标数据至所述缓存数据随机存储器；所述缓存索引随机存储器还用以在分配有所述第二缓存行、且接收到所述目标地址标识的情况下，将所述目标地址标识保存至所述第二缓存行；所述缓存数据随机存储器还用以接收并保存所述目标数据。
在一种可能的实施方式中，所述缓存索引随机存储器还用以在所述目标地址标识与所述第二地址标识匹配失败、且所述缓存索引随机存储器存储空间不足的情况下，根据预设规则，在所述缓存索引随机存储器中确定目标缓存行；释放所述目标缓存行中存储的数据，并作为第二缓存行；发送未命中信号至所述请求存储器。
在一种可能的实施方式中，所述缓存索引随机存储器包括多个缓存行，所述预设规则包括以下任意一项：在所述多个缓存行中确定一个缓存行作为目标缓存行、将所述多个缓存行中数据的写入时间最早的缓存行作为目标缓存行、将所述多个缓存行中数据的访问次数最少的缓存行作为目标缓存行。
在一种可能的实施方式中，所述触发器阵列还用以在所述目标地址标识与所述第一地址标识匹配成功的情况下，发送命中信号至所述请求存储器。
在一种可能的实施方式中，所述访问请求还包括：地址偏移量；所述请求存储器还用以在接收到命中信号的情况下，根据所述目标地址标识、所述地址偏移量，生成目标地址；在所述缓存数据随机存储器中读取所述目标地址，得到数据，并作为所述目标地址标识对应的目标数据。
根据本公开的一方面，提供了一种数据的处理方法，应用于缓存，所述处理方法包括：通过触发器阵列，接收访问请求，并确定所述访问请求中的目标地址标识；通过触发器阵列，在所述目标地址标识与所述触发器阵列中存储的第一地址标识匹配失败的情况下，发送所述目标地址标识至缓存索引随机存储器；通过缓存索引随机存储器，接收所述目标地址标识，并在所述目标地址标识与所述缓存索引随机存储器中存储的第二地址标识匹配成功的情况下，发送命中信号至请求存储器；通过所述请求存储器，在接收到命中信号的情况下，读取缓存数据随机存储器中与所述目标地址标识对应的目标数据；通过所述数据随机存储器，在所述目标数据被访问时，利用所述目标数据响应所述访问请求。
根据本公开的一方面，提供了一种电子设备，所述电子设备包括处理器、上述缓存。
在本公开实施例中，所述缓存包括：触发器阵列，用以接收访问请求、确定所述访问请求中的目标地址标识、发送所述目标地址标识至触发器阵列。在所述目标地址标识与所述触发器阵列中存储的第一地址标识匹配失败的情况下，发送所述目标地址标识至缓存索引随机存储器。缓存索引随机存储器，与所述触发器阵列相连，用以接收所述目标地址标识、在所述目标地址标识与所述缓存索引随机存储器中存储的第二地址标识匹配成功的情况下，发送命中信号至请求存储器。请求存储器，与所述触发器阵列、所述缓存索引随机存储器相连，用以在接收到命中信号的情况下，读取缓存数据随机存储器中与所述目标地址标识对应的目标数据。缓存数据随机存储器，与所述请求存储器相连，用以存储数据。本公开实施例提供的缓存，包括了触发器阵列以及缓存索引随机存储器，由于缓存索引随机存储器相较于单纯的触发器阵列可减少占用面积，故本公开实施例提供的缓存其占用的芯片面积更小。此外，考虑到访问缓存索引随机存储器可能带来延迟、增加缓存功耗，故本公开实施例可通过先访问触发器阵列再访问缓存索引随机存储器的方式，减少经常访问缓存索引随机存储器可能造成的延迟、功耗。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出了根据本公开实施例提供的缓存的框图。
图2示出了根据本公开实施例提供的缓存的参考示意图。
图3示出了根据本公开实施例提供的缓存的参考示意图。
图4示出了根据本公开实施例提供的数据的处理方法的流程图。
图5示出了根据本公开实施例提供的一种电子设备的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
相关技术中，缓存中的标签(或称tag)存储于触发器阵列中，该标签与缓存中储存的数据对应，处理器在需要进行数据访问的情况下，下发目标标签至缓存，而后由缓存将目标标签与触发器阵列中存储的所有标签校对，确定是否命中。此举虽然在电路结构上较为简单，但是触发器阵列通常占用的面积较大，也会导致缓存的占用面积较大。
有鉴于此，本公开实施例提供了一种缓存，所述缓存包括：触发器阵列，用以接收访问请求、确定所述访问请求中的目标地址标识、发送所述目标地址标识至触发器阵列。在所述目标地址标识与所述触发器阵列中存储的第一地址标识匹配失败的情况下，发送所述目标地址标识至缓存索引随机存储器。缓存索引随机存储器，与所述触发器阵列相连，用以接收所述目标地址标识、在所述目标地址标识与所述缓存索引随机存储器中存储的第二地址标识匹配成功的情况下，发送命中信号至请求存储器。请求存储器，与所述触发器阵列、所述缓存索引随机存储器相连，用以在接收到命中信号的情况下，读取缓存数据随机存储器中与所述目标地址标识对应的目标数据。缓存数据随机存储器，与所述请求存储器相连，用以存储数据。本公开实施例提供的缓存，包括了触发器阵列以及缓存索引随机存储器，由于缓存索引随机存储器相较于单纯的触发器阵列可减少占用面积，故本公开实施例提供的缓存其占用的芯片面积更小。此外，考虑到访问缓存索引随机存储器可能带来延迟、增加缓存功耗，故本公开实施例可通过先访问触发器阵列再访问缓存索引随机存储器的方式，减少经常访问缓存索引随机存储器可能造成的延迟、功耗。
参阅图1所示，图1示出了根据本公开实施例提供的缓存的框图，结合图1所示，所述缓存100(示例性地，上述缓存可为显示芯片或主控芯片中的Level2缓存)可包括：触发器阵列110，用以接收访问请求。确定所述访问请求中的目标地址标识。示例性地，上述访问请求的具体格式，本公开实施例在此不做限定，开发人员可根据实际情况进行设定，具备缓存访问功能即可。上述目标地址标识可表现为相关技术中的标签(或称tag)。上述触发器阵列可表现为flop array。
在所述目标地址标识与所述触发器阵列中存储的第一地址标识匹配失败的情况下，发送所述目标地址标识至缓存索引随机存储器。示例性地，上述触发器阵列中存储了多个地址标识。由于触发器阵列的电路结构更为简单，且延迟、功耗较小，故本公开实施例首先尝试在触发器阵列中寻找目标标识，而后再在缓存索引随机存储器中寻找目标标识，可提高功耗、延迟的降低程度。在一种可能的实施方式中，所述触发器阵列还用以在所述目标地址标识与所述第一地址标识匹配成功的情况下，发送命中信号至所述请求存储器。示例性地，本公开实施例在此不限定命中信号的具体构成，开发人员可视情况进行设定，命中信号能够被请求存储器识别为访问命中即可。
在一种可能的实施方式中，所述触发器阵列还用以在所述目标地址标识与所述第一地址标识匹配失败的情况下，在所述触发器阵列中分配第一缓存行。所述缓存索引随机存储器还用以在所述目标地址标识与所述第二地址标识匹配成功的情况下，将所述目标地址标识发送至所述触发器阵列。所述触发器阵列还用以在分配有所述第一缓存行、且接收到所述目标地址标识的情况下，将所述目标地址标识保存至所述第一缓存行。本公开实施例考虑到后续的访问请求中可能会继续访问上述目标地址标识，故在缓存索引随机存储器匹配成功的情况下，将上述目标地址标识存储至上述触发器阵列中，以使后续再次对该目标地址标识进行访问时，可直接在触发器阵列中匹配成功，有利于降低缓存索引随机存储器的访问可能，进而降低访问缓存索引随机存储器所产生的功耗、延迟。
在一种可能的实施方式中，所述触发器阵列还用以在所述目标地址标识与所述第一地址标识匹配失败、且所述触发器阵列存储空间不足的情况下，根据预设规则，在所述触发器阵列中确定目标缓存行。在所述目标缓存行保存有地址标识的情况下，将所述地址标识发送至缓存索引随机存储器。释放所述目标缓存行中存储的数据，并作为第一缓存行。所述缓存索引随机存储器还用以在接收到所述地址标识的情况下，保存所述地址标识。示例性地，上述存储空间不足可表现为触发器阵列中数据为空的缓存行的总数为0。在一种可能的实施方式中，所述触发器阵列包括多个缓存行，所述预设规则包括以下任意一项：在所述多个缓存行中随机确定一个缓存行作为目标缓存行、将所述多个缓存行中数据的写入时间最早的缓存行作为目标缓存行、将所述多个缓存行中数据的访问次数最少的缓存行作为目标缓存行。本公开实施例提供的缓存，可通过预设规则的方式，在触发器阵列存储的地址标识已满的情况下，对触发器阵列存储的地址标识进行替换，并将被替换的地址标识转发至缓存索引随机存储器中进行存储，以保证地址标识与缓存数据随机存储器中数据的对应完整性。
继续参阅图1所示，缓存索引随机存储器120，与所述触发器阵列相连，用以接收所述目标地址标识。在所述目标地址标识与所述缓存索引随机存储器中存储的第二地址标识匹配成功的情况下，发送命中信号至请求存储器。
请求存储器130，与所述触发器阵列、所述缓存索引随机存储器相连，用以在接收到命中信号的情况下，读取缓存数据随机存储器中与所述目标地址标识对应的目标数据。
缓存数据随机存储器140，与所述请求存储器相连，用以存储数据，以及在所述目标数据被访问时，利用所述目标数据响应所述访问请求。示例性地，上述缓存索引随机存储器可保存有缓存数据随机存储器中数据对应的全部地址标识。在一个示例中，所述请求存储器在读取缓存数据随机存储器时可带有反馈数据所需要的边带信号(或称sideband信号)，以使缓存数据随机存储器可直接响应所述访问请求，将需要反馈的目标信号发送至上级模块(也即上文中发送访问请求的模块，具体可结合电子设备的架构而定)。示例性地，上述缓存数据随机存储器可表现为RAM(Random Access Memory)。
在一种可能的实施方式中，所述缓存索引随机存储器还用以在所述目标地址标识与所述第二地址标识匹配失败的情况下，在所述缓存索引随机存储器中分配第二缓存行。发送未命中信号至所述请求存储器。所述请求存储器还用以在接收到所述未命中信号的情况下，发送所述目标地址标识至与所述缓存相连的存储介质。在接收到所述存储介质发送的目标地址标识对应的目标数据的情况下，发送所述目标地址标识至所述触发器阵列以及所述缓存索引随机存储器。发送所述目标数据至所述缓存数据随机存储器。所述缓存索引随机存储器还用以在分配有所述第二缓存行、且接收到所述目标地址标识的情况下，将所述目标地址标识保存至所述第二缓存行。所述缓存数据随机存储器还用以接收并保存所述目标数据。示例性地，上述存储介质可为上述缓存的下一层级的存储(例如层级数与数据传输速度负相关)，例如：若上述缓存为level2缓存，则上述存储介质可为level3缓存。若上述缓存为level3缓存，则上述存储介质可为内存。在一个示例中，请求存储器可包括请求队列、控制器，其中控制器可负责对缓存的控制，例如与上述存储介质的交互。上述请求队列可为一块被开辟的存储空间，也可作为一个单独的硬件，本公开实施例在此不做限制，用以与缓存数据随机存储器进行交互即可。本公开实施例提供的缓存，可在目标地址标识与触发器阵列、缓存索引随机存储器中的地址标识均匹配失败的情况下，访问所述缓存连接的存储介质，若在该存储介质中命中，则缓存将目标地址标识存储至触发器阵列、缓存索引随机存储器中，将目标地址标识对应的目标数据存储至缓存数据随机存储器中，以提高后续访问该目标地址标识的目标数据的访问速度。
在一种可能的实施方式中，所述缓存索引随机存储器还用以在所述目标地址标识与所述第二地址标识匹配失败、且所述缓存索引随机存储器存储空间不足的情况下，根据预设规则，在所述缓存索引随机存储器中确定目标缓存行。释放所述目标缓存行中存储的数据，并作为第二缓存行。发送未命中信号至所述请求存储器。示例性地，上述存储空间不足可表现为触发器阵列中数据为空的缓存行的总数为0。在一种可能的实施方式中，所述缓存索引随机存储器包括多个缓存行，所述预设规则包括以下任意一项：在所述多个缓存行中确定一个缓存行作为目标缓存行、将所述多个缓存行中数据的写入时间最早的缓存行作为目标缓存行、将所述多个缓存行中数据的访问次数最少的缓存行作为目标缓存行。本公开实施例提供的缓存，在缓存索引随机存储器中的地址标识已满的情况下，可根据预设规则释放目标缓存行，并释放缓存数据随机存储器中目标缓存行的地址标识对应的数据，以备后续对存储介质发送的目标数据进行存储。
在一种可能的实施方式中，所述访问请求还包括：地址偏移量。所述请求存储器还用以在接收到命中信号的情况下，根据所述目标地址标识、所述地址偏移量，生成目标地址。在所述缓存数据随机存储器中读取所述目标地址，得到数据，并作为所述目标地址标识对应的目标数据。示例性地，上述目标地址标识可用以确定缓存数据随机存储器中的一条缓存行(或称cache line)，地址偏移量用以确定缓存行中此次具体需要读出的数据位置。上述目标地址可包括上述目标地址标识、地址偏移量，以据此在缓存数据随机存储器中查找目标数据。
参阅图2所示，图2示出了根据本公开实施例提供的缓存的参考示意图，结合图2，本公开实施例提供的缓存，在接收到访问请求的情况下，首先对触发器阵列中存储的地址标识进行查找，若未命中，则对缓存索引随机存储器中存储的地址标识进行查找，以此实现多级的数据查找流程。此外，触发器阵列中的缓存行在发生替换的情况下(可参考上文所述的根据预设规则，在所述触发器阵列中确定目标缓存行、释放所述目标缓存行中存储的数据)，可与缓存索引随机存储器进行交互，以使缓存索引随机存储器记录被替换的地址标识。若缓存索引随机存储器在发生更新的情况下(可参考上文所述的将所述目标地址标识保存至所述第二缓存行)，可与触发器阵列进行交互，以使目标地址标识保存至第一缓存行。示例性地，缓存索引随机存储器的更新可由存储介质发送的目标数据进行触发，以使缓存索引随机存储器对目标地址标识进行保存。
参阅图3所示，图3示出了根据本公开实施例提供的缓存的参考示意图，结合图3，本公开实施例提供了一种实际应用场景以供参考：缓存接收到访问请求，优先在触发器阵列中进行查找，若命中，则通过请求存储器访问缓存数据随机存储器。若未命中，则分配新的缓存行(可参考上文所述的第一缓存行)，并读取缓存索引随机存储器，在缓存索引随机存储器数据准备完毕，在可被读取的情况下，在缓存索引随机存储器中进行目标地址标识的查找，若命中，则通过请求存储器访问缓存数据随机存储器，并更新触发器阵列中保存的地址标识(可参考上文所述的将所述目标地址标识保存至所述第一缓存行)。若未命中，则为缓存索引随机存储器分配新的缓存行(可参考上文所述的第二缓存行)。若触发器阵列中发生缓存行的替换，则更新缓存索引随机存储器中保存的地址标识(可参考上文所述的将所述目标地址标识保存至所述第二缓存行)。
参阅图4，图4示出了根据本公开实施例提供的数据的处理方法的流程图，结合图4，本公开实施例还提供了一种数据的处理方法，所述处理方法应用于缓存，所述处理方法包括：步骤S100，通过触发器阵列，接收访问请求，并确定所述访问请求中的目标地址标识。步骤S200，通过触发器阵列，在所述目标地址标识与所述触发器阵列中存储的第一地址标识匹配失败的情况下，发送所述目标地址标识至缓存索引随机存储器。步骤S300，通过缓存索引随机存储器，接收所述目标地址标识，并在所述目标地址标识与所述缓存索引随机存储器中存储的第二地址标识匹配成功的情况下，发送命中信号至请求存储器。步骤S400，通过所述请求存储器，在接收到命中信号的情况下，读取缓存数据随机存储器中与所述目标地址标识对应的目标数据。步骤S500，通过所述数据随机存储器，在所述目标数据被访问时，利用所述目标数据响应所述访问请求。
在一种可能的实施方式中，所述处理方法还包括：通过触发器阵列，在所述目标地址标识与所述第一地址标识匹配失败的情况下，在所述触发器阵列中分配第一缓存行；通过缓存索引随机存储器，在所述目标地址标识与所述第二地址标识匹配成功的情况下，将所述目标地址标识发送至所述触发器阵列；通过触发器阵列，在分配有所述第一缓存行、且接收到所述目标地址标识的情况下，将所述目标地址标识保存至所述第一缓存行。
在一种可能的实施方式中，所述处理方法还包括：通过触发器阵列，在所述目标地址标识与所述第一地址标识匹配失败、且所述触发器阵列存储空间不足的情况下，根据预设规则，在所述触发器阵列中确定目标缓存行；通过触发器阵列，在所述目标缓存行保存有地址标识的情况下，将所述地址标识发送至缓存索引随机存储器；通过触发器阵列，释放所述目标缓存行中存储的数据，并作为第一缓存行；通过缓存索引随机存储器，在接收到所述地址标识的情况下，保存所述地址标识。
在一种可能的实施方式中，所述触发器阵列包括多个缓存行，所述预设规则包括以下任意一项：在所述多个缓存行中随机确定一个缓存行作为目标缓存行、将所述多个缓存行中数据的写入时间最早的缓存行作为目标缓存行、将所述多个缓存行中数据的访问次数最少的缓存行作为目标缓存行。
在一种可能的实施方式中，所述处理方法还包括：通过缓存索引随机存储器，在所述目标地址标识与所述第二地址标识匹配失败的情况下，在所述缓存索引随机存储器中分配第二缓存行；通过缓存索引随机存储器，发送未命中信号至所述请求存储器；通过请求存储器，在接收到所述未命中信号的情况下，发送所述目标地址标识至与所述缓存相连的存储介质；通过请求存储器，在接收到所述存储介质发送的目标地址标识对应的目标数据的情况下，发送所述目标地址标识至所述触发器阵列以及所述缓存索引随机存储器；通过请求存储器，发送所述目标数据至所述缓存数据随机存储器；通过缓存索引随机存储器，在分配有所述第二缓存行、且接收到所述目标地址标识的情况下，将所述目标地址标识保存至所述第二缓存行；通过缓存数据随机存储器，接收并保存所述目标数据。
在一种可能的实施方式中，所述处理方法还包括：通过缓存索引随机存储器，在所述目标地址标识与所述第二地址标识匹配失败、且所述缓存索引随机存储器存储空间不足的情况下，根据预设规则，在所述缓存索引随机存储器中确定目标缓存行；通过缓存索引随机存储器，释放所述目标缓存行中存储的数据，并作为第二缓存行；通过缓存索引随机存储器，发送未命中信号至所述请求存储器。
在一种可能的实施方式中，所述缓存索引随机存储器包括多个缓存行，所述预设规则包括以下任意一项：在所述多个缓存行中确定一个缓存行作为目标缓存行、将所述多个缓存行中数据的写入时间最早的缓存行作为目标缓存行、将所述多个缓存行中数据的访问次数最少的缓存行作为目标缓存行。
在一种可能的实施方式中，所述处理方法还包括：通过触发器阵列，在所述目标地址标识与所述第一地址标识匹配成功的情况下，发送命中信号至所述请求存储器。
在一种可能的实施方式中，所述访问请求还包括：地址偏移量；所述处理方法还包括：通过请求存储器，在接收到命中信号的情况下，根据所述目标地址标识、所述地址偏移量，生成目标地址；通过请求存储器，在所述缓存数据随机存储器中读取所述目标地址，得到数据，并作为所述目标地址标识对应的目标数据。
可以理解，本公开提及的上述各个方法实施例，在不违背原理逻辑的情况下，均可以彼此相互结合形成结合后的实施例，限于篇幅，本公开不再赘述。本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
此外，本公开还提供了电子设备、计算机可读存储介质、程序，上述均可用来实现本公开提供的任一种数据的处理方法，相应技术方案和描述和参见方法部分的相应记载，不再赘述。
该方法与计算机系统的内部结构存在特定技术关联，且能够解决如何提升硬件运算效率或执行效果的技术问题(包括减少数据存储量、减少数据传输量、提高硬件处理速度等)，从而获得符合自然规律的计算机系统内部性能改进的技术效果。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现可以参照上文方法实施例的描述，为了简洁，这里不再赘述。
本公开实施例还提出一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。计算机可读存储介质可以是易失性或非易失性计算机可读存储介质。
本公开实施例还提出一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以执行上述方法。
本公开实施例还提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备的处理器中运行时，所述电子设备中的处理器执行上述方法。
电子设备可以被提供为终端设备、服务器或其它形态的设备。
参阅图5所示，图5示出了根据本公开实施例提供的一种电子设备1900的框图。例如，电子设备1900可以被提供为一服务器或终端设备。参照图5，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件1922被配置为执行指令，以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入输出接口1958。电子设备1900可以操作基于存储在存储器1932的操作系统，例如微软服务器操作系统(Windows ServerTM)，苹果公司推出的基于图形用户界面操作系统(Mac OS XTM)，多用户多进程的计算机操作系统(UnixTM),自由和开放原代码的类Unix操作系统(LinuxTM)，开放原代码的类Unix操作系统(FreeBSDTM)或类似。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器1932，上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是(但不限于)电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
该计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。
本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的撰写顺序并不意味着严格的执行顺序而对实施过程构成任何限定，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
若本申请技术方案涉及个人信息，应用本申请技术方案的产品在处理个人信息前，已明确告知个人信息处理规则，并取得个人自主同意。若本申请技术方案涉及敏感个人信息，应用本申请技术方案的产品在处理敏感个人信息前，已取得个人单独同意，并且同时满足“明示同意”的要求。例如，在摄像头等个人信息采集装置处，设置明确显著的标识告知已进入个人信息采集范围，将会对个人信息进行采集，若个人自愿进入采集范围即视为同意对其个人信息进行采集；或者在个人信息处理的装置上，利用明显的标识/信息告知个人信息处理规则的情况下，通过弹窗信息或请个人自行上传其个人信息等方式获得个人授权；其中，个人信息处理规则可包括个人信息处理者、个人信息处理目的、处理方式以及处理的个人信息种类等信息。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (11)

1.一种缓存，其特征在于，所述缓存包括：
触发器阵列，用以接收访问请求；确定所述访问请求中的目标地址标识；在所述目标地址标识与所述触发器阵列中存储的第一地址标识匹配失败的情况下，发送所述目标地址标识至缓存索引随机存储器；
缓存索引随机存储器，与所述触发器阵列相连，用以接收所述目标地址标识；在所述目标地址标识与所述缓存索引随机存储器中存储的第二地址标识匹配成功的情况下，发送命中信号至请求存储器；
请求存储器，与所述触发器阵列、所述缓存索引随机存储器相连，用以在接收到命中信号的情况下，读取缓存数据随机存储器中与所述目标地址标识对应的目标数据；
缓存数据随机存储器，与所述请求存储器相连，用以存储数据；以及在所述目标数据被访问时，利用所述目标数据响应所述访问请求。
2.如权利要求1所述的缓存，其特征在于，所述触发器阵列还用以在所述目标地址标识与所述第一地址标识匹配失败的情况下，在所述触发器阵列中分配第一缓存行；
所述缓存索引随机存储器还用以在所述目标地址标识与所述第二地址标识匹配成功的情况下，将所述目标地址标识发送至所述触发器阵列；
所述触发器阵列还用以在分配有所述第一缓存行、且接收到所述目标地址标识的情况下，将所述目标地址标识保存至所述第一缓存行。
3.如权利要求2所述的缓存，其特征在于，所述触发器阵列还用以在所述目标地址标识与所述第一地址标识匹配失败、且所述触发器阵列存储空间不足的情况下，根据预设规则，在所述触发器阵列中确定目标缓存行；在所述目标缓存行保存有地址标识的情况下，将所述地址标识发送至缓存索引随机存储器；释放所述目标缓存行中存储的数据，并作为第一缓存行；
所述缓存索引随机存储器还用以在接收到所述地址标识的情况下，保存所述地址标识。
4.如权利要求3所述的缓存，其特征在于，所述触发器阵列包括多个缓存行，所述预设规则包括以下任意一项：在所述多个缓存行中随机确定一个缓存行作为目标缓存行、将所述多个缓存行中数据的写入时间最早的缓存行作为目标缓存行、将所述多个缓存行中数据的访问次数最少的缓存行作为目标缓存行。
5.如权利要求2所述的缓存，其特征在于，所述缓存索引随机存储器还用以在所述目标地址标识与所述第二地址标识匹配失败的情况下，在所述缓存索引随机存储器中分配第二缓存行；发送未命中信号至所述请求存储器；
所述请求存储器还用以在接收到所述未命中信号的情况下，发送所述目标地址标识至与所述缓存相连的存储介质；在接收到所述存储介质发送的目标地址标识对应的目标数据的情况下，发送所述目标地址标识至所述触发器阵列以及所述缓存索引随机存储器；发送所述目标数据至所述缓存数据随机存储器；
所述缓存索引随机存储器还用以在分配有所述第二缓存行、且接收到所述目标地址标识的情况下，将所述目标地址标识保存至所述第二缓存行；
所述缓存数据随机存储器还用以接收并保存所述目标数据。
6.如权利要求5所述的缓存，其特征在于，所述缓存索引随机存储器还用以在所述目标地址标识与所述第二地址标识匹配失败、且所述缓存索引随机存储器存储空间不足的情况下，根据预设规则，在所述缓存索引随机存储器中确定目标缓存行；释放所述目标缓存行中存储的数据，并作为第二缓存行；发送未命中信号至所述请求存储器。
7.如权利要求6所述的缓存，其特征在于，所述缓存索引随机存储器包括多个缓存行，所述预设规则包括以下任意一项：在所述多个缓存行中确定一个缓存行作为目标缓存行、将所述多个缓存行中数据的写入时间最早的缓存行作为目标缓存行、将所述多个缓存行中数据的访问次数最少的缓存行作为目标缓存行。
8.如权利要求1所述的缓存，其特征在于，所述触发器阵列还用以在所述目标地址标识与所述第一地址标识匹配成功的情况下，发送命中信号至所述请求存储器。
9.如权利要求1至8中任意一项所述的缓存，其特征在于，所述访问请求还包括：地址偏移量；
所述请求存储器还用以在接收到命中信号的情况下，根据所述目标地址标识、所述地址偏移量，生成目标地址；在所述缓存数据随机存储器中读取所述目标地址，得到数据，并作为所述目标地址标识对应的目标数据。
10.一种数据的处理方法，应用于缓存，其特征在于，所述处理方法包括：
通过触发器阵列，接收访问请求，并确定所述访问请求中的目标地址标识；
通过触发器阵列，在所述目标地址标识与所述触发器阵列中存储的第一地址标识匹配失败的情况下，发送所述目标地址标识至缓存索引随机存储器；
通过缓存索引随机存储器，接收所述目标地址标识，并在所述目标地址标识与所述缓存索引随机存储器中存储的第二地址标识匹配成功的情况下，发送命中信号至请求存储器；
通过所述请求存储器，在接收到命中信号的情况下，读取缓存数据随机存储器中与所述目标地址标识对应的目标数据；
通过所述数据随机存储器，在所述目标数据被访问时，利用所述目标数据响应所述访问请求。
11.一种电子设备，其特征在于，所述电子设备包括处理器、如权利要求1至9中任意一项所述的缓存。
CN202310286379.6A 2023-03-22 2023-03-22 缓存、数据的处理方法及电子设备 Active CN116303126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310286379.6A CN116303126B (zh) 2023-03-22 2023-03-22 缓存、数据的处理方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310286379.6A CN116303126B (zh) 2023-03-22 2023-03-22 缓存、数据的处理方法及电子设备

Publications (2)

Publication Number Publication Date
CN116303126A true CN116303126A (zh) 2023-06-23
CN116303126B CN116303126B (zh) 2023-09-01

Family

ID=86792292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310286379.6A Active CN116303126B (zh) 2023-03-22 2023-03-22 缓存、数据的处理方法及电子设备

Country Status (1)

Country Link
CN (1) CN116303126B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117130663A (zh) * 2023-09-19 2023-11-28 摩尔线程智能科技(北京)有限责任公司 一种指令读取方法及l2指令缓存、电子设备和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108427647A (zh) * 2017-02-15 2018-08-21 三星电子株式会社 读取数据的方法以及混合存储器模块
WO2020199061A1 (zh) * 2019-03-30 2020-10-08 华为技术有限公司 一种处理方法、装置及相关设备
CN114860785A (zh) * 2022-07-08 2022-08-05 深圳云豹智能有限公司 缓存数据处理系统、方法、计算机设备和存储介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108427647A (zh) * 2017-02-15 2018-08-21 三星电子株式会社 读取数据的方法以及混合存储器模块
WO2020199061A1 (zh) * 2019-03-30 2020-10-08 华为技术有限公司 一种处理方法、装置及相关设备
CN114860785A (zh) * 2022-07-08 2022-08-05 深圳云豹智能有限公司 缓存数据处理系统、方法、计算机设备和存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117130663A (zh) * 2023-09-19 2023-11-28 摩尔线程智能科技(北京)有限责任公司 一种指令读取方法及l2指令缓存、电子设备和存储介质
CN117130663B (zh) * 2023-09-19 2024-06-11 摩尔线程智能科技(北京)有限责任公司 一种指令读取方法及l2指令缓存、电子设备和存储介质

Also Published As

Publication number Publication date
CN116303126B (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
CN108737325B (zh) 一种多租户数据隔离方法、装置及系统
CN107870728B (zh) 用于移动数据的方法和设备
WO2017107414A1 (zh) 文件操作方法和装置
CN110389905B (zh) 资源释放方法、资源分配方法、设备和计算机程序产品
US11201836B2 (en) Method and device for managing stateful application on server
CN111124270B (zh) 缓存管理的方法、设备和计算机程序产品
CN110119304B (zh) 一种中断处理方法、装置及服务器
CN116303126B (zh) 缓存、数据的处理方法及电子设备
CN109857545B (zh) 一种数据传输方法及装置
CN111124299A (zh) 数据存储管理方法、装置、设备、系统及存储介质
US11010307B2 (en) Cache management
CN108399046B (zh) 文件操作请求处理方法和装置
CN116320469A (zh) 一种虚拟化视频编解码系统及方法、电子设备和存储介质
EP3289466B1 (en) Technologies for scalable remotely accessible memory segments
CN116841624A (zh) 访存指令的调度方法、装置、电子设备和存储介质
CN116820579A (zh) 访存指令的调度方法、装置、电子设备和存储介质
CN116841623A (zh) 访存指令的调度方法、装置、电子设备和存储介质
CN115562871A (zh) 内存分配管理的方法和装置
CN115934585A (zh) 内存管理方法、装置和计算机设备
US11233847B1 (en) Management of allocated computing resources in networked environment
CN113805845A (zh) 随机数序列生成方法和随机数引擎
CN112104735A (zh) 一种文件传输方法、系统、装置及电子设备
US10372516B2 (en) Message processing
CN111782834A (zh) 图像检索的方法、装置、设备及计算机可读存储介质
CN112839071A (zh) 训练系统、训练数据访问方法及装置、电子设备、介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant