CN117130663A - 一种指令读取方法及l2指令缓存、电子设备和存储介质 - Google Patents
一种指令读取方法及l2指令缓存、电子设备和存储介质 Download PDFInfo
- Publication number
- CN117130663A CN117130663A CN202311214595.6A CN202311214595A CN117130663A CN 117130663 A CN117130663 A CN 117130663A CN 202311214595 A CN202311214595 A CN 202311214595A CN 117130663 A CN117130663 A CN 117130663A
- Authority
- CN
- China
- Prior art keywords
- cache
- instruction
- request
- target
- index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000003860 storage Methods 0.000 title claims abstract description 37
- 238000012545 processing Methods 0.000 claims abstract description 52
- 238000004590 computer program Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 5
- 230000010365 information processing Effects 0.000 description 4
- 102100032670 Endophilin-B1 Human genes 0.000 description 3
- 101000654648 Homo sapiens Endophilin-B1 Proteins 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30047—Prefetch instructions; cache control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本公开涉及一种指令读取方法及L2指令缓存、电子设备和存储介质，应用于多个着色器共享的L2指令缓存，包括：接收N个着色器发送的指令读取请求；在L2指令缓存中对N个指令读取请求进行并行地址查找，确定并行查找结果；在并行查找结果中包括多个缓存未命中的情况下，执行至少一次缓存替换操作，确定缓存替换结果，其中，每次缓存替换操作并行处理至少两个缓存未命中请求地址；根据并行查找结果和缓存替换结果，确定每个指令读取请求对应的目标指令，以及基于每个指令读取请求中包括的着色器标识，向每个着色器返回对应的目标指令。本公开实施例可以实现多个着色器及时高效的读取到所需的指令，进一步提高了着色器的处理效率。
Description
技术领域
本公开涉及计算机技术领域，尤其涉及一种指令读取方法及L2指令缓存、电子设备和存储介质。
背景技术
图像处理器(Graphics Processing Unit，GPU)内部有多个着色器(shader)，多个着色器可能需要执行相同的指令，或者对于不同的着色器可能需要执行不同的指令。为了能够高效的为各个着色器读取到对应的指令以执行相应的操作，亟需一种应用于GPU中多个着色器的指令读取方法。
发明内容
本公开提出了一种指令读取方法及L2指令缓存、电子设备和存储介质的技术方案。
根据本公开的一方面，提供了一种指令读取方法，所述方法应用于多个着色器共享的L2指令缓存，所述方法包括：接收N个着色器发送的指令读取请求，其中，每个指令读取请求包括该指令读取请求对应的着色器标识、请求地址，N是大于等于2的正整数；对所述N个指令读取请求进行并行地址查找，确定并行查找结果；在所述并行查找结果中包括多个缓存未命中的情况下，执行至少一次缓存替换操作，确定缓存替换结果，其中，每次缓存替换操作并行处理至少两个缓存未命中请求地址；针对任意一个指令读取请求，根据目标查找结果，确定该指令读取请求对应的目标指令，其中，所述目标查找结果为所述并行查找结果或所述缓存替换结果；基于每个指令读取请求中包括的着色器标识，向每个着色器返回对应的目标指令。
在一种可能的实现方式中，所述对所述N个指令读取请求进行并行地址查找，确定并行查找结果，包括：基于所述N个指令读取请求中每个指令读取请求中包括的请求地址，进行地址去重处理，得到M个不同的请求地址，其中，M是大于等于1且小于等于N的正整数；在所述L2指令缓存中，对所述M个不同的请求地址进行并行地址查找，确定所述并行查找结果。
在一种可能的实现方式中，所述目标查找结果为所述并行查找结果；所述针对任意一个指令读取请求，根据目标查找结果，确定该指令读取请求对应的目标指令，包括：根据所述并行查找结果，确定该指令读取请求中包括的请求地址的查找结果为缓存命中的情况下，将缓存命中的缓存行中存储的指令，确定为该指令读取请求对应的目标指令。
在一种可能的实现方式中，所述缓存替换结果中包括每个缓存未命中请求地址对应的指令；所述在所述并行查找结果中包括多个缓存未命中的情况下，执行至少一次缓存替换操作，确定缓存替换结果，包括：根据所述并行查找结果，确定多个缓存未命中请求地址；针对所述多个缓存未命中请求地址，执行至少一次缓存替换操作，确定每个缓存未命中请求地址对应的指令。
在一种可能的实现方式中，所述目标查找结果为所述缓存替换结果；所述针对任意一个指令读取请求，根据目标查找结果，确定该指令读取请求对应的目标指令，包括：响应于该指令读取请求存在对应的缓存替换结果，根据该指令读取请求对应的缓存替换结果，将该指令读取请求中包括的缓存未命中请求地址对应的指令，确定为该指令读取请求对应的目标指令。
在一种可能的实现方式中，每次缓存替换操作并行处理两个缓存未命中请求地址；所述针对所述多个缓存未命中请求地址，执行至少一次缓存替换操作，确定每个缓存未命中请求地址对应的指令，包括：针对一次缓存替换操作，基于预设缓存替换算法，确定并存储第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引，其中，本次缓存替换操作并行处理第一缓存未命中请求地址和第二缓存未命中请求地址，其中，所述第一缓存未命中请求地址和所述第二缓存未命中请求地址为所述多个缓存未命中请求地址中的任意两个；从与所述L2指令缓存连接的下级缓存中获取所述第一缓存未命中请求地址对应的指令，以及从与所述L2指令缓存连接的下级缓存中获取所述第二缓存未命中请求地址对应的指令；根据所述第一待替换缓存行对应的组索引和路索引，将所述第一缓存未命中请求地址对应的指令，存储在所述第一待替换缓存行，以及根据所述第二待替换缓存行对应的组索引和路索引，将所述第二缓存未命中请求地址对应的指令，存储在所述第二待替换缓存行。
在一种可能的实现方式中，所述基于预设缓存替换算法，确定并存储第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引，包括：基于所述第一缓存未命中请求地址中的标识字段确定第一目标组索引，以及基于所述第二缓存未命中请求地址中的标识字段确定第二目标组索引；对第一路索引序列进行仲裁处理，确定第一目标路索引，其中，所述第一路索引序列中包括所述L2指令缓存中的各个路索引；对第二路索引序列进行仲裁处理，确定第二目标路索引，其中，所述第二路索引序列中包括的各个路索引与所述第一路索引序列中包括的各个路索引处于镜像模式；基于所述第一目标组索引、所述第二目标组索引、所述第一目标路索引、所述第二目标路索引，确定所述第一待替换缓存行对应的组索引和路索引，以及所述第二待替换缓存行对应的组索引和路索引。
在一种可能的实现方式中，所述L2指令缓存与下级缓存之间通过至少两组总线接口BIF连接。
在一种可能的实现方式中，每个指令读取请求中还包括：指令标签；所述基于每个指令读取请求中包括的着色器标识，向每个着色器返回对应的目标指令，包括：针对任意一个指令读取请求，对该指令读取请求中包括的着色器标识、指令标签进行存储；在确定该指令读取请求对应的目标指令之后，将该指令标签和该目标指令，返回至该着色器标识指示的着色器。
根据本公开的一方面，提供了一种L2指令缓存，所述L2指令缓存被多个着色器共享，所述L2指令缓存包括：输入模块，用于接收N个着色器发送的指令读取请求，其中，每个指令读取请求包括该指令读取请求对应的着色器标识、请求地址，N是大于等于2的正整数；地址查找模块，用于对所述N个指令读取请求进行并行地址查找，确定并行查找结果；缓存替换模块，用于在所述并行查找结果中包括多个缓存未命中的情况下，执行至少一次缓存替换操作，确定缓存替换结果，其中，每次缓存替换操作并行处理至少两个缓存未命中请求地址；确定模块，用于针对任意一个指令读取请求，根据目标查找结果，确定该指令读取请求对应的目标指令，其中，所述目标查找结果为所述并行查找结果或所述缓存替换结果；输出模块，用于基于每个指令读取请求中包括的着色器标识，向每个着色器返回对应的目标指令。
在一种可能的实现方式中，所述L2指令缓存还包括：合并模块，用于基于所述N个指令读取请求中每个指令读取请求中包括的请求地址，进行地址去重处理，得到M个不同的请求地址，其中，M是大于等于1且小于等于N的正整数；所述地址查找模块，用于在所述L2指令缓存中，对所述M个不同的请求地址进行并行地址查找，确定所述并行查找结果。
在一种可能的实现方式中，所述目标查找结果为所述并行查找结果；所述确定模块，具体用于：根据所述并行查找结果，确定该指令读取请求中包括的请求地址的查找结果为缓存命中的情况下，将缓存命中的缓存行中存储的指令，确定为该指令读取请求对应的目标指令。
在一种可能的实现方式中，所述缓存替换结果中包括每个缓存未命中请求地址对应的指令；所述缓存替换模块，具体用于：根据所述并行查找结果，确定多个缓存未命中请求地址；针对所述多个缓存未命中请求地址，执行至少一次缓存替换操作，确定每个缓存未命中请求地址对应的指令。
在一种可能的实现方式中，所述目标查找结果为所述缓存替换结果；所述确定模块，具体用于：响应于该指令读取请求存在对应的缓存替换结果，根据该指令读取请求对应的缓存替换结果，将该指令读取请求中包括的缓存未命中请求地址对应的指令，确定为该指令读取请求对应的目标指令。
在一种可能的实现方式中，每次缓存替换操作并行处理两个缓存未命中请求地址；所述缓存替换模块，包括：替换算法子模块，用于针对一次缓存替换操作，基于预设缓存替换算法，确定第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引，其中，本次缓存替换操作并行处理第一缓存未命中请求地址和第二缓存未命中请求地址，其中，所述第一缓存未命中请求地址和所述第二缓存未命中请求地址为所述多个缓存未命中请求地址中的任意两个；替换存储队列，用于存储所述第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引；数据读取子模块，用于从与所述L2指令缓存连接的下级缓存中获取所述第一缓存未命中请求地址对应的指令，以及从与所述L2指令缓存连接的下级缓存中获取所述第二缓存未命中请求地址对应的指令；缓存替换子模块，用于根据所述第一待替换缓存行对应的组索引和路索引，将所述第一缓存未命中请求地址对应的指令，存储在所述第一待替换缓存行，以及根据所述第二待替换缓存行对应的组索引和路索引，将所述第二缓存未命中请求地址对应的指令，存储在所述第二待替换缓存行。
在一种可能的实现方式中，所述替换算法子模块，具体用于：基于所述第一缓存未命中请求地址中的标识字段确定第一目标组索引，以及基于所述第二缓存未命中请求地址中的标识字段确定第二目标组索引；对第一路索引序列进行仲裁处理，确定第一目标路索引，其中，所述第一路索引序列中包括所述L2指令缓存中的各个路索引；对第二路索引序列进行仲裁处理，确定第二目标路索引，其中，所述第二路索引序列中包括的各个路索引与所述第一路索引序列中包括的各个路索引处于镜像模式；基于所述第一目标组索引、所述第二目标组索引、所述第一目标路索引、所述第二目标路索引，确定所述第一待替换缓存行对应的组索引和路索引，以及所述第二待替换缓存行对应的组索引和路索引。
在一种可能的实现方式中，所述L2指令缓存与下级缓存之间通过至少两组总线接口BIF连接。
在一种可能的实现方式中，每个指令读取请求中还包括：指令标签；所述L2指令缓存中还包括：返回信息存储队列，用于针对任意一个指令读取请求，对该指令读取请求中包括的着色器标识、指令标签进行存储；所述输出模块，用于在确定该指令读取请求对应的目标指令之后，将该指令标签和该目标指令，返回至该着色器标识指示的着色器。
根据本公开的一方面，提供了一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以执行上述方法。
根据本公开的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。
在本公开实施例中，设计多个着色器共享的L2指令缓存，以使得L2指令缓存可以接收到N个着色器发送的指令读取请求，由于L2指令缓存中缓存有N个着色器可以共享访问的指令，因此，在L2指令缓存中对N个指令读取请求进行并行地址查找，从而快速确定基于L2指令缓存得到的并行查找结果，进而，在并行查找结果中包括多个缓存未命中的情况下，还可以通过执行至少一次缓存替换操作，每次缓存替换操作并行处理至少两个缓存未命中请求地址，从而快速确定多个缓存未命中对应的缓存替换结果，此时，可以根据并行查找结果和缓存替换结果，确定N个着色器对应的N个指令读取请求对应的目标指令，以使得可以根据每个指令读取请求中包括的着色器标识，快速向每个着色器返回对应的目标指令，有效实现多个着色器及时高效的读取到所需的指令，进一步提高了着色器的处理效率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出根据本公开实施例的多个着色器的示意图；
图2示出根据本公开实施例的一种指令读取方法的流程图；
图3示出根据本公开实施例的基于多个着色器共享的L2指令缓存进行指令读取的示意图。
图4示出根据本公开实施例的预设缓存替换算法中确定第一目标路索引和第二目标路索引的示意图。
图5示出根据本公开实施例的一种L2指令缓存的框图。
图6示出根据本公开实施例的一种电子设备的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
GPU内部可以设置有多个着色器。图1示出根据本公开实施例的多个着色器的示意图。如图1所示，GPU0内部包括4个着色器：着色器0至着色器3，GPU1内部包括4个着色器：着色器4至着色器7。对于同一GPU内部或不同GPU内部的多个着色器可能需要执行相同的指令。例如，GPU0包括的着色器0、着色器1、以及GPU1包括的着色器4，需要执行相同的指令。或者，对于不同的着色器可能需要执行不同的指令。例如，着色器0至着色器7中的每个着色器都分别需要执行不同的指令。
为了能够高效的为各个着色器读取到对应的指令以执行相应的操作，本公开实施例设计了一种多个着色器共享的L2指令缓存，其中，L2指令缓存为设置在GPU内部的L1指令缓存和下级缓存(例如，L3缓存)之间的一块较大的指令缓存，被多个着色器共享，用于缓存多个着色器可以共享访问的指令。由于该共享的L2指令缓存容量有限，因此，考虑到GPU内部包括多个着色器、以及不同着色器的指令读取调度，本公开提供了一种指令读取方法，以实现为多个着色器及时高效的读取到所需的指令，有效提高着色器的处理效率。下面对本公开实施例提供的指令读取方法进行详细描述。
图2示出根据本公开实施例的一种指令读取方法的流程图。该方法可以应用于多个着色器共享的L2指令缓存，其中，多个着色器可以对应单个GPU，也可以对应多个GPU，本公开对此不作具体限定。多个着色器对应的GPU可以设置在终端设备或服务器等电子设备中，终端设备可以为用户设备(User Equipment，UE)、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字助理(Personal Digital Assistant，PDA)、手持设备、计算设备、车载设备、可穿戴设备等。如图2所示，该方法包括：
在步骤S21中，接收N个着色器发送的指令读取请求，其中，每个指令读取请求包括该指令读取请求对应的着色器标识(Identity Document，id)、请求地址，N是大于等于2的正整数。
每个着色器可以产生单独的指令读取请求，指令读取请求中包括该着色器的着色器id、以及用于指示需要读取的指令对应的存储位置的请求地址。着色器产生的指令读取请求可以发送至L2指令缓存。
由于L2指令缓存被多个着色器共享，因此，L2指令缓存在一个处理周期(cycle)可以接收N个着色器发送的指令读取请求。N是大于等于2的正整数，N的具体取值可以根据实际情况灵活设置，即L2指令缓存在一个cycle可以接收的指令读取请求的最多个数可以根据实际情况灵活调整，本公开对此不作具体限定。例如，L2指令缓存在一个cycle可以接收N＝8个着色器发送的N＝8个指令读取请求。
以图1为例，假设L2指令缓存被图1所示的8个着色器共享，且L2指令缓存在一个cycle可以接收8个指令读取请求，因此，L2指令缓存在一个cycle可以分别接收来自图1所示的N＝8个着色器的N＝8个指令读取请求。
由于L2指令缓存是指令缓存，因此，L2指令缓存只支持读取请求，不支持写入请求。
在步骤S22中，对N个指令读取请求进行并行地址查找，确定并行查找结果。
在L2指令缓存中，对N个指令读取请求进行并行地址查找，确定并行查找结果。其中，并行查找结果可以包括缓存命中结果和缓存未命中结果。后文会结合本公开可能的实现方式，对在L2指令缓存中对N个指令读取请求进行并行地址查找的具体过程进行详细描述，此处不作赘述。
在步骤S23中，在并行查找结果中包括多个缓存未命中结果的情况下，执行至少一次缓存替换操作，确定缓存替换结果，其中，每次缓存替换操作并行处理至少两个缓存未命中请求地址。
在L2指令缓存中并行地址查找得到的并行查找结果中包括多个缓存未命中结果的情况下，为了准确响应每个指令读取请求，此时，可以执行至少一次缓存替换操作，且每次缓存替换操作并行处理至少两个缓存未命中请求地址，从而快速确定每个缓存未命中结果对应的缓存替换结果。后文会结合本公开可能的实现方式，对缓存替换的具体过程进行详细描述，此处不做赘述。
在步骤S24中，针对任意一个指令读取请求，根据目标查找结果，确定该指令读取请求对应的目标指令，其中，目标查找结果为并行查找结果或缓存替换结果。
根据并行查找结果中的缓存命中结果，以及缓存替换操作确定的缓存未命中结果对应的缓存替换结果，可以有效确定每个指令读取请求对应的目标指令。
在步骤S25中，基于每个指令读取请求中包括的着色器标识，向每个着色器返回对应的目标指令。
在读取到每个指令读取请求对应的目标指令后，可以根据每个指令读取请求中包括的着色器id，向每个着色器返回对应的目标指令。
为了降低指令读取延时，本公开的指令读取方法，可以支持一个cycle返回多个着色器对应的目标指令，也可以支持不同cycle返回多个着色器对应的目标指令，本公开对此不作具体限定。
根据本公开实施例，设计多个着色器共享的L2指令缓存，以使得L2指令缓存可以接收到N个着色器发送的指令读取请求，由于L2指令缓存中缓存有N个着色器可以共享访问的指令，因此，在L2指令缓存中对N个指令读取请求进行并行地址查找，从而快速确定基于L2指令缓存得到的并行查找结果，进而，在并行查找结果中包括多个缓存未命中的情况下，还可以通过执行至少一次缓存替换操作，每次缓存替换操作并行处理至少两个缓存未命中请求地址，从而快速确定多个缓存未命中对应的缓存替换结果，此时，可以根据并行查找结果和缓存替换结果，确定N个着色器对应的N个指令读取请求对应的目标指令，以使得可以根据每个指令读取请求中包括的着色器标识，快速向每个着色器返回对应的目标指令，有效实现多个着色器及时高效的读取到所需的指令，进一步提高了着色器的处理效率。
在一种可能的实现方式中，对N个指令读取请求进行并行地址查找，确定并行查找结果，包括：基于N个指令读取请求中每个指令读取请求中包括的请求地址，进行地址去重处理，得到M个不同的请求地址，其中，M是大于等于1且小于等于N的正整数；在L2指令缓存中，对M个不同的请求地址进行并行地址查找，确定并行查找结果。
由于L2指令缓存支持并行地址查找，因此，针对L2指令缓存在一个cycle接收到的N个指令读取请求，可以进行地址去重处理，避免对相同请求地址的重复查找，从而提高后续并行地址查找效率。
在L2指令缓存在一个cycle接收到的N个指令读取请求中包括重复的请求地址时，地址去重处理后得到的M个不同的请求地址数目大于等于1且小于N；在L2指令缓存在一个cycle接收到的N个指令读取请求中不包括重复的请求地址时，地址去重处理后得到的M个不同的请求地址数目等于N；N是L2指令缓存支持的最大并行地址查找数目。
图3示出根据本公开实施例的基于多个着色器共享的L2指令缓存进行指令读取的示意图。如图3所示，L2指令缓存在一个cycle接收到8个指令读取请求：指令读取请求0至指令读取请求7。如图3所示，L2指令缓存中包括合并模块，合并模块对8个指令读取请求中包括的请求地址进行地址去重处理。地址去重处理后最多得到8个不同的请求地址，最少得到1个请求地址。也即在L2指令缓存中，最少对1个请求地址进行地址查找，最多对8个不同的请求地址进行并行地址查找。
在一种可能的实现方式中，在L2指令缓存中，对M个不同的请求地址进行并行地址查找，确定并行查找结果，包括：针对M个不同的请求地址中的每个请求地址，在L2指令缓存中进行地址查找，得到每个请求地址的查找结果；根据每个请求地址的查找结果，确定并行查找结果。
针对M个不同的请求地址中的每个请求地址，在L2指令缓存中对该请求地址进行地址查找，得到该请求地址的查找结果，进而根据该查找结果，进行后续处理，确定包括该请求地址的指令读取请求对应的目标指令。
如图3所示，并行查找结果可以包括：缓存命中(hit)/缓存未命中(miss)，根据不同的查找结果，执行不同的后续处理。
在一种可能的实现方式中，目标查找结果为并行查找结果；针对任意一个指令读取请求，根据目标查找结果，确定该指令读取请求对应的目标指令，包括：根据并行查找结果，确定该指令读取请求中包括的请求地址的查找结果为缓存命中的情况下，将缓存命中的缓存行中存储的指令，确定为该指令读取请求对应的目标指令。
针对M个不同的请求地址中的任意一个请求地址，在该请求地址的查找结果为缓存命中的情况下，确定缓存命中的缓存行中存储的指令为包括该请求地址的指令读取请求对应的目标指令。此时，可以将包括缓存命中的该请求地址的指令读取请求加入命中队列。如图3所示，针对任意一个请求地址，在该请求地址的查找结果为缓存命中的情况下，将包括缓存命中的该请求地址的指令读取请求加入命中队列(hit_queue)。命中队列的深度(deepth)可以是4，位宽可以是4，即hit_queue＝4×4，深度和位宽也可以是其他值，本公开对此不作具体限定。
针对命中队列中的各指令读取请求，在缓存命中的缓存行中读取该指令读取请求对应的目标指令，为后续输出做好准备。如图3所示，L2指令缓存中包括缓存随机存取存储器(Random Access Memory，RAM)，缓存RAM中包括多个用于指令存储的缓存行，针对命中队列中的各指令读取请求，在缓存RAM中命中的缓存行中读取该指令读取请求对应的目标指令，即hit data，如图3所示，命中的目标指令。
在一种可能的实现方式中，缓存替换结果中包括每个缓存未命中请求地址对应的指令；在并行查找结果中包括多个缓存未命中的情况下，执行至少一次缓存替换操作，确定缓存替换结果，包括：根据并行查找结果，确定多个缓存未命中请求地址；针对多个缓存未命中请求地址，执行至少一次缓存替换操作，确定每个缓存未命中请求地址对应的指令。
针对M个不同的请求地址中的任意一个请求地址，在该请求地址的查找结果为缓存未命中的情况下，确定该请求地址为缓存未命中请求地址。在存在多个缓存未命中请求地址的情况下，通过执行至少一次缓存替换，确定每个缓存未命中请求地址对应的指令。
在一种可能的实现方式中，目标查找结果为缓存替换结果；针对任意一个指令读取请求，根据目标查找结果，确定该指令读取请求对应的目标指令，包括：响应于该指令读取请求存在对应的缓存替换结果，根据该指令读取请求对应的缓存替换结果，将该指令读取请求中包括的缓存未命中请求地址对应的指令，确定为该指令读取请求对应的目标指令。
将包括缓存未命中该请求地址的指令读取请求加入替换队列。如图3所示，针对任意一个请求地址，在该请求地址的查找结果为缓存未命中的情况下，将包括该缓存未命中请求地址的指令读取请求加入替换队列(replace_queue)。替换队列的深度(deepth)可以是32或64，位宽可以是33，即replace_queue＝32×33或者replace_queue＝64×33，深度和位宽也可以是其他值，本公开对此不作具体限定。
在M个不同的请求地址中存在多个请求地址的查找结果均为缓存未命中的情况下，即替换队列中包括多个缓存未命中的指令读取请求。针对替换队列中多个缓存未命中请求地址，执行至少一次缓存替换操作，确定每个缓存未命中请求地址对应的指令，其中，每次缓存替换操作可以并行处理至少两个缓存未命中请求地址。在执行完缓存替换操作之后，针对任意一个缓存未命中请求地址对应的指令读取请求，响应于该指令读取请求存在对应的缓存替换结果，根据该指令读取请求对应的缓存替换结果，将该指令读取请求中包括的缓存未命中请求地址对应的指令，确定为该指令读取请求对应的目标指令。每次缓存替换操作可以并行处理的缓存未命中请求地址的个数，可以根据L2指令缓存与下级缓存之间的接口位宽的取值灵活设置，本公开对此不作具体限定。
在一种可能的实现方式中，每次缓存替换操作并行处理两个缓存未命中请求地址；针对多个缓存未命中请求地址，执行至少一次缓存替换操作，确定每个缓存未命中请求地址对应的指令，包括：针对一次缓存替换操作，基于预设缓存替换算法，确定并存储第一待替换缓存行对应的组索引(set index)和路索引(way index)、以及第二待替换缓存行对应的组索引和路索引，其中，本次缓存替换操作并行处理第一缓存未命中请求地址和第二缓存未命中请求地址，其中，第一缓存未命中请求地址和第二缓存未命中请求地址为多个缓存未命中请求地址中的任意两个；从与L2指令缓存连接的下级缓存中获取第一缓存未命中请求地址对应的指令，以及从与L2指令缓存连接的下级缓存中获取第二缓存未命中请求地址对应的指令；根据第一待替换缓存行对应的组索引和路索引，将第一缓存未命中请求地址对应的指令，存储在第一待替换缓存行，以及根据第二待替换缓存行对应的组索引和路索引，将第二缓存未命中请求地址对应的指令，存储在第二待替换缓存行。
在每次缓存替换操作并行处理两个缓存未命中请求地址的情况下，针对一次缓存替换操作，从替换队列中选择两个缓存未命中请求地址：第一缓存未命中请求地址和第二缓存未命中请求地址，本次缓存替换操作针对第一缓存未命中请求地址和第二缓存未命中请求地址进行缓存替换。
基于预设缓存替换算法，确定第一待替换缓存行对应的set索引和way索引、以及第二待替换缓存行对应的set索引和way索引，如图3所示，将第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引也存储在替换队列中，作为本次缓存替换操作后续缓存RAM的写地址。
在一种可能的实现方式中，基于预设缓存替换算法，确定并存储第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引，包括：基于第一缓存未命中请求地址中的标识(tag)字段确定第一目标组索引，以及基于第二缓存未命中请求地址中的标识字段确定第二目标组索引；对第一路索引序列进行仲裁处理，确定第一目标路索引，其中，第一路索引序列中包括L2指令缓存中的各个路索引；对第二路索引序列进行仲裁处理，确定第二目标路索引，其中，第二路索引序列中包括的各个路索引与第一路索引序列中包括的各个路索引处于镜像模式；基于第一目标组索引、第二目标组索引、第一目标路索引、第二目标路索引，确定第一待替换缓存行对应的组索引和路索引，以及第二待替换缓存行对应的组索引和路索引。
在每次缓存替换操作并行处理两个缓存未命中请求地址的情况下，针对一次缓存替换操作，确定第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引，进而执行本次缓存替换操作，并行处理第一缓存未命中请求地址和第二缓存未命中请求地址。
基于第一缓存未命中请求地址中的tag字段确定第一目标set索引，以及基于第二缓存未命中请求地址中的tag字段确定第二目标set索引。其中，请求地址中的tag字段为请求地址中的高位字节。
对第一way索引序列进行仲裁处理，确定第一目标way索引，其中，第一way索引序列中包括L2指令缓存中的各个way索引；对与第一way索引序列处于镜像模式的第二way索引序列进行仲裁处理，确定第二目标way索引。
图4示出根据本公开实施例的预设缓存替换算法中确定第一目标路索引和第二目标路索引的示意图。如图4所示，L2指令缓存的缓存RAM中包括16路(路0至路15)。首先，对第一路索引序列(way0、way1、way2、way3、way4、way5、way6、way7、way8、way9、way10、way11、way12、way13、way14、way15)进行仲裁处理(16选一)，确定第一目标路索引；其次，基于镜像模式得到第二way索引序列(way15、way14、way13、way12、way11、way10、way9、way8、way7、way6、way5、way4、way3、way2、way1、way0)，以及对第二way索引序列进行仲裁处理(16选一)，确定第二目标路索引。
例如，缓存RAM中包括4个way：way0至way3、64个set：set0至set63，具体地：基于第一缓存未命中请求地址中的tag字段确定第一目标set索引(set3)；基于第二缓存未命中请求地址中的tag字段确定第二目标set索引(set10)；对第一way索引序列(way0、way1、way2、way3、)进行仲裁处理，确定第一目标way索引(way1)；对与第一way索引序列处于镜像模式的第二way索引序列(way3、way2、way1、way0、)进行仲裁处理，确定第二目标way索引(way2)；基于第一目标set索引(set3)、第二目标set索引(set10)、第一目标way索引(way1)、第二目标way索引(way2)，确定第一待替换缓存行对应的set索引和way索引为：(set3，way1)，以及第二待替换缓存行对应的set索引和way索引为(set10，way2)。
在一种可能的实现方式中，L2指令缓存为全相连缓存。
在L2指令缓存为全相连缓存的情况下，L2指令缓存的缓存RAM中所有缓存行处于同一set。此时，若每次缓存替换操作并行处理两个缓存未命中请求地址，针对一次缓存替换操作，仅需确定第一待替换缓存行对应的way索引、以及第二待替换缓存行对应的way索引，无需确定set索引，即可定位到第一缓存行和第二缓存行。
针对本次缓存替换操作对应的第一缓存未命中请求地址和第二缓存未命中请求地址，从与L2指令缓存连接的下级缓存中获取第一缓存未命中请求地址对应的指令，以及将第一缓存未命中请求地址对应的指令确定为包括第一缓存未命中请求地址的指令读取请求对应的目标指令；从与L2指令缓存连接的下级缓存中获取第二缓存未命中请求地址对应的指令，以及将第二缓存未命中请求地址对应的指令确定为包括第二缓存未命中请求地址的指令读取请求对应的目标指令。
在一种可能的实现方式中，L2指令缓存与下级缓存之间通过至少两组总线接口(BUS Interface，BIF)连接。
L2指令缓存与下级缓存之间通过至少两组BIF接口连接，以使得每次缓存替换操作可以并行处理至少两个缓存未命中请求地址，提高数据获取效率，适用于GPU内部较大规模的着色器场景。为了减缓下级缓存的数据访问压力，可以在L2指令缓存与下级缓存之间设置两组BIF接口。BIF接口的具体组数可以根据实际情况灵活调整，本公开对此不作具体限定。
如图3所示，L2指令缓存与下级缓存之间通过两组BIF接口(BIF_0和BIF_1)连接，每组BIF接口包括成对的BIF输出接口和BIF输入接口。基于BIF_0输出接口，将第一缓存未命中请求地址输出至与L2指令缓存连接的下级缓存，基于BIF_0输入接口接收从下级缓存中读取的第一缓存未命中请求地址对应的指令；基于BIF_1输出接口，将第二缓存未命中请求地址输出至与L2指令缓存连接的下级缓存，基于BIF_1输入接口接收从下级缓存中读取的第二缓存未命中请求地址对应的指令。第一缓存未命中请求地址对应的指令、第二缓存未命中请求地址对应的指令即miss data，如图3所示，未命中的目标指令。
与L2指令缓存连接的下级缓存可以是L3缓存，也可以是内存，还可以是其他存储装置，本公开对此不作具体限定。
从与L2指令缓存连接的下级缓存中获取到第一缓存未命中请求地址对应的指令、以及第二缓存未命中请求地址对应的指令之后，根据第一待替换缓存行对应的set索引和way索引将第一缓存未命中请求地址对应的指令存储到缓存RAM中的第一待替换缓存行，根据第二待替换缓存行对应的set索引和way索引将第二缓存未命中请求地址对应的指令存储到缓存RAM中的第二待替换缓存行，完成本次缓存替换操作。
经过多次缓存替换操作，确定并在缓存RAM中存储每个缓存未命中请求地址对应的指令。
在一种可能的实现方式中，每个指令读取请求中还包括：指令标签；基于每个指令读取请求中包括的着色器标识，确定并向每个着色器返回对应的目标指令，包括：针对任意一个指令读取请求，对该指令读取请求中包括的着色器标识、指令标签进行存储；在确定该指令读取请求对应的目标指令之后，将该指令标签和该目标指令，返回至该着色器标识指示的着色器。
L2指令缓存在一个cycle接收到N个指令读取请求之后，将每个指令读取请求中包括的着色器id、指令标签，加入返回信息队列。如图3所示，将每个指令读取请求中包括的着色器id、指令标签，加入返回信息队列(return_queue)，用于在后续读取到目标指令后返回对应的着色器。返回信息队列的深度(deepth)可以是32或64，位宽可以是28，即replace_queue＝32×28或者replace_queue＝64×28，深度和位宽也可以是其他值，本公开对此不作具体限定。
在基于命中队列和/或替换队列，确定每个指令读取请求对应的目标指令后，针对任意一个指令读取请求，将该指令读取请求对应的指令标签和目标指令，返回至该指令读取请求中包括的着色器id指示的着色器，完成着色器的指令读取过程。
如图3所示，通过返回多选一，选择当前需要返回的指令读取请求，进而将该指令读取请求对应的指令标签和目标指令，返回至该指令读取请求中包括的着色器id指示的着色器。
在L2指令缓存为全相连缓存的情况下，针对L2指令缓存在一个cycle接收到的N个指令读取请求，可以在6至8个cycle返回每个指令读取请求对应的目标指令。
在本公开实施例中，设计多个着色器共享的L2指令缓存，以使得L2指令缓存可以接收到N个着色器发送的指令读取请求，由于L2指令缓存中缓存有N个着色器可以共享访问的指令，因此，在L2指令缓存中对N个指令读取请求进行并行地址查找，从而快速确定基于L2指令缓存得到的并行查找结果，进而，在并行查找结果中包括多个缓存未命中的情况下，还可以通过执行至少一次缓存替换操作，每次缓存替换操作并行处理至少两个缓存未命中请求地址，从而快速确定多个缓存未命中对应的缓存替换结果，此时，可以根据并行查找结果和缓存替换结果，确定N个着色器对应的N个指令读取请求对应的目标指令，以使得可以根据每个指令读取请求中包括的着色器标识，快速向每个着色器返回对应的目标指令，有效实现多个着色器及时高效的读取到所需的指令，进一步提高了着色器的处理效率。
可以理解，本公开提及的上述各个方法实施例，在不违背原理逻辑的情况下，均可以彼此相互结合形成结合后的实施例，限于篇幅，本公开不再赘述。本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
此外，本公开还提供了一种L2指令缓存、电子设备、计算机可读存储介质、程序，上述均可用来实现本公开提供的任一种指令读取方法，相应技术方案和描述和参见方法部分的相应记载，不再赘述。
图5示出根据本公开实施例的一种L2指令缓存的框图。L2指令缓存被多个着色器共享。如图5所示，L2指令缓存包括：
输入模块，用于接收N个着色器发送的指令读取请求，其中，每个指令读取请求包括该指令读取请求对应的着色器标识、请求地址，N是大于等于2的正整数；
地址查找模块，用于对N个指令读取请求进行并行地址查找，确定并行查找结果；
缓存替换模块，用于在并行查找结果中包括多个缓存未命中的情况下，执行至少一次缓存替换操作，确定缓存替换结果，其中，每次缓存替换操作并行处理至少两个缓存未命中请求地址；
确定模块，用于针对任意一个指令读取请求，根据目标查找结果，确定该指令读取请求对应的目标指令，目标查找结果为并行查找结果或缓存替换结果；
输出模块，用于基于每个指令读取请求中包括的着色器标识，向每个着色器返回对应的目标指令。
在一种可能的实现方式中，L2指令缓存还包括：
合并模块，用于基于N个指令读取请求中每个指令读取请求中包括的请求地址，进行地址去重处理，得到M个不同的请求地址，其中，M是大于等于1且小于等于N的正整数；
地址查找模块，用于在L2指令缓存中，对M个不同的请求地址进行并行地址查找，确定并行查找结果。
在一种可能的实现方式中，目标查找结果为并行查找结果；
确定模块，具体用于：
根据并行查找结果，确定该指令读取请求中包括的请求地址的查找结果为缓存命中的情况下，将缓存命中的缓存行中存储的指令，确定为该指令读取请求对应的目标指令。
在一种可能的实现方式中，缓存替换结果中包括每个缓存未命中请求地址对应的指令；
缓存替换模块，具体用于：
根据并行查找结果，确定多个缓存未命中请求地址；
针对多个缓存未命中请求地址，执行至少一次缓存替换操作，确定每个缓存未命中请求地址对应的指令。
在一种可能的实现方式中，目标查找结果为缓存替换结果；
确定模块，具体用于：
响应于该指令读取请求存在对应的缓存替换结果，根据该指令读取请求对应的缓存替换结果，将该指令读取请求中包括的缓存未命中请求地址对应的指令，确定为该指令读取请求对应的目标指令。
在一种可能的实现方式中，每次缓存替换操作并行处理两个缓存未命中请求地址；
缓存替换模块，包括：
替换算法子模块，用于针对一次缓存替换操作，基于预设缓存替换算法，确定第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引，其中，本次缓存替换操作并行处理第一缓存未命中请求地址和第二缓存未命中请求地址，其中，第一缓存未命中请求地址和第二缓存未命中请求地址为多个缓存未命中请求地址中的任意两个；
替换存储队列，用于存储第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引；
数据读取子模块，用于从与L2指令缓存连接的下级缓存中获取第一缓存未命中请求地址对应的指令，以及从与L2指令缓存连接的下级缓存中获取第二缓存未命中请求地址对应的指令；
缓存替换子模块，用于根据第一待替换缓存行对应的组索引和路索引，将第一缓存未命中请求地址对应的指令，存储在第一待替换缓存行，以及根据第二待替换缓存行对应的组索引和路索引，将第二缓存未命中请求地址对应的指令，存储在第二待替换缓存行。
在一种可能的实现方式中，替换算法子模块，具体用于：
基于第一缓存未命中请求地址中的标识字段确定第一目标组索引，以及基于第二缓存未命中请求地址中的标识字段确定第二目标组索引；
对第一路索引序列进行仲裁处理，确定第一目标路索引，其中，第一路索引序列中包括L2指令缓存中的各个路索引；
对第二路索引序列进行仲裁处理，确定第二目标路索引，其中，第二路索引序列中包括的各个路索引与第一路索引序列中包括的各个路索引处于镜像模式；
基于第一目标组索引、第二目标组索引、第一目标路索引、第二目标路索引，确定第一待替换缓存行对应的组索引和路索引，以及第二待替换缓存行对应的组索引和路索引。
在一种可能的实现方式中，L2指令缓存与下级缓存之间通过至少两组总线接口BIF连接。
在一种可能的实现方式中，每个指令读取请求中还包括：指令标签；
L2指令缓存中还包括：
返回信息存储队列，用于针对任意一个指令读取请求，对该指令读取请求中包括的着色器标识、指令标签进行存储；
输出模块，用于在确定该指令读取请求对应的目标指令之后，将该指令标签和该目标指令，返回至该着色器标识指示的着色器。
该方法与计算机系统的内部结构存在特定技术关联，且能够解决如何提升硬件运算效率或执行效果的技术问题(包括减少数据存储量、减少数据传输量、提高硬件处理速度等)，从而获得符合自然规律的计算机系统内部性能改进的技术效果。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现可以参照上文方法实施例的描述，为了简洁，这里不再赘述。
本公开实施例还提出一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。计算机可读存储介质可以是易失性或非易失性计算机可读存储介质。
本公开实施例还提出一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以执行上述方法。
本公开实施例还提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备的处理器中运行时，所述电子设备中的处理器执行上述方法。
电子设备可以被提供为终端、服务器或其它形态的设备。
图6示出根据本公开实施例的一种电子设备的框图。参照图6，电子设备1900可以被提供为一服务器或终端设备。参照图6，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件1922被配置为执行指令，以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入输出接口1958。电子设备1900可以操作基于存储在存储器1932的操作系统，例如微软服务器操作系统(Windows ServerTM)，苹果公司推出的基于图形用户界面操作系统(Mac OS XTM)，多用户多进程的计算机操作系统(UnixTM)，自由和开放原代码的类Unix操作系统(LinuxTM)，开放原代码的类Unix操作系统(FreeBSDTM)或类似。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器1932，上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是(但不限于)电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
该计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。
本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的撰写顺序并不意味着严格的执行顺序而对实施过程构成任何限定，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
若本申请技术方案涉及个人信息，应用本申请技术方案的产品在处理个人信息前，已明确告知个人信息处理规则，并取得个人自主同意。若本申请技术方案涉及敏感个人信息，应用本申请技术方案的产品在处理敏感个人信息前，已取得个人单独同意，并且同时满足“明示同意”的要求。例如，在摄像头等个人信息采集装置处，设置明确显著的标识告知已进入个人信息采集范围，将会对个人信息进行采集，若个人自愿进入采集范围即视为同意对其个人信息进行采集；或者在个人信息处理的装置上，利用明显的标识/信息告知个人信息处理规则的情况下，通过弹窗信息或请个人自行上传其个人信息等方式获得个人授权；其中，个人信息处理规则可包括个人信息处理者、个人信息处理目的、处理方式以及处理的个人信息种类等信息。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (20)
1.一种指令读取方法，其特征在于，所述方法应用于多个着色器共享的L2指令缓存，所述方法包括：
接收N个着色器发送的指令读取请求，其中，每个指令读取请求包括该指令读取请求对应的着色器标识、请求地址，N是大于等于2的正整数；
对所述N个指令读取请求进行并行地址查找，确定并行查找结果；
在所述并行查找结果中包括多个缓存未命中的情况下，执行至少一次缓存替换操作，确定缓存替换结果，其中，每次缓存替换操作并行处理至少两个缓存未命中请求地址；
针对任意一个指令读取请求，根据目标查找结果，确定该指令读取请求对应的目标指令，其中，所述目标查找结果为所述并行查找结果或所述缓存替换结果；
基于每个指令读取请求中包括的着色器标识，向每个着色器返回对应的目标指令。
2.根据权利要求1所述的方法，其特征在于，所述对所述N个指令读取请求进行并行地址查找，确定并行查找结果，包括：
基于所述N个指令读取请求中每个指令读取请求中包括的请求地址，进行地址去重处理，得到M个不同的请求地址，其中，M是大于等于1且小于等于N的正整数；
在所述L2指令缓存中，对所述M个不同的请求地址进行并行地址查找，确定所述并行查找结果。
3.根据权利要求1所述的方法，其特征在于，所述目标查找结果为所述并行查找结果；
所述针对任意一个指令读取请求，根据目标查找结果，确定该指令读取请求对应的目标指令，包括：
根据所述并行查找结果，确定该指令读取请求中包括的请求地址的查找结果为缓存命中的情况下，将缓存命中的缓存行中存储的指令，确定为该指令读取请求对应的目标指令。
4.根据权利要求1所述的方法，其特征在于，所述缓存替换结果中包括每个缓存未命中请求地址对应的指令；
所述在所述并行查找结果中包括多个缓存未命中的情况下，执行至少一次缓存替换操作，确定缓存替换结果，包括：
根据所述并行查找结果，确定多个缓存未命中请求地址；
针对所述多个缓存未命中请求地址，执行至少一次缓存替换操作，确定每个缓存未命中请求地址对应的指令。
5.根据权利要求4所述的方法，其特征在于，所述目标查找结果为所述缓存替换结果；
所述针对任意一个指令读取请求，根据目标查找结果，确定该指令读取请求对应的目标指令，包括：
响应于该指令读取请求存在对应的缓存替换结果，根据该指令读取请求对应的缓存替换结果，将该指令读取请求中包括的缓存未命中请求地址对应的指令，确定为该指令读取请求对应的目标指令。
6.根据权利要求4所述的方法，其特征在于，每次缓存替换操作并行处理两个缓存未命中请求地址；
所述针对所述多个缓存未命中请求地址，执行至少一次缓存替换操作，确定每个缓存未命中请求地址对应的指令，包括：
针对一次缓存替换操作，基于预设缓存替换算法，确定并存储第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引，其中，本次缓存替换操作并行处理第一缓存未命中请求地址和第二缓存未命中请求地址，其中，所述第一缓存未命中请求地址和所述第二缓存未命中请求地址为所述多个缓存未命中请求地址中的任意两个；
从与所述L2指令缓存连接的下级缓存中获取所述第一缓存未命中请求地址对应的指令，以及从与所述L2指令缓存连接的下级缓存中获取所述第二缓存未命中请求地址对应的指令；
根据所述第一待替换缓存行对应的组索引和路索引，将所述第一缓存未命中请求地址对应的指令，存储在所述第一待替换缓存行，以及根据所述第二待替换缓存行对应的组索引和路索引，将所述第二缓存未命中请求地址对应的指令，存储在所述第二待替换缓存行。
7.根据权利要求6所述的方法，其特征在于，所述基于预设缓存替换算法，确定并存储第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引，包括：
基于所述第一缓存未命中请求地址中的标识字段确定第一目标组索引，以及基于所述第二缓存未命中请求地址中的标识字段确定第二目标组索引；
对第一路索引序列进行仲裁处理，确定第一目标路索引，其中，所述第一路索引序列中包括所述L2指令缓存中的各个路索引；
对第二路索引序列进行仲裁处理，确定第二目标路索引，其中，所述第二路索引序列中包括的各个路索引与所述第一路索引序列中包括的各个路索引处于镜像模式；
基于所述第一目标组索引、所述第二目标组索引、所述第一目标路索引、所述第二目标路索引，确定所述第一待替换缓存行对应的组索引和路索引，以及所述第二待替换缓存行对应的组索引和路索引。
8.根据权利要求1所述的方法，其特征在于，所述L2指令缓存与下级缓存之间通过至少两组总线接口BIF连接。
9.根据权利要求1所述的方法，其特征在于，每个指令读取请求中还包括：指令标签；
所述基于每个指令读取请求中包括的着色器标识，向每个着色器返回对应的目标指令，包括：
针对任意一个指令读取请求，对该指令读取请求中包括的着色器标识、指令标签进行存储；
在确定该指令读取请求对应的目标指令之后，将该指令标签和该目标指令，返回至该着色器标识指示的着色器。
10.一种L2指令缓存，其特征在于，所述L2指令缓存被多个着色器共享，所述L2指令缓存包括：
输入模块，用于接收N个着色器发送的指令读取请求，其中，每个指令读取请求包括该指令读取请求对应的着色器标识、请求地址，N是大于等于2的正整数；
地址查找模块，用于对所述N个指令读取请求进行并行地址查找，确定并行查找结果；
缓存替换模块，用于在所述并行查找结果中包括多个缓存未命中的情况下，执行至少一次缓存替换操作，确定缓存替换结果，其中，每次缓存替换操作并行处理至少两个缓存未命中请求地址；
确定模块，用于针对任意一个指令读取请求，根据目标查找结果，确定该指令读取请求对应的目标指令，其中，所述目标查找结果为所述并行查找结果或所述缓存替换结果；
输出模块，用于基于每个指令读取请求中包括的着色器标识，向每个着色器返回对应的目标指令。
11.根据权利要求10所述的L2指令缓存，其特征在于，所述L2指令缓存还包括：
合并模块，用于基于所述N个指令读取请求中每个指令读取请求中包括的请求地址，进行地址去重处理，得到M个不同的请求地址，其中，M是大于等于1且小于等于N的正整数；
所述地址查找模块，用于在所述L2指令缓存中，对所述M个不同的请求地址进行并行地址查找，确定所述并行查找结果。
12.根据权利要求10所述的L2指令缓存，其特征在于，所述目标查找结果为所述并行查找结果；
所述确定模块，具体用于：
根据所述并行查找结果，确定该指令读取请求中包括的请求地址的查找结果为缓存命中的情况下，将缓存命中的缓存行中存储的指令，确定为该指令读取请求对应的目标指令。
13.根据权利要求10所述的L2指令缓存，其特征在于，所述缓存替换结果中包括每个缓存未命中请求地址对应的指令；
所述缓存替换模块，具体用于：
根据所述并行查找结果，确定多个缓存未命中请求地址；
针对所述多个缓存未命中请求地址，执行至少一次缓存替换操作，确定每个缓存未命中请求地址对应的指令。
14.根据权利要求13所述的L2指令缓存，其特征在于，所述目标查找结果为所述缓存替换结果；
所述确定模块，具体用于：
响应于该指令读取请求存在对应的缓存替换结果，根据该指令读取请求对应的缓存替换结果，将该指令读取请求中包括的缓存未命中请求地址对应的指令，确定为该指令读取请求对应的目标指令。
15.根据权利要求13所述的L2指令缓存，其特征在于，每次缓存替换操作并行处理两个缓存未命中请求地址；
所述缓存替换模块，包括：
替换算法子模块，用于针对一次缓存替换操作，基于预设缓存替换算法，确定第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引，其中，本次缓存替换操作并行处理第一缓存未命中请求地址和第二缓存未命中请求地址，其中，所述第一缓存未命中请求地址和所述第二缓存未命中请求地址为所述多个缓存未命中请求地址中的任意两个；
替换存储队列，用于存储所述第一待替换缓存行对应的组索引和路索引、以及第二待替换缓存行对应的组索引和路索引；
数据读取子模块，用于从与所述L2指令缓存连接的下级缓存中获取所述第一缓存未命中请求地址对应的指令，以及从与所述L2指令缓存连接的下级缓存中获取所述第二缓存未命中请求地址对应的指令；
缓存替换子模块，用于根据所述第一待替换缓存行对应的组索引和路索引，将所述第一缓存未命中请求地址对应的指令，存储在所述第一待替换缓存行，以及根据所述第二待替换缓存行对应的组索引和路索引，将所述第二缓存未命中请求地址对应的指令，存储在所述第二待替换缓存行。
16.根据权利要求15所述的L2指令缓存，其特征在于，所述替换算法子模块，具体用于：
基于所述第一缓存未命中请求地址中的标识字段确定第一目标组索引，以及基于所述第二缓存未命中请求地址中的标识字段确定第二目标组索引；
对第一路索引序列进行仲裁处理，确定第一目标路索引，其中，所述第一路索引序列中包括所述L2指令缓存中的各个路索引；
对第二路索引序列进行仲裁处理，确定第二目标路索引，其中，所述第二路索引序列中包括的各个路索引与所述第一路索引序列中包括的各个路索引处于镜像模式；
基于所述第一目标组索引、所述第二目标组索引、所述第一目标路索引、所述第二目标路索引，确定所述第一待替换缓存行对应的组索引和路索引，以及所述第二待替换缓存行对应的组索引和路索引。
17.根据权利要求10所述的L2指令缓存，其特征在于，所述L2指令缓存与下级缓存之间通过至少两组总线接口BIF连接。
18.根据权利要求10所述的L2指令缓存，其特征在于，每个指令读取请求中还包括：指令标签；
所述L2指令缓存中还包括：
返回信息存储队列，用于针对任意一个指令读取请求，对该指令读取请求中包括的着色器标识、指令标签进行存储；
所述输出模块，用于在确定该指令读取请求对应的目标指令之后，将该指令标签和该目标指令，返回至该着色器标识指示的着色器。
19.一种电子设备，其特征在于，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为调用所述存储器存储的指令，以执行权利要求1至9中任意一项所述的方法。
20.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被处理器执行时实现权利要求1至9中任意一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311214595.6A CN117130663B (zh) | 2023-09-19 | 2023-09-19 | 一种指令读取方法及l2指令缓存、电子设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311214595.6A CN117130663B (zh) | 2023-09-19 | 2023-09-19 | 一种指令读取方法及l2指令缓存、电子设备和存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117130663A true CN117130663A (zh) | 2023-11-28 |
| CN117130663B CN117130663B (zh) | 2024-06-11 |
Family
ID=88860054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311214595.6A Active CN117130663B (zh) | 2023-09-19 | 2023-09-19 | 一种指令读取方法及l2指令缓存、电子设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117130663B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117349198A (zh) * | 2023-11-30 | 2024-01-05 | 摩尔线程智能科技(北京)有限责任公司 | 缓存行替换方法及装置 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070153014A1 (en) * | 2005-12-30 | 2007-07-05 | Sabol Mark A | Method and system for symmetric allocation for a shared L2 mapping cache |
| US7415575B1 (en) * | 2005-12-08 | 2008-08-19 | Nvidia, Corporation | Shared cache with client-specific replacement policy |
| CN102880559A (zh) * | 2012-07-31 | 2013-01-16 | 中国人民解放军国防科学技术大学 | 基于应用敏感的微处理器末端高速缓存控制方法及装置 |
| CN106201915A (zh) * | 2014-09-17 | 2016-12-07 | 三星电子株式会社 | 高速缓冲存储器系统及其操作方法 |
| CN106683162A (zh) * | 2017-01-18 | 2017-05-17 | 天津大学 | 一种面向嵌入式GPU多着色器结构的后置顶点Cache设计方法 |
| CN108139872A (zh) * | 2016-01-06 | 2018-06-08 | 华为技术有限公司 | 一种缓存管理方法、缓存控制器以及计算机系统 |
| CN113366437A (zh) * | 2019-03-15 | 2021-09-07 | 英特尔公司 | 用于提高高速缓存效率和利用率的系统和方法 |
| CN113918484A (zh) * | 2020-09-02 | 2022-01-11 | 深圳市汇顶科技股份有限公司 | M路高速缓存存储器和使用m路高速缓存存储器的方法 |
| CN113986778A (zh) * | 2021-11-17 | 2022-01-28 | 海光信息技术股份有限公司 | 一种数据处理方法、共享缓存、芯片系统及电子设备 |
| CN114860785A (zh) * | 2022-07-08 | 2022-08-05 | 深圳云豹智能有限公司 | 缓存数据处理系统、方法、计算机设备和存储介质 |
| CN115760545A (zh) * | 2022-11-22 | 2023-03-07 | 武汉凌久微电子有限公司 | 一种图形处理器中纹理缓存的并行寻址方法 |
| CN115794682A (zh) * | 2022-11-28 | 2023-03-14 | Oppo广东移动通信有限公司 | 缓存替换方法及装置、电子设备、存储介质 |
| CN115858411A (zh) * | 2021-09-24 | 2023-03-28 | 英特尔公司 | 图形处理单元三维管线的共享功能的资源状态的高效缓存 |
| CN116010300A (zh) * | 2023-03-24 | 2023-04-25 | 摩尔线程智能科技(北京)有限责任公司 | 一种gpu缓存方法及装置、电子设备和存储介质 |
| CN116303126A (zh) * | 2023-03-22 | 2023-06-23 | 摩尔线程智能科技(北京)有限责任公司 | 缓存、数据的处理方法及电子设备 |
| CN116701246A (zh) * | 2023-05-23 | 2023-09-05 | 合芯科技有限公司 | 一种提升缓存带宽的方法、装置、设备及存储介质 |
-
2023
- 2023-09-19 CN CN202311214595.6A patent/CN117130663B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7415575B1 (en) * | 2005-12-08 | 2008-08-19 | Nvidia, Corporation | Shared cache with client-specific replacement policy |
| US20070153014A1 (en) * | 2005-12-30 | 2007-07-05 | Sabol Mark A | Method and system for symmetric allocation for a shared L2 mapping cache |
| CN102880559A (zh) * | 2012-07-31 | 2013-01-16 | 中国人民解放军国防科学技术大学 | 基于应用敏感的微处理器末端高速缓存控制方法及装置 |
| CN106201915A (zh) * | 2014-09-17 | 2016-12-07 | 三星电子株式会社 | 高速缓冲存储器系统及其操作方法 |
| CN108139872A (zh) * | 2016-01-06 | 2018-06-08 | 华为技术有限公司 | 一种缓存管理方法、缓存控制器以及计算机系统 |
| CN106683162A (zh) * | 2017-01-18 | 2017-05-17 | 天津大学 | 一种面向嵌入式GPU多着色器结构的后置顶点Cache设计方法 |
| CN114968366A (zh) * | 2019-03-15 | 2022-08-30 | 英特尔公司 | 用于提高高速缓存效率和利用率的系统和方法 |
| CN113366437A (zh) * | 2019-03-15 | 2021-09-07 | 英特尔公司 | 用于提高高速缓存效率和利用率的系统和方法 |
| CN113918484A (zh) * | 2020-09-02 | 2022-01-11 | 深圳市汇顶科技股份有限公司 | M路高速缓存存储器和使用m路高速缓存存储器的方法 |
| CN115858411A (zh) * | 2021-09-24 | 2023-03-28 | 英特尔公司 | 图形处理单元三维管线的共享功能的资源状态的高效缓存 |
| CN113986778A (zh) * | 2021-11-17 | 2022-01-28 | 海光信息技术股份有限公司 | 一种数据处理方法、共享缓存、芯片系统及电子设备 |
| CN114860785A (zh) * | 2022-07-08 | 2022-08-05 | 深圳云豹智能有限公司 | 缓存数据处理系统、方法、计算机设备和存储介质 |
| CN115760545A (zh) * | 2022-11-22 | 2023-03-07 | 武汉凌久微电子有限公司 | 一种图形处理器中纹理缓存的并行寻址方法 |
| CN115794682A (zh) * | 2022-11-28 | 2023-03-14 | Oppo广东移动通信有限公司 | 缓存替换方法及装置、电子设备、存储介质 |
| CN116303126A (zh) * | 2023-03-22 | 2023-06-23 | 摩尔线程智能科技(北京)有限责任公司 | 缓存、数据的处理方法及电子设备 |
| CN116010300A (zh) * | 2023-03-24 | 2023-04-25 | 摩尔线程智能科技(北京)有限责任公司 | 一种gpu缓存方法及装置、电子设备和存储介质 |
| CN116701246A (zh) * | 2023-05-23 | 2023-09-05 | 合芯科技有限公司 | 一种提升缓存带宽的方法、装置、设备及存储介质 |
Non-Patent Citations (2)
| Title |
|---|
| LIM, HO 等: "A cache replacement policy to reduce cache miss rate for multiprocessor architecture", IEICE ELECTRONICS EXPRESS, 25 June 2010 (2010-06-25) * |
| 刘宗林;马卓;鲁建壮;唐涛;: "一种并行指令Cache的设计与实现", 微电子学与计算机, no. 12, 5 December 2007 (2007-12-05) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117349198A (zh) * | 2023-11-30 | 2024-01-05 | 摩尔线程智能科技(北京)有限责任公司 | 缓存行替换方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117130663B (zh) | 2024-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107870728B (zh) | 用于移动数据的方法和设备 | |
| CN117130663B (zh) | 一种指令读取方法及l2指令缓存、电子设备和存储介质 | |
| CN116010300B (zh) | 一种gpu缓存方法及装置、电子设备和存储介质 | |
| CN112818663A (zh) | 用于语言模型的处理方法、文本生成方法、装置及介质 | |
| CN113010405A (zh) | 一种应用程序的测试方法和装置 | |
| CN111694992B (zh) | 一种数据处理方法和装置 | |
| CN109165723B (zh) | 用于处理数据的方法和装置 | |
| CN107748649B (zh) | 一种缓存数据的方法和装置 | |
| CN116028388B (zh) | 高速缓存方法、装置、电子设备、存储介质和程序产品 | |
| CN116467235B (zh) | 一种基于dma的数据处理方法、装置、电子设备及介质 | |
| US11195248B2 (en) | Method and apparatus for processing pixel data of a video frame | |
| CN116303126B (zh) | 缓存、数据的处理方法及电子设备 | |
| CN116841624A (zh) | 访存指令的调度方法、装置、电子设备和存储介质 | |
| CN116841623A (zh) | 访存指令的调度方法、装置、电子设备和存储介质 | |
| CN111158907A (zh) | 数据处理方法及装置、电子设备和存储介质 | |
| CN117130662A (zh) | 一种指令读取方法及l2指令缓存、电子设备和存储介质 | |
| CN111708715B (zh) | 内存分配方法、内存分配装置及终端设备 | |
| CN112839071B (zh) | 训练系统、训练数据访问方法及装置、电子设备、介质 | |
| CN109308299B (zh) | 用于搜索信息的方法和装置 | |
| CN116048816B (zh) | 数据请求处理方法、装置、电子设备和存储介质 | |
| CN116009792B (zh) | 一种图像处理中的数据读取、写入装置及方法、电子设备 | |
| CN111459893A (zh) | 文件处理方法、装置和电子设备 | |
| CN116643698B (zh) | 数据写入方法及装置、电子设备和存储介质 | |
| CN116152043B (zh) | 一种基于图像处理的内存管理方法及装置、电子设备 | |
| US11689608B1 (en) | Method, electronic device, and computer program product for data sharing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |