CN116010300B - 一种gpu缓存方法及装置、电子设备和存储介质 - Google Patents
一种gpu缓存方法及装置、电子设备和存储介质 Download PDFInfo
- Publication number
- CN116010300B CN116010300B CN202310305064.1A CN202310305064A CN116010300B CN 116010300 B CN116010300 B CN 116010300B CN 202310305064 A CN202310305064 A CN 202310305064A CN 116010300 B CN116010300 B CN 116010300B
- Authority
- CN
- China
- Prior art keywords
- cache
- type
- cache line
- data
- gpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000003860 storage Methods 0.000 title claims abstract description 38
- 238000012545 processing Methods 0.000 title abstract description 29
- 239000011159 matrix material Substances 0.000 claims description 39
- 230000002688 persistence Effects 0.000 claims description 24
- 238000013500 data storage Methods 0.000 claims description 15
- 230000000717 retained effect Effects 0.000 claims description 15
- 238000004590 computer program Methods 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 5
- 230000010365 information processing Effects 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000002085 persistent effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 2
- 238000013527 convolutional neural network Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本公开涉及计算机技术领域，公开了一种GPU缓存方法及装置、电子设备和存储介质，所述方法包括：获取GPU缓存配置请求，其中，所述GPU缓存配置请求中包括第一类型缓存行和第二类型缓存行之间的配置比例，所述第一类型缓存行用于缓存支持缓存替换的数据，所述第二类型缓存行用于缓存不执行缓存替换的数据；基于所述配置比例，对所述GPU缓存中的缓存行进行分类，得到具有所述配置比例的多个第一类型缓存行和多个第二类型缓存行。本公开实施例可以有效降低大量不变数据的读取延时，提高数据读取效率。
Description
技术领域
本公开涉及计算机技术领域，尤其涉及一种GPU缓存方法及装置、电子设备和存储介质。
背景技术
在图像处理器（Graphics Processing Unit，GPU）内部通常存在多级缓存（cache），这种多级的缓存需要处理的数据往往具有较强的空间局部性和时间局部性。GPU内部的缓存主要用来加速图像数据的处理，在GPU流水线（pipeline）中，通过多级的缓存结构可以加速访问由GPU图像处理单元写往外部数据存储模块的数据，这种内存架构模型对于不断变化的数据结构往往具有较好的性能。但是，遵从传统的缓存设计特性，数据读取过程中，从最原始查找的数据地址（物理地址或虚拟地址）进行缓存查询，得到缓存查询结果（hit-miss），进行缓存替换策略，分配缓存行（cache line），到写入缓存行中的数据存储单元，往往需要2-6个时钟周期（cycle）的延时，不同分级的缓存（cache level）的延时存在差异。此外，写入缓存行中的数据存储单元，再回读反馈回数据读取方，也需要不同程度的延时。现有的GPU缓存方法，在大数据场景下存在读写阻塞，数据读取效率较低。
发明内容
本公开提出了一种GPU缓存方法及装置、电子设备和存储介质的技术方案。
根据本公开的一方面，提供了一种GPU缓存方法，包括：获取GPU缓存配置请求，其中，所述GPU缓存配置请求中包括第一类型缓存行和第二类型缓存行之间的配置比例，所述第一类型缓存行用于缓存支持缓存替换的数据，所述第二类型缓存行用于缓存不执行缓存替换的数据；基于所述配置比例，对所述GPU缓存中的缓存行进行分类，得到具有所述配置比例的多个第一类型缓存行和多个第二类型缓存行。
在一种可能的实现方式中，所述方法还包括：针对任意一个处于非空闲状态的第一类型缓存行，获取所述第一类型缓存行对应的缓存持续等级控制请求，其中，所述缓存持续等级控制请求中包括缓存持续等级标识，所述缓存持续等级标识用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中的时间长短。
在一种可能的实现方式中，所述方法还包括：根据所述多个第一类型缓存行和所述多个第二类型缓存行在所述GPU缓存中的分布，确定缓存行类型标识矩阵，其中，所述缓存行类型标识矩阵用于指示所述GPU缓存中每个缓存行的缓存行类型。
在一种可能的实现方式中，所述方法还包括：接收数据访问请求，其中，所述数据访问请求中包括数据请求地址；基于所述数据请求地址在所述GPU缓存中进行缓存查询，确定缓存查询结果；在所述缓存查询结果为缓存未命中时，基于所述数据请求地址，确定目标缓存行类型；基于所述目标缓存行类型和所述缓存行类型标识矩阵，在所述GPU缓存中确定目标缓存行；从外部数据存储模块读取所述数据请求地址对应的目标数据存储至所述目标缓存行，以及输出所述目标数据。
在一种可能的实现方式中，所述基于所述目标缓存行类型和所述缓存行类型标识矩阵，在所述GPU缓存中确定目标缓存行，包括：在所述目标缓存行类型为第二类型时，基于所述缓存行类型标识矩阵，将所述GPU缓存中处于空闲状态的一个第二类型缓存行确定为所述目标缓存行。
在一种可能的实现方式中，所述基于所述目标缓存行类型和所述缓存行类型标识矩阵，在所述GPU缓存中确定目标缓存行，包括：在所述目标缓存行类型为第一类型时，基于所述缓存行类型标识矩阵，确定所述GPU缓存中是否存在处于空闲状态的至少一个第一类型缓存行；在确定存在处于空闲状态的至少一个第一类型缓存行时，将处于空闲状态的一个第一类型缓存行确定为所述目标缓存行。
在一种可能的实现方式中，所述方法还包括：在确定不存在处于空闲状态的第一类型缓存行时，根据所述GPU缓存中每个第一类型缓存行对应的缓存持续等级标识，确定处于非空闲状态的一个第一类型缓存行为所述目标缓存行。
在一种可能的实现方式中，所述从外部数据存储模块读取所述数据请求地址对应的目标数据存储至所述目标缓存行，包括：删除所述目标缓存行中当前缓存的数据；将所述目标数据存储至所述目标缓存行。
在一种可能的实现方式中，所述缓存持续等级标识包括下述之一：第一缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中持续不变；第二缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据支持一次缓存替换，缓存替换后的数据保留在所述第一类型缓存行中持续不变；第三缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中第一时长；第四缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中第二时长，其中，所述第二时长大于所述第一时长。
根据本公开的一方面，提供了一种GPU缓存方法，包括：针对GPU缓存中任意一个处于非空闲状态的缓存行，获取第一类型缓存行对应的缓存持续等级控制请求，其中，所述缓存持续等级控制请求中包括缓存持续等级标识，所述缓存持续等级标识用于指示所述缓存行中缓存的数据保留在所述缓存行中的时间长短。
在一种可能的实现方式中，所述缓存持续等级标识包括下述之一：第一缓存持续等级标识，用于指示所述缓存行中缓存的数据保留在所述缓存行中持续不变；第二缓存持续等级标识，用于指示所述缓存行中缓存的数据支持一次缓存替换，缓存替换后的数据保留在所述缓存行中持续不变；第三缓存持续等级标识，用于指示所述缓存行中缓存的数据保留在所述缓存行中第一时长；第四缓存持续等级标识，用于指示所述缓存行中缓存的数据保留在所述缓存行中第二时长，其中，所述第二时长大于所述第一时长。
根据本公开的一方面，提供了一种GPU缓存装置，包括：获取模块，用于获取GPU缓存配置请求，其中，所述GPU缓存配置请求中包括第一类型缓存行和第二类型缓存行之间的配置比例，所述第一类型缓存行用于缓存支持缓存替换的数据，所述第二类型缓存行用于缓存不执行缓存替换的数据；分类模块，用于基于所述配置比例，对所述GPU缓存中的缓存行进行分类，得到具有所述配置比例的多个第一类型缓存行和多个第二类型缓存行。
根据本公开的一方面，提供了一种GPU缓存装置，包括：获取模块，用于针对GPU缓存中任意一个处于非空闲状态的缓存行，获取第一类型缓存行对应的缓存持续等级控制请求，其中，所述缓存持续等级控制请求中包括缓存持续等级标识，所述缓存持续等级标识用于指示所述缓存行中缓存的数据保留在所述缓存行中的时间长短。
根据本公开的一方面，提供了一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以执行上述方法。
根据本公开的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。
在本公开实施例中，获取GPU缓存配置请求，GPU缓存配置请求中包括第一类型缓存行和第二类型缓存行之间的配置比例，第一类型缓存行用于缓存支持缓存替换的数据，第二类型缓存行用于缓存不执行缓存替换的数据；基于配置比例，对GPU缓存中的缓存行进行分类，得到具有配置比例的多个第一类型缓存行和多个第二类型缓存行。基于配置比例，能够实现大数据、多场景下对GPU缓存中的缓存行类型的灵活配置，从而有效降低大量不变数据的读取延时，提高数据读取效率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出根据本公开实施例的一种GPU缓存方法的流程图。
图2示出根据本公开实施例的GPU缓存中缓存行的分布示意图。
图3示出根据本公开实施例的一种GPU缓存装置的框图。
图4示出根据本公开实施例的一种电子设备的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
在目前热门的人工智能（Artificial Intelligence，AI）计算领域，现有的GPU缓存方法往往会给上游任务带来不少的延时，且数据频繁写入及读出缓存行也会造成翻转功耗。此外，在AI场景下，一些不经常做更改的数据，例如，CNN神经网络滤波系数矩阵、量化参数矩阵等，往往不需要进行频繁的缓存行替换。
本公开实施例提供了一种GPU缓存方法，可以应用于存在不经常做更改的数据的应用场景，例如，应用于上述AI场景。本公开实施例提供的GPU缓存方法，既可以避免不经常做更改的数据进行缓存替换，又可以加速数据读取速度，配合上游直接存储器访问（DirectMemory Access，DMA）完成下游数据快速搬运的任务，提高GPU计算单元的处理效率，降低GPU系统功耗。下面对本公开实施例提供的GPU缓存方法进行详细描述。
图1示出根据本公开实施例的一种GPU缓存方法的流程图。该方法可以由终端设备或服务器等电子设备执行，终端设备可以为用户设备（User Equipment，UE）、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字助理（Personal Digital Assistant，PDA）、手持设备、计算设备、车载设备、可穿戴设备等，该方法可以通过处理器调用存储器中存储的计算机可读指令的方式来实现。或者，可通过服务器执行该方法。如图1所示，该方法可以包括：
在步骤S11中，获取GPU缓存配置请求，其中，GPU缓存配置请求中包括第一类型缓存行和第二类型缓存行之间的配置比例，第一类型缓存行用于缓存支持缓存替换的数据，第二类型缓存行用于缓存不执行缓存替换的数据。
不执行缓存替换的数据，可以是不经常做更改的数据，还可以是用户设置的其它数据，本公开对此不作具体限定。不执行缓存替换的数据存储在GPU缓存中之后，仅执行缓存查询、读取，不执行缓存替换。
GPU缓存配置请求可以来源于寄存器默认配置，可以来源于用户发送的配置指令，本公开对此不作具体限定。
第一类型缓存行（Normal cache line）用于处理普通GPU图像处理任务，缓存支持缓存替换的数据。
第二类型缓存行（Consistency cache line）用于缓存不执行缓存替换的数据（例如，AI任务中一些不经常做更改的CNN神经网络滤波系数矩阵、量化参数矩阵等）。
第一类型缓存行和第二类型缓存行之间的配置比例，可以是寄存器默认配置的取值，也可以根据实际应用场景需要，灵活调整多种具体取值，本公开对此不作具体限定。表1示出第一类型缓存行和第二类型缓存行之间的配置比例的取值可选项。
在一示例中，可以根据寄存器默认配置的配置比例的取值，生成GPU缓存配置请求，以对GPU中的缓存行进行分类。
在一示例中，可以根据第一类型缓存行和第二类型缓存行之间的配置比例的取值可选项（例如，表1所示），结合实际应用场景中存在不经常做更改的数据量的大小，即不执行缓存替换的数据量的大小，选择配置比例的具体取值。例如，实际应用场景中存在的不经常做更改的数据量较多，则可以选择第一类型缓存行和第二类型缓存行之间的配置比例为：10%：90%；实际应用场景中存在的不经常做更改的数据量较少，则可以选择第一类型缓存行和第二类型缓存行之间的配置比例为：80%：20%，具体选择过程可以根据实际需求灵活调整。进而根据选取的配置比例的取值，生成GPU缓存配置请求，以对GPU中的缓存行进行分类。
表1
| 配置比例0 | 配置比例1 | 配置比例2 | …… | 配置比例n-1 | 配置比例n | |
| 第一类型缓存行 | 10% | 20% | 30% | …… | 80% | X% |
| 第二类型缓存行 | 90% | 80% | 70% | …… | 20% | 100%-X% |
在步骤S12中，基于配置比例，对GPU缓存中的缓存行进行分类，得到具有配置比例的多个第一类型缓存行和多个第二类型缓存行。
基于第一类型缓存行和第二类型缓存行之间的配置比例，对GPU缓存中的缓存行进行分类，即对GPU缓存中的缓存行进行功能区域划分，得到用于处理普通GPU图像处理任务的多个第一类型缓存行，以及用于处理存在不执行缓存替换的数据的其它任务（例如，AI任务）的多个第二类型缓存行。其中，多个第一类型缓存行和多个第二类型缓存行的比例为该配置比例。
基于本公开的GPU缓存方法，可以对多级缓存中的任意一级缓存（例如，L0、L1、L2、LLC、MMU），进行第一类型缓存行和第二类型缓存行的划分。
根据本公开的实施例，基于配置比例，能够实现大数据、多场景下对GPU缓存中的缓存行类型的灵活配置，从而有效降低大量不变数据的读取延时，提高数据读取效率。
在一种可能的实现方式中，该方法还包括：根据多个第一类型缓存行和多个第二类型缓存行在GPU缓存中的分布，确定缓存行类型标识矩阵，其中，缓存行类型标识矩阵用于指示GPU缓存中每个缓存行的缓存行类型。
GPU缓存的结构为，将缓存平均分为多份，每一份为一路（way）,每一路包括多个缓存行，每一路中相同索引的缓存行组合在一起称之为组（set）。图2示出根据本公开实施例的GPU缓存中缓存行的分布示意图。如图2所示，GPU缓存为三路组相连缓存，即GPU缓存中包括三路（way）缓存行，每一路中包括n+4个缓存行（缓存行0至缓存行n+3）。其中，每一路中的缓存行0（line0）组合在一起构成第0组缓存行（set0），每一路中的缓存行1（line1）组合在一起构成第1组缓存行（set1），以此类推，直至第n+3组缓存行（set n+3）此处不作赘述。
如图2所示，根据GPU缓存配置请求，将第0组缓存行至第4组缓存行确定为第一类型缓存行，第5组缓存行至第n+3组缓存行确定为第二类型缓存行。根据多个第一类型缓存行和多个第一类型缓存行在GPU缓存中的分布，生成缓存行类型标识矩阵。
缓存行类型标识矩阵中包括路索引（way_index）、组索引（set_index）、用于指示第一类型缓存行的第一类型标识，以及用于指示第二类型缓存行的第二类型标识。例如，第一类型标识为1，第二类型标识为0。第一类型标识、第二类型标识除了可以是1、0之外，还可以根据实际情况，设置为其它标识形式，本公开对此不作具体限定。
基于缓存行类型标识矩阵，可以确定GPU缓存中每个缓存行的缓存行类型。例如：缓存行类型标识矩阵中的[0,0,1]，指示GPU缓存中第0路第0组缓存行（set_index0，way_index0）为第一类型缓存行；缓存行类型标识矩阵中的[5,1,0]，指示GPU缓存中第1路第5组缓存行为第二类型缓存行；以此类推，此处不作赘述。
在配置好GPU缓存中缓存行的缓存行类型之后，可以基于GPU缓存中不同类型的缓存行执行不同的任务。如图2所示，基于缓存行类型标识矩阵，可以利用GPU缓存中第一类型缓存行执行GPU线程（pipeline）中的任务，利用GPU缓存中第二类型缓存行执行存在不执行缓存替换的数据的其它pipeline中的任务（例如，AI线程（pipeline）中的任务）。GPUpipeline中的任务和其它pipeline中的任务可以同步并行处理，输出目标数据，互不干扰。
在一种可能的实现方式中，该方法还包括：接收数据访问请求，其中，数据访问请求中包括数据请求地址；基于数据请求地址在GPU缓存中进行缓存查询，确定缓存查询结果；在缓存查询结果为缓存未命中时，基于数据请求地址，确定目标缓存行类型；基于目标缓存行类型和缓存行类型标识矩阵，在GPU缓存中确定目标缓存行；从外部数据存储模块读取数据请求地址对应的目标数据存储至目标缓存行，以及输出目标数据。
如图2所示，GPU缓存接收数据访问请求，该数据访问请求可以是来源于外部数据访问用户，也可以来源于GPU内部的计算单元，本公开对此不作具体限定。
GPU缓存中包括缓存管理单元（Cache Management Unit，CMU），缓存管理单元将数据访问请求中包括的数据请求地址在GPU缓存中进行缓存查询，即将数据请求地址与各个缓存行的有效tag信息进行比对。如果存在与数据请求地址匹配的有效tag信息，则缓存查询结果为缓存命中（cache-hit）；如果不存在与数据请求地址匹配的有效tag信息，则缓存查询结果为缓存未命中（cache-miss）。
在缓存查询结果为缓存命中时，表示数据请求地址对应的目标数据存储在GPU缓存中，因此，从与数据请求地址匹配的有效tag信息对应的缓存行中，读取并输出数据请求地址对应的目标数据。
在缓存查询结果为缓存未命中时，表示数据请求地址对应的目标数据未存储在GPU缓存中。此时，需要在GPU缓存中确定目标缓存行，以及从外部数据存储模块中读取数据请求地址对应的目标数据存储至目标缓存行，以备后续缓存查询，并且，输出目标数据以响应数据访问请求。
在缓存查询结果为缓存未命中时，基于数据请求地址，可以确定数据请求地址对应的目标数据是否可以执行缓存替换，进而确定用于存储该目标数据的目标缓存行的目标缓存行类型。在目标数据可以执行缓存替换时，目标缓存行的目标缓存行类型需要为第一类型；在目标数据不执行缓存替换时，目标缓存行的目标缓存行类型需要为第二类型。
在确定目标缓存行类型之后，由于缓存行类型标识矩阵可以指示GPU缓存中每个缓存行的缓存行类型，因此，基于目标缓存行类型和缓存行类型标识矩阵，在GPU缓存中确定用于存储目标数据的目标缓存行。
在一种可能的实现方式中，基于目标缓存行类型和缓存行类型标识矩阵，在GPU缓存中确定目标缓存行，包括：在目标缓存行类型为第二类型时，基于缓存行类型标识矩阵，将GPU缓存中处于空闲状态的一个第二类型缓存行确定为目标缓存行。
在目标缓存行类型为第二类型时，基于缓存行类型标识矩阵，将GPU缓存中处于空闲状态的一个第二类型缓存行确定为目标缓存行。进而，从外部数据存储模块读取数据请求地址对应的目标数据存储至第二类型缓存行的目标缓存行，以及输出目标数据。
在一种可能的实现方式中，基于目标缓存行类型和缓存行类型标识矩阵，在GPU缓存中确定目标缓存行，包括：在目标缓存行类型为第一类型时，基于缓存行类型标识矩阵，确定GPU缓存中是否存在处于空闲状态的至少一个第一类型缓存行；在确定存在处于空闲状态的至少一个第一类型缓存行时，将处于空闲状态的一个第一类型缓存行确定为目标缓存行。
在目标缓存行类型为第一类型时，基于缓存行类型标识矩阵，将GPU缓存中处于空闲状态的一个第一类型缓存行确定为目标缓存行。进而，从外部数据存储模块读取数据请求地址对应的目标数据存储至第一类型缓存行的目标缓存行，以及输出目标数据。
在一种可能的实现方式中，该方法还包括：在确定不存在处于空闲状态的第一类型缓存行时，根据GPU缓存中每个第一类型缓存行对应的缓存持续等级标识，确定处于非空闲状态的一个第一类型缓存行为目标缓存行。
在一种可能的实现方式中，从外部数据存储模块读取数据请求地址对应的目标数据存储至目标缓存行，包括：删除目标缓存行中当前缓存的数据；将目标数据存储至目标缓存行。
在目标缓存行类型为第一类型，且基于缓存行类型标识矩阵，确定GPU缓存中不存在处于空闲状态的第一类型缓存行时，需要执行缓存替换操作，即基于预设缓存替换算法，从处于非空闲状态的所有第一类型缓存行中确定一个第一类型缓存行为目标缓存行。进而，删除目标缓存行中当前缓存的数据，以及从外部数据存储模块读取数据请求地址对应的目标数据存储至目标缓存行，以及输出目标数据。
在一种可能的实现方式中，该方法还包括：针对任意一个处于非空闲状态的第一类型缓存行，获取第一类型缓存行对应的缓存持续等级控制请求，其中，缓存持续等级控制请求中包括缓存持续等级标识，缓存持续等级标识用于指示第一类型缓存行中缓存的数据保留在第一类型缓存行中的时间长短。
针对任意一个处于非空闲状态的第一类型缓存行，可以为该第一类型缓存行增加缓存持续等级标识，以指示该第一类型缓存行中缓存的数据保留在该第一类型缓存行中的时间长短。进而，在执行缓存替换操作时，可以根据处于非空闲状态的每个第一类型缓存行对应的缓存持续等级标识，来确定需要进行缓存替换的目标缓存行。
在一种可能的实现方式中，缓存持续等级标识包括下述之一：第一缓存持续等级标识，用于指示第一类型缓存行中缓存的数据保留在第一类型缓存行中持续不变；第二缓存持续等级标识，用于指示第一类型缓存行中缓存的数据支持一次缓存替换，缓存替换后的数据保留在第一类型缓存行中持续不变；第三缓存持续等级标识，用于指示第一类型缓存行中缓存的数据保留在第一类型缓存行中第一时长；第四缓存持续等级标识，用于指示第一类型缓存行中缓存的数据保留在第一类型缓存行中第二时长，其中，第二时长大于第一时长。
第一缓存持续等级标识（cache-none），用于指示第一类型缓存行中缓存的数据保留在第一类型缓存行中持续不变。也就是说，具有第一缓存持续等级标识的第一类型缓存行中缓存的数据不执行缓存替换。
第二缓存持续等级标识（cache-once），用于指示第一类型缓存行中缓存的数据支持一次缓存替换，缓存替换后的数据保留在第一类型缓存行中持续不变。也就是说，具有第二缓存持续等级标识的第一类型缓存行中缓存的数据支持一次缓存替换，之后将不执行缓存替换。
第三缓存持续等级标识（cache-normal），用于指示第一类型缓存行中缓存的数据保留在第一类型缓存行中第一时长。具有第三缓存持续等级标识的第一类型缓存行中缓存的数据，可以基于预设缓存替换算法进行正常的缓存替换操作。第一时长的具体取值可以基于预设缓存替换算法来确定，本公开对此不作具体限定。预设缓存替换算法可以是LRU、PLRU等，本公开对此不作具体限定。
第四缓存持续等级标识（cache-persist），用于指示第一类型缓存行中缓存的数据保留在第一类型缓存行中第二时长，其中，第二时长大于第一时长。也就是说，相比于正常的缓存替换操作，具有第四缓存持续等级标识的第一类型缓存行中缓存的数据，需要保留较长时间。第二时长的具体取值可以根据实际情况设置，本公开对此不作具体限定。
表2示出第一缓存持续等级标识、第一缓存持续等级标识、第一缓存持续等级标识和第一缓存持续等级标识的表现形式。
表2
| 第一缓存持续等级标识 | 第二缓存持续等级标识 | 第三缓存持续等级标识 | 第四缓存持续等级标识 |
| 00 | 01 | 10 | 11 |
缓存持续等级标识的个数及具体表现形式，除了上述表2所示以外，还可以根据实际情况设置，本公开对此不作具体限定。
在本公开实施例中，获取GPU缓存配置请求，GPU缓存配置请求中包括第一类型缓存行和第二类型缓存行之间的配置比例，第一类型缓存行用于缓存支持缓存替换的数据，第二类型缓存行用于缓存不执行缓存替换的数据；基于配置比例，对GPU缓存中的缓存行进行分类，得到具有配置比例的多个第一类型缓存行和多个第二类型缓存行。基于配置比例，能够实现大数据、多场景下对GPU缓存中的缓存行类型的灵活配置，从而有效降低大量不变数据的读取延时，提高数据读取效率。
本公开实施例还提供了一种GPU缓存方法，包括：针对GPU缓存中任意一个处于非空闲状态的缓存行，获取第一类型缓存行对应的缓存持续等级控制请求，其中，缓存持续等级控制请求中包括缓存持续等级标识，缓存持续等级标识用于指示缓存行中缓存的数据保留在缓存行中的时间长短。
在本公开实施例中，还可以不对GPU缓存行中的缓存行类型进行分类，即GPU缓存中的所有缓存行均可以用于缓存支持缓存替换的数据，即所有缓存行均为第一类型缓存行（Normal cache line）。此时，可以通过对每个缓存行配置缓存持续等级标识，以指示缓存行中缓存的数据保留在缓存行中的时间长短
在一种可能的实现方式中，缓存持续等级标识包括下述之一：第一缓存持续等级标识，用于指示缓存行中缓存的数据保留在缓存行中持续不变；第二缓存持续等级标识，用于指示缓存行中缓存的数据支持一次缓存替换，缓存替换后的数据保留在缓存行中持续不变；第三缓存持续等级标识，用于指示缓存行中缓存的数据保留在缓存行中第一时长；第四缓存持续等级标识，用于指示缓存行中缓存的数据保留在缓存行中第二时长，其中，第二时长大于第一时长。
在执行缓存替换操作时，基于缓存行对应的缓存持续等级标识，来确定用于进行缓存替换的目标缓存行的具体过程，可以参考上述相关内容，此处不作赘述。
可以理解，本公开提及的上述各个方法实施例，在不违背原理逻辑的情况下，均可以彼此相互结合形成结合后的实施例，限于篇幅，本公开不再赘述。本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
此外，本公开还提供了一种GPU缓存装置、电子设备、计算机可读存储介质、程序，上述均可用来实现本公开提供的任一种GPU缓存方法，相应技术方案和描述和参见方法部分的相应记载，不再赘述。
图3示出根据本公开实施例的一种GPU缓存装置的框图。如图3所示，装置30包括：
获取模块31，用于获取GPU缓存配置请求，其中，GPU缓存配置请求中包括第一类型缓存行和第二类型缓存行之间的配置比例，第一类型缓存行用于缓存支持缓存替换的数据，第二类型缓存行用于缓存不执行缓存替换的数据；
分类模块32，用于基于配置比例，对GPU缓存中的缓存行进行分类，得到具有配置比例的多个第一类型缓存行和多个第二类型缓存行。
在一种可能的实现方式中，获取模块31，还用于针对任意一个处于非空闲状态的第一类型缓存行，获取第一类型缓存行对应的缓存持续等级控制请求，其中，缓存持续等级控制请求中包括缓存持续等级标识，缓存持续等级标识用于指示第一类型缓存行中缓存的数据保留在第一类型缓存行中的时间长短。
在一种可能的实现方式中，装置30还包括：
第一确定模块，用于根据多个第一类型缓存行和多个第二类型缓存行在GPU缓存中的分布，确定缓存行类型标识矩阵，其中，缓存行类型标识矩阵用于指示GPU缓存中每个缓存行的缓存行类型。
在一种可能的实现方式中，装置30还包括：
接收模块，用于接收数据访问请求，其中，数据访问请求中包括数据请求地址；
缓存查询模块，用于基于数据请求地址在GPU缓存中进行缓存查询，确定缓存查询结果；
第二确定模块，用于在缓存查询结果为缓存未命中时，基于数据请求地址，确定目标缓存行类型；
第三确定模块，用于基于目标缓存行类型和缓存行类型标识矩阵，在GPU缓存中确定目标缓存行；
数据处理模块，用于从外部数据存储模块读取数据请求地址对应的目标数据存储至目标缓存行，以及输出目标数据。
在一种可能的实现方式中，第三确定模块，具体用于：
在目标缓存行类型为第二类型时，基于缓存行类型标识矩阵，将GPU缓存中处于空闲状态的一个第二类型缓存行确定为目标缓存行。
在一种可能的实现方式中，第三确定模块，具体用于：
在目标缓存行类型为第一类型时，基于缓存行类型标识矩阵，确定GPU缓存中是否存在处于空闲状态的至少一个第一类型缓存行；
在确定存在处于空闲状态的至少一个第一类型缓存行时，将处于空闲状态的一个第一类型缓存行确定为目标缓存行。
在一种可能的实现方式中，第三确定模块，具体还用于：
在确定不存在处于空闲状态的第一类型缓存行时，根据GPU缓存中每个第一类型缓存行对应的缓存持续等级标识，确定处于非空闲状态的一个第一类型缓存行为目标缓存行。
在一种可能的实现方式中，数据处理模块，具体用于：
删除目标缓存行中当前缓存的数据；
将目标数据存储至目标缓存行。
在一种可能的实现方式中，缓存持续等级标识包括下述之一：
第一缓存持续等级标识，用于指示第一类型缓存行中缓存的数据保留在第一类型缓存行中持续不变；
第二缓存持续等级标识，用于指示第一类型缓存行中缓存的数据支持一次缓存替换，缓存替换后的数据保留在第一类型缓存行中持续不变；
第三缓存持续等级标识，用于指示第一类型缓存行中缓存的数据保留在第一类型缓存行中第一时长；
第四缓存持续等级标识，用于指示第一类型缓存行中缓存的数据保留在第一类型缓存行中第二时长，其中，第二时长大于第一时长。
本公开还提供了一种GPU缓存装置，包括：获取模块，用于针对GPU缓存中任意一个处于非空闲状态的缓存行，获取第一类型缓存行对应的缓存持续等级控制请求，其中，缓存持续等级控制请求中包括缓存持续等级标识，缓存持续等级标识用于指示缓存行中缓存的数据保留在缓存行中的时间长短。
在一种可能的实现方式中，缓存持续等级标识包括下述之一：
第一缓存持续等级标识，用于指示缓存行中缓存的数据保留在缓存行中持续不变；
第二缓存持续等级标识，用于指示缓存行中缓存的数据支持一次缓存替换，缓存替换后的数据保留在缓存行中持续不变；
第三缓存持续等级标识，用于指示缓存行中缓存的数据保留在缓存行中第一时长；
第四缓存持续等级标识，用于指示缓存行中缓存的数据保留在缓存行中第二时长，其中，第二时长大于第一时长。
该方法与计算机系统的内部结构存在特定技术关联，且能够解决如何提升硬件运算效率或执行效果的技术问题（包括减少数据存储量、减少数据传输量、提高硬件处理速度等），从而获得符合自然规律的计算机系统内部性能改进的技术效果。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现可以参照上文方法实施例的描述，为了简洁，这里不再赘述。
本公开实施例还提出一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。计算机可读存储介质可以是易失性或非易失性计算机可读存储介质。
本公开实施例还提出一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以执行上述方法。
本公开实施例还提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备的处理器中运行时，所述电子设备中的处理器执行上述方法。
电子设备可以被提供为终端、服务器或其它形态的设备。
图4示出根据本公开实施例的一种电子设备的框图。参照图4，电子设备1900可以被提供为一服务器或终端设备。参照图4，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件1922被配置为执行指令，以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入输出接口1958。电子设备1900可以操作基于存储在存储器1932的操作系统，例如微软服务器操作系统（Windows ServerTM），苹果公司推出的基于图形用户界面操作系统(Mac OS XTM)，多用户多进程的计算机操作系统（UnixTM）, 自由和开放原代码的类Unix操作系统（LinuxTM），开放原代码的类Unix操作系统（FreeBSDTM）或类似。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器1932，上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是（但不限于）电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子（非穷举的列表）包括：便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、静态随机存取存储器（SRAM）、便携式压缩盘只读存储器（CD-ROM）、数字多功能盘（DVD）、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波（例如，通过光纤电缆的光脉冲）、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构（ISA）指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机（例如利用因特网服务提供商来通过因特网连接）。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列（FPGA）或可编程逻辑阵列（PLA），该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置（系统）和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
该计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。
本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的撰写顺序并不意味着严格的执行顺序而对实施过程构成任何限定，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
若本申请技术方案涉及个人信息，应用本申请技术方案的产品在处理个人信息前，已明确告知个人信息处理规则，并取得个人自主同意。若本申请技术方案涉及敏感个人信息，应用本申请技术方案的产品在处理敏感个人信息前，已取得个人单独同意，并且同时满足“明示同意”的要求。例如，在摄像头等个人信息采集装置处，设置明确显著的标识告知已进入个人信息采集范围，将会对个人信息进行采集，若个人自愿进入采集范围即视为同意对其个人信息进行采集；或者在个人信息处理的装置上，利用明显的标识/信息告知个人信息处理规则的情况下，通过弹窗信息或请个人自行上传其个人信息等方式获得个人授权；其中，个人信息处理规则可包括个人信息处理者、个人信息处理目的、处理方式以及处理的个人信息种类等信息。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (12)
1.一种GPU缓存方法，其特征在于，包括：
获取GPU缓存配置请求，其中，所述GPU缓存配置请求中包括第一类型缓存行和第二类型缓存行之间的配置比例，所述第一类型缓存行用于缓存支持缓存替换的数据，所述第二类型缓存行用于缓存不执行缓存替换的数据；
基于所述配置比例，对所述GPU缓存中的缓存行进行分类，得到具有所述配置比例的多个第一类型缓存行和多个第二类型缓存行；
所述方法还包括：
针对任意一个处于非空闲状态的第一类型缓存行，获取所述第一类型缓存行对应的缓存持续等级控制请求，其中，所述缓存持续等级控制请求中包括缓存持续等级标识，所述缓存持续等级标识用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中的时间长短；
所述缓存持续等级标识包括下述之一：
第一缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中持续不变；
第二缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据支持一次缓存替换，缓存替换后的数据保留在所述第一类型缓存行中持续不变；
第三缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中第一时长；
第四缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中第二时长，其中，所述第二时长大于所述第一时长。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
根据所述多个第一类型缓存行和所述多个第二类型缓存行在所述GPU缓存中的分布，确定缓存行类型标识矩阵，其中，所述缓存行类型标识矩阵用于指示所述GPU缓存中每个缓存行的缓存行类型。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
接收数据访问请求，其中，所述数据访问请求中包括数据请求地址；
基于所述数据请求地址在所述GPU缓存中进行缓存查询，确定缓存查询结果；
在所述缓存查询结果为缓存未命中时，基于所述数据请求地址，确定目标缓存行类型；
基于所述目标缓存行类型和所述缓存行类型标识矩阵，在所述GPU缓存中确定目标缓存行；
从外部数据存储模块读取所述数据请求地址对应的目标数据存储至所述目标缓存行，以及输出所述目标数据。
4.根据权利要求3所述的方法，其特征在于，所述基于所述目标缓存行类型和所述缓存行类型标识矩阵，在所述GPU缓存中确定目标缓存行，包括：
在所述目标缓存行类型为第二类型时，基于所述缓存行类型标识矩阵，将所述GPU缓存中处于空闲状态的一个第二类型缓存行确定为所述目标缓存行。
5.根据权利要求3所述的方法，其特征在于，所述基于所述目标缓存行类型和所述缓存行类型标识矩阵，在所述GPU缓存中确定目标缓存行，包括：
在所述目标缓存行类型为第一类型时，基于所述缓存行类型标识矩阵，确定所述GPU缓存中是否存在处于空闲状态的至少一个第一类型缓存行；
在确定存在处于空闲状态的至少一个第一类型缓存行时，将处于空闲状态的一个第一类型缓存行确定为所述目标缓存行。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：
在确定不存在处于空闲状态的第一类型缓存行时，根据所述GPU缓存中每个第一类型缓存行对应的缓存持续等级标识，确定处于非空闲状态的一个第一类型缓存行为所述目标缓存行。
7.根据权利要求6所述的方法，其特征在于，所述从外部数据存储模块读取所述数据请求地址对应的目标数据存储至所述目标缓存行，包括：
删除所述目标缓存行中当前缓存的数据；
将所述目标数据存储至所述目标缓存行。
8.一种GPU缓存方法，其特征在于，包括：
针对GPU缓存中任意一个处于非空闲状态的缓存行，获取第一类型缓存行对应的缓存持续等级控制请求，其中，所述缓存持续等级控制请求中包括缓存持续等级标识，所述缓存持续等级标识用于指示所述缓存行中缓存的数据保留在所述缓存行中的时间长短；
所述缓存持续等级标识包括下述之一：
第一缓存持续等级标识，用于指示所述缓存行中缓存的数据保留在所述缓存行中持续不变；
第二缓存持续等级标识，用于指示所述缓存行中缓存的数据支持一次缓存替换，缓存替换后的数据保留在所述缓存行中持续不变；
第三缓存持续等级标识，用于指示所述缓存行中缓存的数据保留在所述缓存行中第一时长；
第四缓存持续等级标识，用于指示所述缓存行中缓存的数据保留在所述缓存行中第二时长，其中，所述第二时长大于所述第一时长。
9.一种GPU缓存装置，其特征在于，包括：
获取模块，用于获取GPU缓存配置请求，其中，所述GPU缓存配置请求中包括第一类型缓存行和第二类型缓存行之间的配置比例，所述第一类型缓存行用于缓存支持缓存替换的数据，所述第二类型缓存行用于缓存不执行缓存替换的数据；
分类模块，用于基于所述配置比例，对所述GPU缓存中的缓存行进行分类，得到具有所述配置比例的多个第一类型缓存行和多个第二类型缓存行；
所述获取模块，还用于：针对任意一个处于非空闲状态的第一类型缓存行，获取所述第一类型缓存行对应的缓存持续等级控制请求，其中，所述缓存持续等级控制请求中包括缓存持续等级标识，所述缓存持续等级标识用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中的时间长短；
所述缓存持续等级标识包括下述之一：
第一缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中持续不变；
第二缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据支持一次缓存替换，缓存替换后的数据保留在所述第一类型缓存行中持续不变；
第三缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中第一时长；
第四缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中第二时长，其中，所述第二时长大于所述第一时长。
10.一种GPU缓存装置，其特征在于，包括：
获取模块，用于针对GPU缓存中任意一个处于非空闲状态的缓存行，获取第一类型缓存行对应的缓存持续等级控制请求，其中，所述缓存持续等级控制请求中包括缓存持续等级标识，所述缓存持续等级标识用于指示所述缓存行中缓存的数据保留在所述缓存行中的时间长短；
所述缓存持续等级标识包括下述之一：
第一缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中持续不变；
第二缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据支持一次缓存替换，缓存替换后的数据保留在所述第一类型缓存行中持续不变；
第三缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中第一时长；
第四缓存持续等级标识，用于指示所述第一类型缓存行中缓存的数据保留在所述第一类型缓存行中第二时长，其中，所述第二时长大于所述第一时长。
11.一种电子设备，其特征在于，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为调用所述存储器存储的指令，以执行权利要求1至8中任意一项所述的方法。
12.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被处理器执行时实现权利要求1至8中任意一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310305064.1A CN116010300B (zh) | 2023-03-24 | 2023-03-24 | 一种gpu缓存方法及装置、电子设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310305064.1A CN116010300B (zh) | 2023-03-24 | 2023-03-24 | 一种gpu缓存方法及装置、电子设备和存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116010300A CN116010300A (zh) | 2023-04-25 |
| CN116010300B true CN116010300B (zh) | 2023-06-13 |
Family
ID=86037711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310305064.1A Active CN116010300B (zh) | 2023-03-24 | 2023-03-24 | 一种gpu缓存方法及装置、电子设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116010300B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117130663B (zh) * | 2023-09-19 | 2024-06-11 | 摩尔线程智能科技(北京)有限责任公司 | 一种指令读取方法及l2指令缓存、电子设备和存储介质 |
| CN116993574B (zh) * | 2023-09-25 | 2024-01-26 | 苏州元脑智能科技有限公司 | 一种图形处理器架构、数据处理方法、设备和存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114610656A (zh) * | 2022-02-25 | 2022-06-10 | 龙芯中科技术股份有限公司 | 一种数据替换方法、装置、电子设备及存储介质 |
| CN115794677A (zh) * | 2022-12-19 | 2023-03-14 | 昆仑芯(北京)科技有限公司 | 缓存数据验证方法、装置、电子设备和存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108021514B (zh) * | 2016-10-28 | 2020-11-06 | 华为技术有限公司 | 一种缓存替换的方法和设备 |
| US11263054B2 (en) * | 2019-07-12 | 2022-03-01 | Vmware, Inc. | Memory-aware placement for virtual GPU enabled systems |
| CN112612727B (zh) * | 2020-12-08 | 2023-07-07 | 成都海光微电子技术有限公司 | 一种高速缓存行替换方法、装置及电子设备 |
| CN115794682A (zh) * | 2022-11-28 | 2023-03-14 | Oppo广东移动通信有限公司 | 缓存替换方法及装置、电子设备、存储介质 |
-
2023
- 2023-03-24 CN CN202310305064.1A patent/CN116010300B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114610656A (zh) * | 2022-02-25 | 2022-06-10 | 龙芯中科技术股份有限公司 | 一种数据替换方法、装置、电子设备及存储介质 |
| CN115794677A (zh) * | 2022-12-19 | 2023-03-14 | 昆仑芯(北京)科技有限公司 | 缓存数据验证方法、装置、电子设备和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116010300A (zh) | 2023-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116010300B (zh) | 一种gpu缓存方法及装置、电子设备和存储介质 | |
| CN109240946B (zh) | 数据的多级缓存方法及终端设备 | |
| US10204175B2 (en) | Dynamic memory tuning for in-memory data analytic platforms | |
| US20200092392A1 (en) | Data caching and data-aware placement to accelerate machine learning applications | |
| CN107544926B (zh) | 处理系统及其访存方法 | |
| CN111324556B (zh) | 用于将预定数目的数据项预取到高速缓存的方法和系统 | |
| KR20160031973A (ko) | 데이터 아이템들을 캐시하기 위한 방법들, 장치들, 및 시스템들 | |
| CN112130969A (zh) | 有效执行经由任务图指定的工作负载 | |
| CN112667528A (zh) | 一种数据预取的方法及相关设备 | |
| US11593268B2 (en) | Method, electronic device and computer program product for managing cache | |
| CN117093371B (zh) | 缓存资源分配方法、装置、电子设备和存储介质 | |
| US8751724B2 (en) | Dynamic memory reconfiguration to delay performance overhead | |
| CN116841623A (zh) | 访存指令的调度方法、装置、电子设备和存储介质 | |
| CN117130663B (zh) | 一种指令读取方法及l2指令缓存、电子设备和存储介质 | |
| CN117290260A (zh) | 一种数据预取方法、装置、电子设备及存储介质 | |
| CN116820579A (zh) | 访存指令的调度方法、装置、电子设备和存储介质 | |
| US10997077B2 (en) | Increasing the lookahead amount for prefetching | |
| CN116303126A (zh) | 缓存、数据的处理方法及电子设备 | |
| US11663127B2 (en) | Method, electronic device and computer program product for managing storage system | |
| CN113419792A (zh) | 一种事件处理方法、装置、终端设备和存储介质 | |
| US9542318B2 (en) | Temporary cache memory eviction | |
| CN113688160A (zh) | 数据处理方法、处理装置、电子设备及存储介质 | |
| US11481158B2 (en) | Enabling compression based on queue occupancy | |
| CN113010454A (zh) | 数据读写方法、装置、终端及存储介质 | |
| CN113761410A (zh) | 数据处理方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |