JP2001298558A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2001298558A JP2001298558A JP2000114914A JP2000114914A JP2001298558A JP 2001298558 A JP2001298558 A JP 2001298558A JP 2000114914 A JP2000114914 A JP 2000114914A JP 2000114914 A JP2000114914 A JP 2000114914A JP 2001298558 A JP2001298558 A JP 2001298558A
- Authority
- JP
- Japan
- Prior art keywords
- power mode
- lsi
- image processing
- low power
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/50—Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
- G03G15/5004—Power supply control, e.g. power-saving mode, automatic power turn-off
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00888—Control thereof
- H04N1/00896—Control thereof using a low-power mode, e.g. standby
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00904—Arrangements for supplying power to different circuits or for supplying power at different levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00912—Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】
【課題】従来とは異なる方法によって、低電力モードを
達成する画像処理装置を提供する。 【解決手段】少なくとも、画像処理などの機能を実行す
るLSIを備える画像処理装置Fにおいて、通常電力モ
ードの実行を解除して低電力モードに移行するときに
は、LSIの動作能力を低下させる制御手段10を備え
る。
達成する画像処理装置を提供する。 【解決手段】少なくとも、画像処理などの機能を実行す
るLSIを備える画像処理装置Fにおいて、通常電力モ
ードの実行を解除して低電力モードに移行するときに
は、LSIの動作能力を低下させる制御手段10を備え
る。
Description
【0001】
【発明の属する技術分野】本発明は、低電力モードを実
行して、消費電力を抑制することができるファクシミリ
装置などの画像処理装置に関する。
行して、消費電力を抑制することができるファクシミリ
装置などの画像処理装置に関する。
【0002】
【従来の技術】近時、オフィスなどで広く使用されてい
るファクシミリ装置などの画像処理装置の多くにおいて
は、一定時間の間使用しないときには、低電力モードを
実行して、消費電力を抑制するようにしている。
るファクシミリ装置などの画像処理装置の多くにおいて
は、一定時間の間使用しないときには、低電力モードを
実行して、消費電力を抑制するようにしている。
【0003】
【発明が解決しようとする課題】このような画像処理装
置では、装置を構成する各部を機能毎にグループ化して
複数のブロックに分割して、使用しないブロックへの電
源供給を遮断することで、低電力モードを達成するよう
にしているが、本発明では他の方法によって、低電力モ
ードを達成する画像処理装置を提供することを目的とす
る。
置では、装置を構成する各部を機能毎にグループ化して
複数のブロックに分割して、使用しないブロックへの電
源供給を遮断することで、低電力モードを達成するよう
にしているが、本発明では他の方法によって、低電力モ
ードを達成する画像処理装置を提供することを目的とす
る。
【0004】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1に記載の画像処理装置では、少な
くとも、画像処理などの機能を実行するLSIを備える
画像処理装置において、通常電力モードの実行を解除し
て低電力モードに移行するときには、LSIの動作能力
を低下させる制御手段を備える。
に、本発明の請求項1に記載の画像処理装置では、少な
くとも、画像処理などの機能を実行するLSIを備える
画像処理装置において、通常電力モードの実行を解除し
て低電力モードに移行するときには、LSIの動作能力
を低下させる制御手段を備える。
【0005】請求項2に記載の画像処理装置では、制御
手段は、通常電力モードの実行を解除して低電力モード
に移行するときには、LSIに供給するクロック信号の
周波数を低下させる。
手段は、通常電力モードの実行を解除して低電力モード
に移行するときには、LSIに供給するクロック信号の
周波数を低下させる。
【0006】請求項3に記載の画像処理装置では、制御
手段は、通常電力モードの実行を解除して低電力モード
に移行するときには、LSIをリセット状態にする。
手段は、通常電力モードの実行を解除して低電力モード
に移行するときには、LSIをリセット状態にする。
【0007】請求項4に記載の画像処理装置では、制御
手段は、通常電力モードの実行を解除して低電力モード
に移行するときには、LSIに供給する電源の電圧を低
下させる。
手段は、通常電力モードの実行を解除して低電力モード
に移行するときには、LSIに供給する電源の電圧を低
下させる。
【0008】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面とともに説明する。図1は、本発明の画像処
理装置の要部構成の一例を示す図である。
いて、図面とともに説明する。図1は、本発明の画像処
理装置の要部構成の一例を示す図である。
【0009】なお、ここでは、画像処理装置としてファ
クシミリ装置Fの構成を示しているが、本発明ではこの
例に限られず、低電力モードが実行でき、画像処理など
の機能を実行するLSIを備えるパーソナルコンピュー
タなどであってもよい。
クシミリ装置Fの構成を示しているが、本発明ではこの
例に限られず、低電力モードが実行でき、画像処理など
の機能を実行するLSIを備えるパーソナルコンピュー
タなどであってもよい。
【0010】このファクシミリ装置Fは、メインシステ
ム1、サブシステム2、スキャナシステム3、プリンタ
4と、装置Fを構成する各部を機能毎に分割している。
メインシステム1では、本発明の制御手段を構成し、こ
のファクシミリ装置Fを制御するCPU10と、低電力
モードの実行を解除させるためのスリープ解除信号を発
生するスリープ解除信号発生部11と、このファクシミ
リ装置Fが動作するために必要な各種プログラムなどを
記録するROM12と、短縮ダイヤル番号などを記憶す
るRAM13と、ファクシミリ通信をするのに必要な各
種信号を変復調するモデム14とを、メインシステムバ
ス15を介して接続している。
ム1、サブシステム2、スキャナシステム3、プリンタ
4と、装置Fを構成する各部を機能毎に分割している。
メインシステム1では、本発明の制御手段を構成し、こ
のファクシミリ装置Fを制御するCPU10と、低電力
モードの実行を解除させるためのスリープ解除信号を発
生するスリープ解除信号発生部11と、このファクシミ
リ装置Fが動作するために必要な各種プログラムなどを
記録するROM12と、短縮ダイヤル番号などを記憶す
るRAM13と、ファクシミリ通信をするのに必要な各
種信号を変復調するモデム14とを、メインシステムバ
ス15を介して接続している。
【0011】サブシステム2では、画像データの符号化
または復号をするコーデック20と、画像データのスム
ージング、画像データの解像度変換、プリンタ4の制御
のタイミング発生などを実行する記録画像処理回路21
と、図示しないイメージメモリの管理を行い、イメージ
メモリからの画像データの読み出し順序を変えることで
画像を回転させることなどを実行するイメージメモリ管
理回路22とを、サブシステムバス23を介して接続し
ている。
または復号をするコーデック20と、画像データのスム
ージング、画像データの解像度変換、プリンタ4の制御
のタイミング発生などを実行する記録画像処理回路21
と、図示しないイメージメモリの管理を行い、イメージ
メモリからの画像データの読み出し順序を変えることで
画像を回転させることなどを実行するイメージメモリ管
理回路22とを、サブシステムバス23を介して接続し
ている。
【0012】スキャナシステム3では、図示しない液晶
表示器を表示させるための液晶コントローラ30と、読
み取り時の画像処理を行い、シェーディング補正、ガン
マ補正、2値化処理、拡大あるいは縮小などを実行する
読取画像処理回路31とを、スキャナシステムバス32
を介して接続している。
表示器を表示させるための液晶コントローラ30と、読
み取り時の画像処理を行い、シェーディング補正、ガン
マ補正、2値化処理、拡大あるいは縮小などを実行する
読取画像処理回路31とを、スキャナシステムバス32
を介して接続している。
【0013】ここで、ROM12、RAM13、モデム
14、コーデック20、記録画像処理回路21、イメー
ジメモリ管理回路22、液晶コントローラ30、読取画
像処理回路31の各々はLSIで構成されており、これ
らは、CPU10の制御によって水晶発振回路OSCか
らクロック信号を受けることによって動作するようにな
っている。
14、コーデック20、記録画像処理回路21、イメー
ジメモリ管理回路22、液晶コントローラ30、読取画
像処理回路31の各々はLSIで構成されており、これ
らは、CPU10の制御によって水晶発振回路OSCか
らクロック信号を受けることによって動作するようにな
っている。
【0014】このような構成において、動作電源は電源
部5が供給するようになっており、電源部5は、通常電
力モードの実行中には、メインシステム1には、実線で
示すように5Vと3.3Vの電源を供給し、サブシステ
ム2、スキャナシステム3の各々には、破線で示すよう
に5Vと3.3Vの電源を供給し、初期化を要求するリ
セット信号を発生するリセット信号発生部6、図示しな
い電話回線に対する接続制御をするNCU16の各々に
は、実線で示すように5Vの電源を供給し、プリンタ4
には、破線で示すように5Vと3.3Vと24Vの電源
を供給している。
部5が供給するようになっており、電源部5は、通常電
力モードの実行中には、メインシステム1には、実線で
示すように5Vと3.3Vの電源を供給し、サブシステ
ム2、スキャナシステム3の各々には、破線で示すよう
に5Vと3.3Vの電源を供給し、初期化を要求するリ
セット信号を発生するリセット信号発生部6、図示しな
い電話回線に対する接続制御をするNCU16の各々に
は、実線で示すように5Vの電源を供給し、プリンタ4
には、破線で示すように5Vと3.3Vと24Vの電源
を供給している。
【0015】このファクシミリ装置Fでは、通常電力モ
ードを実行して所定時間が経過したり、図示しない省エ
ネ設定キーが操作されると、低電力モードに移行するよ
うになっており、このとき、CPU10は、先述したL
SIの動作能力を低下させるようになっている。
ードを実行して所定時間が経過したり、図示しない省エ
ネ設定キーが操作されると、低電力モードに移行するよ
うになっており、このとき、CPU10は、先述したL
SIの動作能力を低下させるようになっている。
【0016】この手段としては、1つ目は、各LSIに
供給するクロック信号の周波数を低下させることであ
り、CPU10は、水晶発振回路OSCによるクロック
信号の周波数を低下させる。なお、クロック信号の供給
を完全に停止してもよいが、このときには、各LSIの
動作が不安定となるため、CPU10は、自らあるいは
リセット信号発生部6から、リセット信号を出力して、
各LSIを初期化させる必要がある。なお、AND回路
7はローアクティブとしており、CPU10とリセット
信号発生部6のいずれかより、リセット信号がロー出力
として入力されれば、サブシステム2やスキャナシステ
ム3に対して、リセット信号がロー出力として送出さ
れ、これを受けた各LSIは初期化される。
供給するクロック信号の周波数を低下させることであ
り、CPU10は、水晶発振回路OSCによるクロック
信号の周波数を低下させる。なお、クロック信号の供給
を完全に停止してもよいが、このときには、各LSIの
動作が不安定となるため、CPU10は、自らあるいは
リセット信号発生部6から、リセット信号を出力して、
各LSIを初期化させる必要がある。なお、AND回路
7はローアクティブとしており、CPU10とリセット
信号発生部6のいずれかより、リセット信号がロー出力
として入力されれば、サブシステム2やスキャナシステ
ム3に対して、リセット信号がロー出力として送出さ
れ、これを受けた各LSIは初期化される。
【0017】2つ目は、各LSIを初期化させることで
あり、CPU10あるいはリセット信号発生部6は、各
LSIに対してリセット信号を出力して初期化して、そ
の状態で保持させる。
あり、CPU10あるいはリセット信号発生部6は、各
LSIに対してリセット信号を出力して初期化して、そ
の状態で保持させる。
【0018】3つ目は、各LSIに供給する電源電圧を
低下させることであり、電源部5は、サブシステム2、
スキャナシステム3に対する電源(破線に示す5Vと
3.3Vの電源)の電圧を低下させるとともに、プリン
タ4に対する電源(破線に示す5Vと3.3Vと24V
の電源)の供給を停止する。なお、サブシステム2、ス
キャナシステム3に対する電源供給を停止してもよい。
低下させることであり、電源部5は、サブシステム2、
スキャナシステム3に対する電源(破線に示す5Vと
3.3Vの電源)の電圧を低下させるとともに、プリン
タ4に対する電源(破線に示す5Vと3.3Vと24V
の電源)の供給を停止する。なお、サブシステム2、ス
キャナシステム3に対する電源供給を停止してもよい。
【0019】ここで、メインシステム1、リセット信号
発生部6、NCU16に対する電源の電圧を低下させな
いのは、電話回線を通じての呼出信号や、ファクシミリ
通信網を通じての呼出信号の受信に対して待機したり、
予め設定された動作を実行するために時刻を監視した
り、図示しない省エネ解除キーなどの操作に対して待機
するためであり、呼出信号を受信したり、予め設定され
た時刻になったり、省エネ解除キーなどが操作されたと
きには、スリープ解除信号発生部11がCPU10に対
してスリープ解除信号を送出し、これを受けたCPU1
0が、通常電力モードに移行して、各LSIに対する電
源供給を通常電力モード時の状態とするとともに、自ら
あるいはリセット信号発生部6より各LSIにリセット
信号を出力して、各LSIを初期化させる。
発生部6、NCU16に対する電源の電圧を低下させな
いのは、電話回線を通じての呼出信号や、ファクシミリ
通信網を通じての呼出信号の受信に対して待機したり、
予め設定された動作を実行するために時刻を監視した
り、図示しない省エネ解除キーなどの操作に対して待機
するためであり、呼出信号を受信したり、予め設定され
た時刻になったり、省エネ解除キーなどが操作されたと
きには、スリープ解除信号発生部11がCPU10に対
してスリープ解除信号を送出し、これを受けたCPU1
0が、通常電力モードに移行して、各LSIに対する電
源供給を通常電力モード時の状態とするとともに、自ら
あるいはリセット信号発生部6より各LSIにリセット
信号を出力して、各LSIを初期化させる。
【0020】
【発明の効果】以上の説明からも理解できるように、本
発明の請求項1に記載の画像処理装置では、制御手段
は、通常電力モードの実行を解除して低電力モードに移
行するときには、LSIの動作能力を低下させるので、
低電力モードの実行時には、LSIの消費電力を抑制で
き、従来とは異なる方法で低電力モードを達成すること
ができる。
発明の請求項1に記載の画像処理装置では、制御手段
は、通常電力モードの実行を解除して低電力モードに移
行するときには、LSIの動作能力を低下させるので、
低電力モードの実行時には、LSIの消費電力を抑制で
き、従来とは異なる方法で低電力モードを達成すること
ができる。
【0021】請求項2に記載の画像処理装置では、制御
手段は、通常電力モードの実行を解除して低電力モード
に移行するときには、LSIに供給するクロック信号の
周波数を低下させるので、低電力モードの実行時には、
LSIの動作能力を低下させることができ、LSIの消
費電力を抑制することができる。
手段は、通常電力モードの実行を解除して低電力モード
に移行するときには、LSIに供給するクロック信号の
周波数を低下させるので、低電力モードの実行時には、
LSIの動作能力を低下させることができ、LSIの消
費電力を抑制することができる。
【0022】請求項3に記載の画像処理装置では、制御
手段は、通常電力モードの実行を解除して低電力モード
に移行するときには、LSIをリセット状態にするの
で、請求項2と同様に、低電力モードの実行時には、L
SIの動作能力を低下させることができ、LSIの消費
電力を抑制することができる。
手段は、通常電力モードの実行を解除して低電力モード
に移行するときには、LSIをリセット状態にするの
で、請求項2と同様に、低電力モードの実行時には、L
SIの動作能力を低下させることができ、LSIの消費
電力を抑制することができる。
【0023】請求項4に記載の画像処理装置では、制御
手段は、通常電力モードの実行を解除して低電力モード
に移行するときには、LSIに供給する電源の電圧を低
下させるので、請求項2や請求項3と同様に、低電力モ
ードの実行時には、LSIの動作能力を低下させること
ができ、LSIの消費電力を抑制することができる。
手段は、通常電力モードの実行を解除して低電力モード
に移行するときには、LSIに供給する電源の電圧を低
下させるので、請求項2や請求項3と同様に、低電力モ
ードの実行時には、LSIの動作能力を低下させること
ができ、LSIの消費電力を抑制することができる。
【図1】本発明の画像処理装置の要部構成の一例を示す
図である。
図である。
F・・・ファクシミリ装置(画像処理装置) 10・・・CPU 12・・・ROM 13・・・RAM 14・・・モデム 20・・・コーデック 21・・・記録画像処理回路 22・・・イメージメモリ管理回路 30・・・液晶コントローラ 31・・・読取画像処理回路
Claims (4)
- 【請求項1】少なくとも、画像処理などの機能を実行す
るLSIを備える画像処理装置において、通常電力モー
ドの実行を解除して低電力モードに移行するときには、
上記LSIの動作能力を低下させる制御手段を備えるこ
とを特徴とする画像処理装置。 - 【請求項2】請求項1において、 上記制御手段は、上記通常電力モードの実行を解除して
上記低電力モードに移行するときには、上記LSIに供
給するクロック信号の周波数を低下させることを特徴と
する画像処理装置。 - 【請求項3】請求項1において、 上記制御手段は、上記通常電力モードの実行を解除して
上記低電力モードに移行するときには、上記LSIをリ
セット状態にすることを特徴とする画像処理装置。 - 【請求項4】請求項1において、 上記制御手段は、上記通常電力モードの実行を解除して
上記低電力モードに移行するときには、上記LSIに供
給する電源の電圧を低下させることを特徴とする画像処
理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000114914A JP2001298558A (ja) | 2000-04-17 | 2000-04-17 | 画像処理装置 |
US09/818,136 US6782482B2 (en) | 2000-04-17 | 2001-03-26 | Image processing apparatus has a CPU that reduces operation capability of large scale integration circuit by switching large scale integration circuit to low power save mode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000114914A JP2001298558A (ja) | 2000-04-17 | 2000-04-17 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001298558A true JP2001298558A (ja) | 2001-10-26 |
Family
ID=18626643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000114914A Pending JP2001298558A (ja) | 2000-04-17 | 2000-04-17 | 画像処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6782482B2 (ja) |
JP (1) | JP2001298558A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005235223A (ja) * | 2004-02-20 | 2005-09-02 | Samsung Electronics Co Ltd | ダイナミック電圧スケーリングによる低消費電力集積回路装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3776870B2 (ja) * | 2002-11-12 | 2006-05-17 | 株式会社東芝 | 情報処理装置および省電力制御方法 |
US7793117B2 (en) * | 2006-10-12 | 2010-09-07 | Hewlett-Packard Development Company, L.P. | Method, apparatus and system for determining power supply to a load |
JP4960813B2 (ja) * | 2007-09-14 | 2012-06-27 | 株式会社リコー | 電力制御システム |
JP4866870B2 (ja) * | 2008-02-22 | 2012-02-01 | 株式会社沖データ | 画像処理装置 |
JP2009225139A (ja) * | 2008-03-17 | 2009-10-01 | Brother Ind Ltd | 画像処理装置 |
JP5652152B2 (ja) | 2010-11-19 | 2015-01-14 | 富士ゼロックス株式会社 | 電力供給制御装置、画像処理装置、電力供給制御プログラム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5373282A (en) * | 1992-02-04 | 1994-12-13 | Carter; Ronald L. | Dealer information and security apparatus and method |
US5491788A (en) * | 1993-09-10 | 1996-02-13 | Compaq Computer Corp. | Method of booting a multiprocessor computer where execution is transferring from a first processor to a second processor based on the first processor having had a critical error |
US5706407A (en) * | 1993-12-28 | 1998-01-06 | Kabushiki Kaisha Toshiba | System for reallocation of memory banks in memory sized order |
US6311287B1 (en) * | 1994-10-11 | 2001-10-30 | Compaq Computer Corporation | Variable frequency clock control for microprocessor-based computer systems |
US5982520A (en) * | 1996-03-28 | 1999-11-09 | Xerox Corporation | Personal storage device for application and data transfer |
JPH09288527A (ja) | 1996-04-23 | 1997-11-04 | Nec Corp | 消費電力低減回路 |
JPH10268963A (ja) * | 1997-03-28 | 1998-10-09 | Mitsubishi Electric Corp | 情報処理装置 |
US5974556A (en) * | 1997-05-02 | 1999-10-26 | Intel Corporation | Circuit and method for controlling power and performance based on operating environment |
JPH1188467A (ja) | 1997-09-09 | 1999-03-30 | Nec Corp | 通信制御lsiの消費電力低減方法及び通信制御lsi |
TW488145B (en) * | 2000-11-06 | 2002-05-21 | Ind Tech Res Inst | Three-dimensional profile scanning system |
-
2000
- 2000-04-17 JP JP2000114914A patent/JP2001298558A/ja active Pending
-
2001
- 2001-03-26 US US09/818,136 patent/US6782482B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005235223A (ja) * | 2004-02-20 | 2005-09-02 | Samsung Electronics Co Ltd | ダイナミック電圧スケーリングによる低消費電力集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
US20010039627A1 (en) | 2001-11-08 |
US6782482B2 (en) | 2004-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7163002B2 (ja) | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 | |
JP5029849B2 (ja) | 情報処理装置 | |
JP5715491B2 (ja) | 情報処理装置及びその起動制御方法 | |
JP2007047966A (ja) | 省電力制御システム | |
JP2001298558A (ja) | 画像処理装置 | |
JP2005186425A (ja) | 画像処理装置の省電力制御方法、および画像処理装置 | |
US9134785B2 (en) | Information processing apparatus with power saving mode, and control method and communication apparatus therefor | |
JP2002218099A (ja) | 通信システム | |
JP2013218367A (ja) | 画像形成装置 | |
JP5796374B2 (ja) | 画像処理装置、画像処理方法およびプログラム | |
JP4883779B2 (ja) | 画像処理装置および画像処理装置の制御方法 | |
JP2008030477A (ja) | 記録装置及び記録装置の制御方法 | |
CN111541825B (zh) | 电子装置及其控制方法 | |
JP2016068521A (ja) | 画像形成装置及びその制御方法、プログラム | |
JP5182050B2 (ja) | 画像処理装置、画像形成装置及び電力制御方法 | |
JP2001061027A (ja) | 電気装置及び通信端末装置 | |
JP2006345068A (ja) | 画像形成装置及び画像形成システム | |
JP4839936B2 (ja) | 情報処理装置及び情報処理方法 | |
JP4046917B2 (ja) | 画像形成装置及びその制御方法 | |
JP2009077301A (ja) | 画像処理装置およびその制御方法 | |
JP2001309092A (ja) | 画像処理装置 | |
JP2011079176A (ja) | 画像処理装置用コントローラー | |
JP2000270131A (ja) | ファクシミリシステム | |
JP3774150B2 (ja) | 省エネルギー機能搭載電子機器 | |
JP2019161582A (ja) | 情報処理装置、情報処理方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |