JPH05265597A - 低電圧動作マイクロコントローラ - Google Patents
低電圧動作マイクロコントローラInfo
- Publication number
- JPH05265597A JPH05265597A JP4058100A JP5810092A JPH05265597A JP H05265597 A JPH05265597 A JP H05265597A JP 4058100 A JP4058100 A JP 4058100A JP 5810092 A JP5810092 A JP 5810092A JP H05265597 A JPH05265597 A JP H05265597A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- supply voltage
- circuit
- vcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 電池駆動される低電圧動作マイクロコントロ
ーラに関し、必要に応じて各機能ブロックに供給する電
源電圧を制御して、低消費電力化, 動作速度の高速化,
或いは, 低ノイズ化等の使用目的に対応した低電圧動作
マイクロコントローラの提供を目的とする。 【構成】 複数の第１および第２の機能ブロック101,10
2,103; 201,202,203を有し、第１の電源電圧と該第１の
電源電圧よりも低い第２の電源電圧とにより動作可能な
低電圧動作マイクロコントローラであって、前記第１の
機能ブロック101,102,103 に対してそれぞれ設けられた
第１の電源回路 1: 11,12,13と、前記第２の機能ブロッ
ク201,202,203 に対してそれぞれ設けられた第２の電源
回路 2: 21,22,23とを具備し、前記第１および第２の電
源回路 1: 11,12,13; 2: 21,22,23は、制御信号PDWN; V
s,#Vsにより選択された所定電圧の出力 Vcc; Vcc+2VT ;
Vcc-2VT を前第１および第２の機能ブロック101,102,1
03; 201,202,203に対して印加するように構成する。
ーラに関し、必要に応じて各機能ブロックに供給する電
源電圧を制御して、低消費電力化, 動作速度の高速化,
或いは, 低ノイズ化等の使用目的に対応した低電圧動作
マイクロコントローラの提供を目的とする。 【構成】 複数の第１および第２の機能ブロック101,10
2,103; 201,202,203を有し、第１の電源電圧と該第１の
電源電圧よりも低い第２の電源電圧とにより動作可能な
低電圧動作マイクロコントローラであって、前記第１の
機能ブロック101,102,103 に対してそれぞれ設けられた
第１の電源回路 1: 11,12,13と、前記第２の機能ブロッ
ク201,202,203 に対してそれぞれ設けられた第２の電源
回路 2: 21,22,23とを具備し、前記第１および第２の電
源回路 1: 11,12,13; 2: 21,22,23は、制御信号PDWN; V
s,#Vsにより選択された所定電圧の出力 Vcc; Vcc+2VT ;
Vcc-2VT を前第１および第２の機能ブロック101,102,1
03; 201,202,203に対して印加するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は低電圧動作マイクロコン
トローラに関し、特に、電池駆動される低電圧動作マイ
クロコントローラに関する。近年、民生用機器は、小型
化に伴なって電池駆動（例えば、Ｖcc≦３ボルト）が要
求され、これらの機器に用いられるＬＳＩ（マイクロコ
ントローラ）も、低消費電力化, 低ＥＭＩ化および低電
圧動作のものが提供されている。さらに、低電圧の電池
と通常電圧（外部電源電圧）とが使用可能とされた低電
圧動作マイクロコントローラも提供されるようになって
来ている。そこで、このような電池および外部電源によ
る動作可能な低電圧動作マイクロコントローラにおい
て、各機能ブロックに設ける電源回路の工夫が要望され
ている。
トローラに関し、特に、電池駆動される低電圧動作マイ
クロコントローラに関する。近年、民生用機器は、小型
化に伴なって電池駆動（例えば、Ｖcc≦３ボルト）が要
求され、これらの機器に用いられるＬＳＩ（マイクロコ
ントローラ）も、低消費電力化, 低ＥＭＩ化および低電
圧動作のものが提供されている。さらに、低電圧の電池
と通常電圧（外部電源電圧）とが使用可能とされた低電
圧動作マイクロコントローラも提供されるようになって
来ている。そこで、このような電池および外部電源によ
る動作可能な低電圧動作マイクロコントローラにおい
て、各機能ブロックに設ける電源回路の工夫が要望され
ている。
【０００２】
【従来の技術】従来のマイクロコントローラにおいて
は、例えば、外部電源を５Ｖから３Ｖ以下に降圧するこ
とにより低消費電力化を計ってきた。しかし、例えば、
Ｉ／Ｏ部は、５Ｖインターフェイスが必要とされる場合
があり、また、発振回路, ＲＯＭ部では、５Ｖ動作が回
路上必要とされるために、多くのＬＳＩでは、内部昇圧
を行って回路マージン対策としていた。
は、例えば、外部電源を５Ｖから３Ｖ以下に降圧するこ
とにより低消費電力化を計ってきた。しかし、例えば、
Ｉ／Ｏ部は、５Ｖインターフェイスが必要とされる場合
があり、また、発振回路, ＲＯＭ部では、５Ｖ動作が回
路上必要とされるために、多くのＬＳＩでは、内部昇圧
を行って回路マージン対策としていた。
【０００３】図７は従来の低電圧動作マイクロコントロ
ーラのチップ全体を概略的に示すブロック図である。同
図に示されるように、低電圧動作マイクロコントローラ
は、機能ブロックとして、ＲＯＭ301,ＯＳＣ（発振回
路)302, Ｉ／Ｏ（入出力回路)303, 周辺回路401,ＣＰＵ
402,および, ＲＡＭ403 を備えている。ここで、例え
ば、ＲＯＭ301,ＯＳＣ302,Ｉ／Ｏ 303の各機能ブロック
には、電池による３Ｖ程度の駆動時においても５Ｖ動作
が行えるように、それぞれＲＯＭ用電源31, ＯＳＣ用電
源32, Ｉ／Ｏ用電源33が設けられている。
ーラのチップ全体を概略的に示すブロック図である。同
図に示されるように、低電圧動作マイクロコントローラ
は、機能ブロックとして、ＲＯＭ301,ＯＳＣ（発振回
路)302, Ｉ／Ｏ（入出力回路)303, 周辺回路401,ＣＰＵ
402,および, ＲＡＭ403 を備えている。ここで、例え
ば、ＲＯＭ301,ＯＳＣ302,Ｉ／Ｏ 303の各機能ブロック
には、電池による３Ｖ程度の駆動時においても５Ｖ動作
が行えるように、それぞれＲＯＭ用電源31, ＯＳＣ用電
源32, Ｉ／Ｏ用電源33が設けられている。
【０００４】図８は図７の低電圧動作マイクロコントロ
ーラにおける電源回路の一例を示す図である。同図に示
されるように、電源回路３(31,32,33)は、３Ｖ程度のバ
ッテリ電圧（電池駆動時の電源電圧)Vccを、例えば、５
ボルト程度にまで昇圧するための回路であり、容量C31,
C32,C33,Ｎ型ＭＯＳトランジスタTN31〜TN39, および,
インバータI31,I32 を備えている。この昇圧回路３(31,
32,33)により、約(Vcc＋2VT : ＶT はトランジスタの閾
値電圧) の出力電圧V0をＲＯＭ301,ＯＳＣ302,Ｉ／Ｏ 3
03へ出力するようになっている。ここで、容量C31 は、
レベル保持容量であり、トランジスタTN36,TN37,TN38,T
N39 により規定される Vcc＋2VT の電圧を保持するもの
である。
ーラにおける電源回路の一例を示す図である。同図に示
されるように、電源回路３(31,32,33)は、３Ｖ程度のバ
ッテリ電圧（電池駆動時の電源電圧)Vccを、例えば、５
ボルト程度にまで昇圧するための回路であり、容量C31,
C32,C33,Ｎ型ＭＯＳトランジスタTN31〜TN39, および,
インバータI31,I32 を備えている。この昇圧回路３(31,
32,33)により、約(Vcc＋2VT : ＶT はトランジスタの閾
値電圧) の出力電圧V0をＲＯＭ301,ＯＳＣ302,Ｉ／Ｏ 3
03へ出力するようになっている。ここで、容量C31 は、
レベル保持容量であり、トランジスタTN36,TN37,TN38,T
N39 により規定される Vcc＋2VT の電圧を保持するもの
である。
【０００５】
【発明が解決しようとする課題】ところで、上述したＬ
ＳＩ（低電圧動作マイクロコントローラ）を外部電源
（例えば、５Ｖ）で使用する場合、ＲＯＭ301,ＯＳＣ30
2,Ｉ／Ｏ 303の各機能ブロックには、昇圧回路31〜33に
よる約(Vcc＋2VT ) の出力電圧V0（７Ｖ近くの電圧）が
印加され、昇圧回路で電流消費が増大することにもな
る。一方、例えば、動作速度よりも低ノイズ化が要求さ
れるマイクロコントローラにおいては、外部電源電圧
（５Ｖ）が直接に周辺回路401,ＣＰＵ402,ＲＡＭ403 に
印加されると、それにより電池駆動時よりもノイズ発生
が増えて好ましくない場合がある。
ＳＩ（低電圧動作マイクロコントローラ）を外部電源
（例えば、５Ｖ）で使用する場合、ＲＯＭ301,ＯＳＣ30
2,Ｉ／Ｏ 303の各機能ブロックには、昇圧回路31〜33に
よる約(Vcc＋2VT ) の出力電圧V0（７Ｖ近くの電圧）が
印加され、昇圧回路で電流消費が増大することにもな
る。一方、例えば、動作速度よりも低ノイズ化が要求さ
れるマイクロコントローラにおいては、外部電源電圧
（５Ｖ）が直接に周辺回路401,ＣＰＵ402,ＲＡＭ403 に
印加されると、それにより電池駆動時よりもノイズ発生
が増えて好ましくない場合がある。
【０００６】本発明は、上述した従来の低電圧動作マイ
クロコントローラが有する課題に鑑み、必要に応じて各
機能ブロックに供給する電源電圧を制御して、低消費電
力化, 動作速度の高速化, 或いは, 低ノイズ化等の使用
目的に対応した低電圧動作マイクロコントローラの提供
を目的とする。
クロコントローラが有する課題に鑑み、必要に応じて各
機能ブロックに供給する電源電圧を制御して、低消費電
力化, 動作速度の高速化, 或いは, 低ノイズ化等の使用
目的に対応した低電圧動作マイクロコントローラの提供
を目的とする。
【０００７】
【課題を解決するための手段】本発明によれば、複数の
第１および第２の機能ブロックを有し、第１の電源電圧
と該第１の電源電圧よりも低い第２の電源電圧とにより
動作可能な低電圧動作マイクロコントローラであって、
前記第１の機能ブロックに対してそれぞれ設けられた第
１の電源回路と、前記第２の機能ブロックに対してそれ
ぞれ設けられた第２の電源回路とを具備し、前記第１お
よび第２の電源回路は、制御信号により選択された所定
電圧の出力を前記第１および第２の機能ブロックに対し
て印加するようになっていることを特徴とする低電圧動
作マイクロコントローラが提供される。
第１および第２の機能ブロックを有し、第１の電源電圧
と該第１の電源電圧よりも低い第２の電源電圧とにより
動作可能な低電圧動作マイクロコントローラであって、
前記第１の機能ブロックに対してそれぞれ設けられた第
１の電源回路と、前記第２の機能ブロックに対してそれ
ぞれ設けられた第２の電源回路とを具備し、前記第１お
よび第２の電源回路は、制御信号により選択された所定
電圧の出力を前記第１および第２の機能ブロックに対し
て印加するようになっていることを特徴とする低電圧動
作マイクロコントローラが提供される。
【０００８】
【作用】本発明の低電圧動作マイクロコントローラによ
れば、第１の機能ブロックに対してそれぞれ設けられた
第１の電源回路、および、第２の機能ブロックに対して
それぞれ設けられた第２の電源回路は、制御信号により
選択された所定電圧の出力を第１および第２の機能ブロ
ックに対して印加するようになっている。
れば、第１の機能ブロックに対してそれぞれ設けられた
第１の電源回路、および、第２の機能ブロックに対して
それぞれ設けられた第２の電源回路は、制御信号により
選択された所定電圧の出力を第１および第２の機能ブロ
ックに対して印加するようになっている。
【０００９】これによって、必要に応じて第１および第
２の機能ブロックに供給する電源電圧を制御して、低電
圧動作マイクロコントローラを、低消費電力化, 動作速
度の高速化, 或いは, 低ノイズ化等の使用目的に対応さ
せることができる。
２の機能ブロックに供給する電源電圧を制御して、低電
圧動作マイクロコントローラを、低消費電力化, 動作速
度の高速化, 或いは, 低ノイズ化等の使用目的に対応さ
せることができる。
【００１０】
【実施例】以下、図面を参照して本発明に係る低電圧動
作マイクロコントローラの実施例を説明する。図１は本
発明に係る低電圧動作マイクロコントローラのチップ全
体を概略的に示すブロック図である。
作マイクロコントローラの実施例を説明する。図１は本
発明に係る低電圧動作マイクロコントローラのチップ全
体を概略的に示すブロック図である。
【００１１】図１に示されるように、低電圧動作マイク
ロコントローラは、機能ブロックとして、ＲＯＭ101,Ｏ
ＳＣ（発振回路)102, Ｉ／Ｏ（入出力回路)103, 周辺回
路201,ＣＰＵ202,および, ＲＡＭ203 を備えている。Ｒ
ＯＭ101,ＯＳＣ102,Ｉ／Ｏ 103の各機能ブロック（第１
の機能ブロック）には、電池による３Ｖ程度の駆動時に
おいてだけ、バッテリ電圧を昇圧した５Ｖ程度の電源電
圧が印加されるようになっており、それぞれＲＯＭ用電
源11, ＯＳＣ用電源12, Ｉ／Ｏ用電源13（第１の電源回
路１）が設けられている。また、周辺回路201,ＣＰＵ20
2,ＲＡＭ203 の各機能ブロック（第２の機能ブロック）
には、電池または外部電源によって、制御信号(PDWN; V
s,#Vs)で選択された所定電圧の出力(Vcc; Vcc+2VT ; Vc
c-2VT ) が印加されるように周辺回路用電源21, ＣＰＵ
用電源22, ＲＡＭ用電源23（第２の電源回路２）が設け
られている。
ロコントローラは、機能ブロックとして、ＲＯＭ101,Ｏ
ＳＣ（発振回路)102, Ｉ／Ｏ（入出力回路)103, 周辺回
路201,ＣＰＵ202,および, ＲＡＭ203 を備えている。Ｒ
ＯＭ101,ＯＳＣ102,Ｉ／Ｏ 103の各機能ブロック（第１
の機能ブロック）には、電池による３Ｖ程度の駆動時に
おいてだけ、バッテリ電圧を昇圧した５Ｖ程度の電源電
圧が印加されるようになっており、それぞれＲＯＭ用電
源11, ＯＳＣ用電源12, Ｉ／Ｏ用電源13（第１の電源回
路１）が設けられている。また、周辺回路201,ＣＰＵ20
2,ＲＡＭ203 の各機能ブロック（第２の機能ブロック）
には、電池または外部電源によって、制御信号(PDWN; V
s,#Vs)で選択された所定電圧の出力(Vcc; Vcc+2VT ; Vc
c-2VT ) が印加されるように周辺回路用電源21, ＣＰＵ
用電源22, ＲＡＭ用電源23（第２の電源回路２）が設け
られている。
【００１２】図２は本発明の低電圧動作マイクロコント
ローラにおける第１の電源回路１の一実施例を示す図で
ある。図２に示されるように、第１の電源回路１は、容
量C11,C12,C13,Ｎ型ＭＯＳトランジスタTN11〜TN19, イ
ンバータI11,I12, NORゲートG11,および, Ｐ型ＭＯＳト
ランジスタTP11,TP12 を備えている。ここで、容量C11,
C12,C13 は図８に示す従来の昇圧回路３における容量C
31,C32,C33 に対応し、また、トランジスタTN11〜TN19
はトランジスタTN31〜TN39に対応している。ここで、容
量C11 は、レベル保持容量であり、トランジスタTN16,T
N17,TN18,TN19 により規定される Vcc＋2V T （約５Ｖ程
度）の電圧を保持するものである。尚、ＶT はトランジ
スタの閾値電圧を示している。
ローラにおける第１の電源回路１の一実施例を示す図で
ある。図２に示されるように、第１の電源回路１は、容
量C11,C12,C13,Ｎ型ＭＯＳトランジスタTN11〜TN19, イ
ンバータI11,I12, NORゲートG11,および, Ｐ型ＭＯＳト
ランジスタTP11,TP12 を備えている。ここで、容量C11,
C12,C13 は図８に示す従来の昇圧回路３における容量C
31,C32,C33 に対応し、また、トランジスタTN11〜TN19
はトランジスタTN31〜TN39に対応している。ここで、容
量C11 は、レベル保持容量であり、トランジスタTN16,T
N17,TN18,TN19 により規定される Vcc＋2V T （約５Ｖ程
度）の電圧を保持するものである。尚、ＶT はトランジ
スタの閾値電圧を示している。
【００１３】第１の電源回路１(11,12,13)は、３Ｖ程度
（低電圧）のバッテリ電圧（電池駆動時の電源電圧)Vcc
が印加された場合にだけ出力電圧V0を、例えば、５ボル
ト程度にまで昇圧するための回路であり、電源電圧Vcc
が、例えば、５ボルト程度（通常電圧；外部電源電圧）
の場合には、該電源電圧をそのまま出力するようになっ
ている。
（低電圧）のバッテリ電圧（電池駆動時の電源電圧)Vcc
が印加された場合にだけ出力電圧V0を、例えば、５ボル
ト程度にまで昇圧するための回路であり、電源電圧Vcc
が、例えば、５ボルト程度（通常電圧；外部電源電圧）
の場合には、該電源電圧をそのまま出力するようになっ
ている。
【００１４】すなわち、第１の電源回路１において、制
御信号PDWNが高レベル(PDWN = 1)の場合、トランジスタ
TP11はスイッチ・オフでトランジスタTP12はスイッチ・
オンとなり、出力電圧V0としてはトランジスタTP12のソ
ース電圧V02(Vcc)が選択される。逆に、制御信号PDWNが
低レベル(PDWN = 0)の場合、トランジスタTP11はスイッ
チ・オンでトランジスタTP12はスイッチ・オフとなり、
出力電圧V0としてはトランジスタTP11のソース電圧V01
が選択される。このとき、制御信号PDWNは、一方の入力
にクロック信号CLK が供給されたNOR ゲートG11 の他方
にも供給されているため、該NOR ゲートG11 からはクロ
ック信号CLK を反転した信号が出力される。すなわち、
トランジスタTP11のソース電圧V01 はVcc+2VT となり、
その結果、出力電圧V0はVcc+2VT の昇圧された電圧とな
る。ここで、制御信号PDWNは、低電圧検出回路の出力と
して生成することができ、電源電圧が通常電圧（例え
ば、５Ｖ）の場合に PDWN = 1 で、電源電圧が低電圧
（例えば、電池駆動時: ３Ｖ）の場合に PDWN = 0 とす
ることができる（図４(a) 参照) 。
御信号PDWNが高レベル(PDWN = 1)の場合、トランジスタ
TP11はスイッチ・オフでトランジスタTP12はスイッチ・
オンとなり、出力電圧V0としてはトランジスタTP12のソ
ース電圧V02(Vcc)が選択される。逆に、制御信号PDWNが
低レベル(PDWN = 0)の場合、トランジスタTP11はスイッ
チ・オンでトランジスタTP12はスイッチ・オフとなり、
出力電圧V0としてはトランジスタTP11のソース電圧V01
が選択される。このとき、制御信号PDWNは、一方の入力
にクロック信号CLK が供給されたNOR ゲートG11 の他方
にも供給されているため、該NOR ゲートG11 からはクロ
ック信号CLK を反転した信号が出力される。すなわち、
トランジスタTP11のソース電圧V01 はVcc+2VT となり、
その結果、出力電圧V0はVcc+2VT の昇圧された電圧とな
る。ここで、制御信号PDWNは、低電圧検出回路の出力と
して生成することができ、電源電圧が通常電圧（例え
ば、５Ｖ）の場合に PDWN = 1 で、電源電圧が低電圧
（例えば、電池駆動時: ３Ｖ）の場合に PDWN = 0 とす
ることができる（図４(a) 参照) 。
【００１５】以上により、PDWN = 0 : V0 ≒ Vcc+2VT
, PDWN = 1 V0 ≒ Vcc となり、そして、第１の電
源回路１(11,12,13)の出力電圧V0は、それぞれ対応する
機能ブロック(101,102,103) に印加されることになる。
このように、ＲＯＭ101,ＯＳＣ102 およびＩ／Ｏ 103等
の機能ブロック（第１の機能ブロック）には、電源電圧
が低電圧（バッテリ電圧）のときには昇圧された電圧Vc
c+2VT が印加され、また、通常電圧（外部電源電圧）の
ときにはその通常電圧Vcc 自体が印加されるようになっ
ている。
, PDWN = 1 V0 ≒ Vcc となり、そして、第１の電
源回路１(11,12,13)の出力電圧V0は、それぞれ対応する
機能ブロック(101,102,103) に印加されることになる。
このように、ＲＯＭ101,ＯＳＣ102 およびＩ／Ｏ 103等
の機能ブロック（第１の機能ブロック）には、電源電圧
が低電圧（バッテリ電圧）のときには昇圧された電圧Vc
c+2VT が印加され、また、通常電圧（外部電源電圧）の
ときにはその通常電圧Vcc 自体が印加されるようになっ
ている。
【００１６】図３は本発明の低電圧動作マイクロコント
ローラにおける第２の電源回路の一実施例を示す図であ
る。図３に示す第２の電源回路２は、図２に示す第１の
電源回路１と基本的には同じであるが、Ｐ型ＭＯＳトラ
ンジスタTP21,TP22 のゲートに供給される制御信号がPD
WNおよびその反転信号(#PDWN) ではなく、Vs信号および
#Vs 信号 (Vs信号の反転信号) となっている点が異なっ
ている。
ローラにおける第２の電源回路の一実施例を示す図であ
る。図３に示す第２の電源回路２は、図２に示す第１の
電源回路１と基本的には同じであるが、Ｐ型ＭＯＳトラ
ンジスタTP21,TP22 のゲートに供給される制御信号がPD
WNおよびその反転信号(#PDWN) ではなく、Vs信号および
#Vs 信号 (Vs信号の反転信号) となっている点が異なっ
ている。
【００１７】すなわち、第２の電源回路２において、容
量C21,C22,C23 は図２に示す第１の電源回路１の容量C
11,C12,C13 に対応し、また、トランジスタTN21〜TN29
およびTP21,TP22 はトランジスタTN11〜TN19およびT
P11,TP12 に対応している。さらに、インバータI21 は
インバータI11 に対応し、 NORゲートG21 は NORゲート
G11に対応している。そして、トランジスタTP21のゲー
トには制御信号Vsが供給され、トランジスタTP22のゲー
トには制御信号 #Vsが供給されている。
量C21,C22,C23 は図２に示す第１の電源回路１の容量C
11,C12,C13 に対応し、また、トランジスタTN21〜TN29
およびTP21,TP22 はトランジスタTN11〜TN19およびT
P11,TP12 に対応している。さらに、インバータI21 は
インバータI11 に対応し、 NORゲートG21 は NORゲート
G11に対応している。そして、トランジスタTP21のゲー
トには制御信号Vsが供給され、トランジスタTP22のゲー
トには制御信号 #Vsが供給されている。
【００１８】以上の構成を有する第２の電源回路２にお
いて、制御信号Vsが高レベル(Vs =1)の場合には、第１
の電源回路１と同様に、トランジスタTP21はスイッチ・
オフでトランジスタTP22はスイッチ・オンとなり、出力
電圧V0としてはトランジスタTP12のソース電圧V02(Vcc)
が選択される。従って、制御信号PDWNのレベルに関わり
なく、出力電圧V0は電圧Vcc となる (PDWN = 1 or 0, V
s = 1 : V0≒ Vcc)。
いて、制御信号Vsが高レベル(Vs =1)の場合には、第１
の電源回路１と同様に、トランジスタTP21はスイッチ・
オフでトランジスタTP22はスイッチ・オンとなり、出力
電圧V0としてはトランジスタTP12のソース電圧V02(Vcc)
が選択される。従って、制御信号PDWNのレベルに関わり
なく、出力電圧V0は電圧Vcc となる (PDWN = 1 or 0, V
s = 1 : V0≒ Vcc)。
【００１９】また、制御信号Vsが低レベル(Vs = 0)の場
合、トランジスタTP21はスイッチ・オンでトランジスタ
TP22はスイッチ・オフとなり、出力電圧V0としてはトラ
ンジスタTP21のソース電圧V01 が選択される。このと
き、制御信号PDWNは、一方の入力にクロック信号CLK が
供給されたNOR ゲートG21 の他方に供給されているた
め、制御信号PDWNが高レベル(PDWN = 1)のとき電圧V01
はVcc-2VT となり、また、制御信号PDWNが低レベル(PDW
N = 0)のとき電圧V01 はVcc+2VT となる。従って、PDWN
= 1, Vs = 0 : V0 ≒ Vcc-2VT , PDWN = 0, Vs = 0
: V0 ≒ Vcc+2V T となり、そして、第２の電源回路
２(21,22,23)の出力電圧V0は、それぞれ対応する機能ブ
ロック(201,202,203) に印加されることになる。
合、トランジスタTP21はスイッチ・オンでトランジスタ
TP22はスイッチ・オフとなり、出力電圧V0としてはトラ
ンジスタTP21のソース電圧V01 が選択される。このと
き、制御信号PDWNは、一方の入力にクロック信号CLK が
供給されたNOR ゲートG21 の他方に供給されているた
め、制御信号PDWNが高レベル(PDWN = 1)のとき電圧V01
はVcc-2VT となり、また、制御信号PDWNが低レベル(PDW
N = 0)のとき電圧V01 はVcc+2VT となる。従って、PDWN
= 1, Vs = 0 : V0 ≒ Vcc-2VT , PDWN = 0, Vs = 0
: V0 ≒ Vcc+2V T となり、そして、第２の電源回路
２(21,22,23)の出力電圧V0は、それぞれ対応する機能ブ
ロック(201,202,203) に印加されることになる。
【００２０】このように、例えば、ユーザの要求に応じ
て、周辺回路201,ＣＰＵ202 およびＲＡＭ203 等の機能
ブロック（第２の機能ブロック）に対して、電源電圧が
低電圧（バッテリ電圧）のときには昇圧された電圧Vcc+
2VT を印加し、また、通常電圧（外部電源電圧）のとき
にはその通常電圧Vcc を印加して、駆動電圧を高くして
高速動作を行わせることができる。さらに、周辺回路20
1,ＣＰＵ202 およびＲＡＭ203 等の機能ブロック（第２
の機能ブロック）に対して、電源電圧が通常電圧（外部
電源電圧）のときには降圧された電圧Vcc-2VT を印加
し、また、低電圧（バッテリ電圧）のときにはその低電
圧Vcc をそのまま印加して、消費電力およびノイズ発生
を低減することもできる。
て、周辺回路201,ＣＰＵ202 およびＲＡＭ203 等の機能
ブロック（第２の機能ブロック）に対して、電源電圧が
低電圧（バッテリ電圧）のときには昇圧された電圧Vcc+
2VT を印加し、また、通常電圧（外部電源電圧）のとき
にはその通常電圧Vcc を印加して、駆動電圧を高くして
高速動作を行わせることができる。さらに、周辺回路20
1,ＣＰＵ202 およびＲＡＭ203 等の機能ブロック（第２
の機能ブロック）に対して、電源電圧が通常電圧（外部
電源電圧）のときには降圧された電圧Vcc-2VT を印加
し、また、低電圧（バッテリ電圧）のときにはその低電
圧Vcc をそのまま印加して、消費電力およびノイズ発生
を低減することもできる。
【００２１】図４は図２および図３に示す第１および第
２の電源回路に使用する制御信号を再生する回路例を示
す図であり、図５は図３に示す第２の電源回路に使用す
る制御信号を再生する回路例を示す図である。図４(a)
に示されるように、制御信号PDWNは、Ｎ型ＭＯＳトラン
ジスタTN41,TN42,Ｐ型ＭＯＳトランジスタTP41およびイ
ンバータI41 により構成される低電圧検出回路の出力と
して生成することができる。さらに、図４(b) に示され
るように、制御信号PDWNは、ＣＰＵバスに接続されたレ
ジスタR41 およびインバータI4 2 で構成したレジスタ回
路に予めフラグをセットすることにより生成することが
できる。
２の電源回路に使用する制御信号を再生する回路例を示
す図であり、図５は図３に示す第２の電源回路に使用す
る制御信号を再生する回路例を示す図である。図４(a)
に示されるように、制御信号PDWNは、Ｎ型ＭＯＳトラン
ジスタTN41,TN42,Ｐ型ＭＯＳトランジスタTP41およびイ
ンバータI41 により構成される低電圧検出回路の出力と
して生成することができる。さらに、図４(b) に示され
るように、制御信号PDWNは、ＣＰＵバスに接続されたレ
ジスタR41 およびインバータI4 2 で構成したレジスタ回
路に予めフラグをセットすることにより生成することが
できる。
【００２２】また、図５に示されるように、制御信号Vs
および#Vs は、図４(b) の回路と同様に、ＣＰＵバスに
接続されたレジスタR51 およびインバータI51 で構成し
たレジスタ回路に予めフラグをセットすることにより生
成することができる。ここで、インバータI52 は、制御
信号Vsを反転して制御信号#Vs を生成するためのもので
ある。
および#Vs は、図４(b) の回路と同様に、ＣＰＵバスに
接続されたレジスタR51 およびインバータI51 で構成し
たレジスタ回路に予めフラグをセットすることにより生
成することができる。ここで、インバータI52 は、制御
信号Vsを反転して制御信号#Vs を生成するためのもので
ある。
【００２３】図６は本発明の低電圧動作マイクロコント
ローラにおける第２の電源回路の変形例を示す図であ
り、図３の回路を変形したものである。図６に示す第２
の電源回路２は、容量C61,C62,C63,Ｎ型ＭＯＳトランジ
スタTN61〜TN69, インバータI6 1, NORゲートG61,およ
び, Ｐ型ＭＯＳトランジスタTP61,TP62 を備えている。
図６に示されるように、トランジスタTN64およびトラン
ジスタTN67は交差接続されている。そして、図３の回路
と同様に、制御信号が(PDWN; Vs, #Vs) によって、V0≒
Vcc-2VT , Vcc+2VT , Vccが選択されるようになって
いる。これらの選択動作は、図３と同様であるので省略
する。尚、図６に示す第２の電源回路２を第１の電源回
路１として使用する場合は、図２および図３の比較から
明らかなように、制御信号Vsの代わりとしてトランジス
タTP61のゲートに制御信号PDWNを入力し、また、制御信
号#Vs の代わりとしてトランジスタTP62のゲートに制御
信号PDWNの反転信号(#PDNW) を入力するように構成すれ
ばよい。
ローラにおける第２の電源回路の変形例を示す図であ
り、図３の回路を変形したものである。図６に示す第２
の電源回路２は、容量C61,C62,C63,Ｎ型ＭＯＳトランジ
スタTN61〜TN69, インバータI6 1, NORゲートG61,およ
び, Ｐ型ＭＯＳトランジスタTP61,TP62 を備えている。
図６に示されるように、トランジスタTN64およびトラン
ジスタTN67は交差接続されている。そして、図３の回路
と同様に、制御信号が(PDWN; Vs, #Vs) によって、V0≒
Vcc-2VT , Vcc+2VT , Vccが選択されるようになって
いる。これらの選択動作は、図３と同様であるので省略
する。尚、図６に示す第２の電源回路２を第１の電源回
路１として使用する場合は、図２および図３の比較から
明らかなように、制御信号Vsの代わりとしてトランジス
タTP61のゲートに制御信号PDWNを入力し、また、制御信
号#Vs の代わりとしてトランジスタTP62のゲートに制御
信号PDWNの反転信号(#PDNW) を入力するように構成すれ
ばよい。
【００２４】以上において、第１の電源回路１, 第２の
電源回路２, 制御信号PDWN; Vs, #Vs を生成する回路
は、他に様々な構成のものを使用することができるのは
いうまでもない。
電源回路２, 制御信号PDWN; Vs, #Vs を生成する回路
は、他に様々な構成のものを使用することができるのは
いうまでもない。
【００２５】
【発明の効果】以上、詳述したように、本発明の低電圧
動作マイクロコントローラによれば、必要に応じて各機
能ブロックに供給する電源電圧を制御して、低消費電力
化, 動作速度の高速化, 或いは, 低ノイズ化等の使用目
的に対応させることができる。
動作マイクロコントローラによれば、必要に応じて各機
能ブロックに供給する電源電圧を制御して、低消費電力
化, 動作速度の高速化, 或いは, 低ノイズ化等の使用目
的に対応させることができる。
【図１】本発明に係る低電圧動作マイクロコントローラ
のチップ全体を概略的に示すブロック図である。
のチップ全体を概略的に示すブロック図である。
【図２】本発明の低電圧動作マイクロコントローラにお
ける第１の電源回路の一実施例を示す図である。
ける第１の電源回路の一実施例を示す図である。
【図３】本発明の低電圧動作マイクロコントローラにお
ける第２の電源回路の一実施例を示す図である。
ける第２の電源回路の一実施例を示す図である。
【図４】図２および図３に示す第１および第２の電源回
路に使用する制御信号を再生する回路例を示す図であ
る。
路に使用する制御信号を再生する回路例を示す図であ
る。
【図５】図３に示す第２の電源回路に使用する制御信号
を再生する回路例を示す図である。
を再生する回路例を示す図である。
【図６】本発明の低電圧動作マイクロコントローラにお
ける第２の電源回路の他の実施例を示す図である。
ける第２の電源回路の他の実施例を示す図である。
【図７】従来の低電圧動作マイクロコントローラのチッ
プ全体を概略的に示すブロック図である。
プ全体を概略的に示すブロック図である。
【図８】図７の低電圧動作マイクロコントローラにおけ
る電源回路の一例を示す図である。
る電源回路の一例を示す図である。
１…第１の電源回路 11…ＲＯＭ用電源 12…ＯＳＣ用電源 13…Ｉ／Ｏ用電源 ２…第２の電源回路 21…周辺回路用電源 22…ＣＰＵ用電源 23…ＲＡＭ用電源 101 …ＲＯＭ 102 …ＯＳＣ 103 …Ｉ／Ｏ 201 …周辺回路 202 …ＣＰＵ 203 …ＲＡＭ
Claims (5)
- 【請求項１】 複数の第１および第２の機能ブロック(1
01,102,103; 201,202,203)を有し、第１の電源電圧と該
第１の電源電圧よりも低い第２の電源電圧とにより動作
可能な低電圧動作マイクロコントローラであって、 前記第１の機能ブロック(101,102,103) に対してそれぞ
れ設けられた第１の電源回路(1: 11,12,13) と、 前記第２の機能ブロック(201,202,203) に対してそれぞ
れ設けられた第２の電源回路(2: 21,22,23) とを具備
し、前記第１および第２の電源回路(1: 11,12,13; 2: 2
1,22,23)は、制御信号(PDWN; Vs,#Vs)により選択された
所定電圧の出力(Vcc; Vcc+2VT ; Vcc-2VT ) を前記第１
および第２の機能ブロック(101,102,103;201,202,203)
に対して印加するようになっていることを特徴とする低
電圧動作マイクロコントローラ。 - 【請求項２】 前記第１の機能ブロックは、ＲＯＭ(10
1),発振回路(102) および入出力回路(103) を具備し、 前記第１の電源回路(1: 11,12,13) は、電源電圧が前記
第１の電源電圧のときに、該第１の電源電圧を前記第１
の機能ブロック(101,102,103) に対して印加すると共
に、該電源電圧が前記第２の電源電圧のときに、該第２
の電源電圧を昇圧した電圧を前記第１の機能ブロック(1
01,102,103) に対して印加するようになっている請求項
１の低電圧動作マイクロコントローラ。 - 【請求項３】 前記第２の機能ブロックは、周辺回路(2
01),ＣＰＵ(202) およびＲＡＭ(203) を具備し、 前記第２の電源回路(2: 21,22,23) は、電源電圧が前記
第１の電源電圧のときに、該第１の電源電圧を降圧した
電圧を前記第２の機能ブロック(201,202,203)に対して
印加すると共に、該電源電圧が前記第２の電源電圧のと
きに、当該第２の電源電圧を前記第２の機能ブロック(2
01,202,203) に対して印加するようになっている請求項
１の低電圧動作マイクロコントローラ。 - 【請求項４】 前記第２の機能ブロックは、周辺回路(2
01),ＣＰＵ(202) およびＲＡＭ(203) を具備し、 前記第２の電源回路(2: 21,22,23) は、電源電圧が前記
第１の電源電圧のときに、当該第１の電源電圧を前記第
２の機能ブロック(201,202,203) に対して印加すると共
に、該電源電圧が前記第２の電源電圧のときに、該第２
の電源電圧を昇圧した電圧を前記第２の機能ブロック(2
01,202,203) に対して印加するようになっている請求項
１の低電圧動作マイクロコントローラ。 - 【請求項５】 前記制御信号は、低電圧検出回路の出力
(PDWN)または予めフラグセットされたレジスタの出力(P
DWN; Vs,#Vs)とされている請求項１の低電圧動作マイク
ロコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4058100A JPH05265597A (ja) | 1992-03-16 | 1992-03-16 | 低電圧動作マイクロコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4058100A JPH05265597A (ja) | 1992-03-16 | 1992-03-16 | 低電圧動作マイクロコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05265597A true JPH05265597A (ja) | 1993-10-15 |
Family
ID=13074541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4058100A Withdrawn JPH05265597A (ja) | 1992-03-16 | 1992-03-16 | 低電圧動作マイクロコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05265597A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140714A (en) * | 1998-03-17 | 2000-10-31 | Ricoh Company, Ltd. | Power control apparatus for a battery-powered communication system |
| JP2005235223A (ja) * | 2004-02-20 | 2005-09-02 | Samsung Electronics Co Ltd | ダイナミック電圧スケーリングによる低消費電力集積回路装置 |
-
1992
- 1992-03-16 JP JP4058100A patent/JPH05265597A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140714A (en) * | 1998-03-17 | 2000-10-31 | Ricoh Company, Ltd. | Power control apparatus for a battery-powered communication system |
| USRE39523E1 (en) * | 1998-03-17 | 2007-03-20 | Ricoh Company, Ltd. | Power control apparatus for a battery-powered communication system |
| JP2005235223A (ja) * | 2004-02-20 | 2005-09-02 | Samsung Electronics Co Ltd | ダイナミック電圧スケーリングによる低消費電力集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0389566B1 (en) | Improved low power dual-mode cmos bias voltage generator | |
| JP3147395B2 (ja) | 集積回路及び電子機器 | |
| EP0822478A2 (en) | Voltage converting circuit and multiphase clock generating circuit for driving the same | |
| US5523724A (en) | Fast recovering charge pump for controlling a VCO in a low power clocking circuit | |
| JPH04222455A (ja) | インタフェース回路 | |
| JP2000236657A (ja) | 昇圧回路 | |
| US5914631A (en) | Voltage generating circuit | |
| JPH05102825A (ja) | バツフアー型データ出力段ｃｍｏｓ論理回路 | |
| JPH06177729A (ja) | Ｍｏｓパワートランジスタ用ゲート駆動回路 | |
| JPS6195561A (ja) | 半導体集積回路 | |
| JPH05265597A (ja) | 低電圧動作マイクロコントローラ | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| US4737666A (en) | Integrated circuit semiconductor device with reduced power dissipation in a power-down mode | |
| JP2718258B2 (ja) | 出力回路 | |
| JPH11265234A (ja) | 電源装置 | |
| JPH1145574A (ja) | 半導体記憶装置 | |
| JPH06131869A (ja) | 半導体装置 | |
| JPH0430207B2 (ja) | ||
| JPS62502371A (ja) | クロツク信号制御回路 | |
| JP4075164B2 (ja) | チャージポンプ | |
| JP2956322B2 (ja) | 入力回路 | |
| JPH0793987A (ja) | 半導体集積回路装置 | |
| JP2713916B2 (ja) | 半導体集積回路 | |
| EP0960497A2 (en) | Electronic circuit with a clock switch | |
| JP2562395B2 (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |