JPH07105174A - １チップマイクロコンピュータ - Google Patents
１チップマイクロコンピュータInfo
- Publication number
- JPH07105174A JPH07105174A JP5251512A JP25151293A JPH07105174A JP H07105174 A JPH07105174 A JP H07105174A JP 5251512 A JP5251512 A JP 5251512A JP 25151293 A JP25151293 A JP 25151293A JP H07105174 A JPH07105174 A JP H07105174A
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- consumption mode
- mode control
- control circuit
- chip microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 低消費電力化する機能モジュールをユーザが
容易に指定することができ、そのシステム全体における
消費電力を低減することができる１チップマイクロコン
ピュータを提供する。 【構成】 端子Ａ，Ｂは、それぞれデコーダ８の入力端
に接続されている。デコーダ８の３つの出力端は、それ
ぞれ消費電力モード制御回路２，３，４の入力端に接続
されている。消費電力モード制御回路２は、シリアルイ
ンターフェース５の電力消費量を制御する。消費電力モ
ード制御回路３は、タイマ６の電力消費量を制御する。
消費電力モード制御回路４は、タイマ７の電力消費量を
制御する。 【効果】 簡易な回路で機能モジュールの消費電力を低
減することができる。
容易に指定することができ、そのシステム全体における
消費電力を低減することができる１チップマイクロコン
ピュータを提供する。 【構成】 端子Ａ，Ｂは、それぞれデコーダ８の入力端
に接続されている。デコーダ８の３つの出力端は、それ
ぞれ消費電力モード制御回路２，３，４の入力端に接続
されている。消費電力モード制御回路２は、シリアルイ
ンターフェース５の電力消費量を制御する。消費電力モ
ード制御回路３は、タイマ６の電力消費量を制御する。
消費電力モード制御回路４は、タイマ７の電力消費量を
制御する。 【効果】 簡易な回路で機能モジュールの消費電力を低
減することができる。
Description
【０００１】
【産業上の利用分野】本発明は、中央処理装置及びメモ
リ，タイマ，シリアルインターフェース等の周辺機能装
置を１チップ上に有する１チップマイクロコンピュータ
に関し、特に、自身が消費する電力を低減する機能を有
する１チップマイクロコンピュータに関する。
リ，タイマ，シリアルインターフェース等の周辺機能装
置を１チップ上に有する１チップマイクロコンピュータ
に関し、特に、自身が消費する電力を低減する機能を有
する１チップマイクロコンピュータに関する。
【０００２】
【従来の技術】従来のマイクロコンピュータにおいて
は、消費電力に関する状態を２つ以上持っているものが
ある。１つは、マイクロコンピュータ本来の機能、例え
ば計算機能等を行なう通常のモード状態である。もう１
つは、消費電力を低くし、システム全体の消費電力を低
減するためのモード状態である。前者は、ここでは動作
モードと呼び、後者は、一般に低消費電力モードと呼ば
れている。
は、消費電力に関する状態を２つ以上持っているものが
ある。１つは、マイクロコンピュータ本来の機能、例え
ば計算機能等を行なう通常のモード状態である。もう１
つは、消費電力を低くし、システム全体の消費電力を低
減するためのモード状態である。前者は、ここでは動作
モードと呼び、後者は、一般に低消費電力モードと呼ば
れている。
【０００３】通常、マイクロコンピュータは、電源が投
入されてから動作を開始すると動作モードに入る。動作
モードでは、全ての機能が動作しているため、各機能が
消費する電力の和がマイクロコンピュータ全体の消費す
る電力となる。従って、その消費電力は大きい。これに
対して低消費電力モードでは、マイクロコンピュータは
ある特定の機能だけ動作させ、その他の機能は停止させ
低消費電力化を図っている。このため、低消費電力モー
ドにおけるマイクロコンピュータの消費する電力は、そ
の特定の機能が消費する電力の和であるので、動作モー
ド時に消費する電力に比べて小さい。
入されてから動作を開始すると動作モードに入る。動作
モードでは、全ての機能が動作しているため、各機能が
消費する電力の和がマイクロコンピュータ全体の消費す
る電力となる。従って、その消費電力は大きい。これに
対して低消費電力モードでは、マイクロコンピュータは
ある特定の機能だけ動作させ、その他の機能は停止させ
低消費電力化を図っている。このため、低消費電力モー
ドにおけるマイクロコンピュータの消費する電力は、そ
の特定の機能が消費する電力の和であるので、動作モー
ド時に消費する電力に比べて小さい。
【０００４】次に、低消費電力モードが用いられる例を
以下に示す。例えば、電話機において受話器を取ったオ
フフックのとき、マイクロコンピュータは動作モードで
通常の動作を行なう。そして、受話器を置いたオンフッ
クの状態では、マイクロコンピュータは動作しないで停
止している。しかし、受話器を取った時に動作モードに
移らなければならないので、外部割込み機能は動作させ
ておき、これにより動作モードへ移る。従って、外部割
込み機能は動作させておかなければならない。このよう
なオンフックのときにマイクロコンピュータが動作モー
ドで外部割込みを待っていたのでは、不必要な電力をも
消費してしまう。従って、オンフックのときには、外部
割込み機能だけ動作して他の機能は停止している低消費
電力モードで待機していると、有効な電力しか消費しな
いですむ。
以下に示す。例えば、電話機において受話器を取ったオ
フフックのとき、マイクロコンピュータは動作モードで
通常の動作を行なう。そして、受話器を置いたオンフッ
クの状態では、マイクロコンピュータは動作しないで停
止している。しかし、受話器を取った時に動作モードに
移らなければならないので、外部割込み機能は動作させ
ておき、これにより動作モードへ移る。従って、外部割
込み機能は動作させておかなければならない。このよう
なオンフックのときにマイクロコンピュータが動作モー
ドで外部割込みを待っていたのでは、不必要な電力をも
消費してしまう。従って、オンフックのときには、外部
割込み機能だけ動作して他の機能は停止している低消費
電力モードで待機していると、有効な電力しか消費しな
いですむ。
【０００５】前述した従来技術に関連する技術として
は、特開昭５７−４３２３８号公報、特開昭６１−２６
２８７１号公報、特開昭６２−１４５４５８号公報、又
は特開平４−１４３８１９号公報に記載されているマイ
クロコンピュータがある。
は、特開昭５７−４３２３８号公報、特開昭６１−２６
２８７１号公報、特開昭６２−１４５４５８号公報、又
は特開平４−１４３８１９号公報に記載されているマイ
クロコンピュータがある。
【０００６】
【発明が解決しようとする課題】しかしながら上述の従
来のマイクロコンピュータでは、低消費電力モードで動
作する機能、動作しない機能はハードウェアで決められ
ているので、ユーザーが低消費電力モードで動作する機
能を任意に選択することはできない。例えば、タイマ２
本、外部割込み３本の機能を有する従来のマイクロコン
ピュータにおいて、低消費電力モードで動作する機能
は、タイマ１本、外部割込み１本であるとすると、ユー
ザーが低消費電力モードで外部割込み２本を使用したい
場合は、このマイクロコンピュータは適用不可能となっ
てしまう。一方、動作モードにおいて、ユーザーがタイ
マ１本、外部割込み２本しか必要としない場合は、残り
のタイマ１本、外部割込み１本は冗長機能となり、これ
らの機能が動作モード時に消費する電力はユーザーにと
って無駄な消費電力となる。
来のマイクロコンピュータでは、低消費電力モードで動
作する機能、動作しない機能はハードウェアで決められ
ているので、ユーザーが低消費電力モードで動作する機
能を任意に選択することはできない。例えば、タイマ２
本、外部割込み３本の機能を有する従来のマイクロコン
ピュータにおいて、低消費電力モードで動作する機能
は、タイマ１本、外部割込み１本であるとすると、ユー
ザーが低消費電力モードで外部割込み２本を使用したい
場合は、このマイクロコンピュータは適用不可能となっ
てしまう。一方、動作モードにおいて、ユーザーがタイ
マ１本、外部割込み２本しか必要としない場合は、残り
のタイマ１本、外部割込み１本は冗長機能となり、これ
らの機能が動作モード時に消費する電力はユーザーにと
って無駄な消費電力となる。
【０００７】これらの不便さを解消するために、動作モ
ードに実行される命令の命令コードをデコードし、使用
される周辺機能を認識し、不使用周辺機能に対して電流
が流れない状態に制御する手段が、上記特開昭５７−４
３２３８号公報、特開平４−１４３８１９号公報に記載
されている。例えば、前記手段において、タイマを動作
させる命令が実行されると、この命令コードをデコード
してタイマは動作し始める。そして、タイマを停止させ
る命令が実行されると、この命令コードをデコードして
タイマは停止し低消費電力モードに入る。このようにし
て周辺機能への電流供給を制御して、マイクロコンピュ
ータ全体に流れる電流を最適化する。
ードに実行される命令の命令コードをデコードし、使用
される周辺機能を認識し、不使用周辺機能に対して電流
が流れない状態に制御する手段が、上記特開昭５７−４
３２３８号公報、特開平４−１４３８１９号公報に記載
されている。例えば、前記手段において、タイマを動作
させる命令が実行されると、この命令コードをデコード
してタイマは動作し始める。そして、タイマを停止させ
る命令が実行されると、この命令コードをデコードして
タイマは停止し低消費電力モードに入る。このようにし
て周辺機能への電流供給を制御して、マイクロコンピュ
ータ全体に流れる電流を最適化する。
【０００８】しかし、前記手段を使用しても、不使用周
辺機能の制御がソフトウエアに制限されるので、低消費
電力化する機能モジュールをユーザーが容易に指定する
ことができない。また、命令コードをデコードする機能
を付加する必要があるので、低消費電力化するための回
路が複雑になり、マイクロコンピュータの占有面積が大
きくなってしまう。
辺機能の制御がソフトウエアに制限されるので、低消費
電力化する機能モジュールをユーザーが容易に指定する
ことができない。また、命令コードをデコードする機能
を付加する必要があるので、低消費電力化するための回
路が複雑になり、マイクロコンピュータの占有面積が大
きくなってしまう。
【０００９】本発明は、ユーザーが容易に低消費電力化
する機能モジュールを指定することができて、そのシス
テム全体についての消費電力を低減することができる１
チップマイクロコンピュータを提供することを目的とす
る。
する機能モジュールを指定することができて、そのシス
テム全体についての消費電力を低減することができる１
チップマイクロコンピュータを提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明の１チップマイク
ロコンピュータは、複数の機能モジュールを含んでなる
１チップマイクロコンピュータにおいて、該機能モジュ
ールに対応させてそれぞれ設けられ、入力される消費電
力モード制御信号に応じて対応する機能モジュールの電
源停止と動作停止のいずれかによって消費電力量を制御
する消費電力モード制御回路と、前記複数の機能モジュ
ールにおける特定の機能モジュールの消費電力モードを
制御するコード信号が印加される入力端子と、該入力端
子に印加された前記コード信号をデコードして前記特定
の機能モジュールに対応する前記消費電力モード制御回
路に前記消費電力モード制御信号を出力するデコーダと
を同一チップ上に形成してなることを特徴とする。
ロコンピュータは、複数の機能モジュールを含んでなる
１チップマイクロコンピュータにおいて、該機能モジュ
ールに対応させてそれぞれ設けられ、入力される消費電
力モード制御信号に応じて対応する機能モジュールの電
源停止と動作停止のいずれかによって消費電力量を制御
する消費電力モード制御回路と、前記複数の機能モジュ
ールにおける特定の機能モジュールの消費電力モードを
制御するコード信号が印加される入力端子と、該入力端
子に印加された前記コード信号をデコードして前記特定
の機能モジュールに対応する前記消費電力モード制御回
路に前記消費電力モード制御信号を出力するデコーダと
を同一チップ上に形成してなることを特徴とする。
【００１１】また、本発明の１チップマイクロコンピュ
ータは、複数の機能モジュールを含んでなる１チップマ
イクロコンピュータにおいて、該機能モジュールに対応
させてそれぞれ設けられ、入力される消費電力モード制
御信号に応じて対応する機能モジュールの電源停止と動
作停止のいずれかによって消費電力量を制御する消費電
力モード制御回路と、前記複数の機能モジュールにおけ
る特定の機能モジュールの消費電力モードを制御するコ
ード信号が中央処理装置を介して格納される消費電力モ
ード制御レジスタと、該消費電力モード制御レジスタが
保持している前記コード信号をデコードして前記特定の
機能モジュールに対応する前記消費電力モード制御回路
に前記消費電力モード制御信号を出力するデコーダとを
同一チップ上に形成してなることを特徴とする。
ータは、複数の機能モジュールを含んでなる１チップマ
イクロコンピュータにおいて、該機能モジュールに対応
させてそれぞれ設けられ、入力される消費電力モード制
御信号に応じて対応する機能モジュールの電源停止と動
作停止のいずれかによって消費電力量を制御する消費電
力モード制御回路と、前記複数の機能モジュールにおけ
る特定の機能モジュールの消費電力モードを制御するコ
ード信号が中央処理装置を介して格納される消費電力モ
ード制御レジスタと、該消費電力モード制御レジスタが
保持している前記コード信号をデコードして前記特定の
機能モジュールに対応する前記消費電力モード制御回路
に前記消費電力モード制御信号を出力するデコーダとを
同一チップ上に形成してなることを特徴とする。
【００１２】また、本発明の１チップマイクロコンピュ
ータは、中央処理装置と、該中央処理装置の周辺装置で
ある複数の機能モジュールと、前記中央処理装置から出
力される前記各機能モジュールの動作を制御する命令が
格納されるレジスタとを含んでなり、前記機能モジュー
ルは前記レジスタに格納された命令に従って動作するよ
うに形成された１チップマイクロコンピュータにおい
て、該機能モジュールに対応させてそれぞれ設けられ、
入力される消費電力モード制御信号に応じて対応する機
能モジュールの電源停止と動作停止のいずれかによって
消費電力量を制御する消費電力モード制御回路を設け、
前記各レジスタの特定のビットに格納される前記機能モ
ジュールの動作指令を前記消費電力モード制御信号とし
て前記消費電力モード制御回路に出力することを特徴と
する。
ータは、中央処理装置と、該中央処理装置の周辺装置で
ある複数の機能モジュールと、前記中央処理装置から出
力される前記各機能モジュールの動作を制御する命令が
格納されるレジスタとを含んでなり、前記機能モジュー
ルは前記レジスタに格納された命令に従って動作するよ
うに形成された１チップマイクロコンピュータにおい
て、該機能モジュールに対応させてそれぞれ設けられ、
入力される消費電力モード制御信号に応じて対応する機
能モジュールの電源停止と動作停止のいずれかによって
消費電力量を制御する消費電力モード制御回路を設け、
前記各レジスタの特定のビットに格納される前記機能モ
ジュールの動作指令を前記消費電力モード制御信号とし
て前記消費電力モード制御回路に出力することを特徴と
する。
【００１３】また、本発明の１チップマイクロコンピュ
ータは、複数の機能モジュールにおける少なくとも１つ
の機能モジュールは、カウンタと割込み発生回路と制御
回路とを有するタイマであり、消費電力モード制御回路
は、前記カウンタと前記割込み発生回路と前記制御回路
とに対応させてそれぞれ設けられて、入力される消費電
力モード制御信号に応じて対応する回路の電源供給と動
作開始のいずれかによって消費電力量を制御し、前記制
御回路に対して設けられている消費電力モード制御回路
は、前記タイマの動作を制御する命令が格納されるレジ
スタの特定のビットに格納される第１消費電力モード制
御信号を入力して、所定の動作後に第２消費電力モード
制御信号を出力し、前記カウンタに対して設けられてい
る消費電力モード制御回路は、前記第２消費電力モード
制御信号を入力して、所定の動作後に第３消費電力モー
ド制御信号を出力し、前記割込み発生回路に対して設け
られている消費電力モード制御回路は、前記第３消費電
力モード制御信号を入力して、所定の動作後に第４消費
電力モード制御信号を前記レジスタの特定のビットに出
力することを特徴とする。
ータは、複数の機能モジュールにおける少なくとも１つ
の機能モジュールは、カウンタと割込み発生回路と制御
回路とを有するタイマであり、消費電力モード制御回路
は、前記カウンタと前記割込み発生回路と前記制御回路
とに対応させてそれぞれ設けられて、入力される消費電
力モード制御信号に応じて対応する回路の電源供給と動
作開始のいずれかによって消費電力量を制御し、前記制
御回路に対して設けられている消費電力モード制御回路
は、前記タイマの動作を制御する命令が格納されるレジ
スタの特定のビットに格納される第１消費電力モード制
御信号を入力して、所定の動作後に第２消費電力モード
制御信号を出力し、前記カウンタに対して設けられてい
る消費電力モード制御回路は、前記第２消費電力モード
制御信号を入力して、所定の動作後に第３消費電力モー
ド制御信号を出力し、前記割込み発生回路に対して設け
られている消費電力モード制御回路は、前記第３消費電
力モード制御信号を入力して、所定の動作後に第４消費
電力モード制御信号を前記レジスタの特定のビットに出
力することを特徴とする。
【００１４】また、本発明の１チップマイクロコンピュ
ータは、消費電力モード制御回路が、機能モジュールを
構成する複数の機能ユニットにそれぞれ消費電流を供給
する電源ラインをそれぞれ電気的に開閉する複数のＭＯ
Ｓトランジスタよりなることを特徴とする。
ータは、消費電力モード制御回路が、機能モジュールを
構成する複数の機能ユニットにそれぞれ消費電流を供給
する電源ラインをそれぞれ電気的に開閉する複数のＭＯ
Ｓトランジスタよりなることを特徴とする。
【００１５】
【作用】本発明の１チップマイクロコンピュータにおい
て、消費電力モード制御回路は、各機能モジュール毎に
１つづつ設けられている。また、１つの消費電力モード
制御回路は、１つの機能モジュールの消費電力量を制御
する。そして、消費電力モード制御回路を制御する消費
電力モード制御信号となるコード信号を、本１チップマ
イクロコンピュータの外部から入力することで、各消費
電力モード制御回路を制御して、各機能モジュールの消
費電力量を制御する。
て、消費電力モード制御回路は、各機能モジュール毎に
１つづつ設けられている。また、１つの消費電力モード
制御回路は、１つの機能モジュールの消費電力量を制御
する。そして、消費電力モード制御回路を制御する消費
電力モード制御信号となるコード信号を、本１チップマ
イクロコンピュータの外部から入力することで、各消費
電力モード制御回路を制御して、各機能モジュールの消
費電力量を制御する。
【００１６】
【実施例】以下、本発明の実施例について図を参照して
説明する。
説明する。
【００１７】第１実施例 図１は、本発明の第１実施例にかかる１チップマイクロ
コンピュータの主要部分を示すブロック図である。本実
施例の１チップマイクロコンピュータ１は、消費電力モ
ード制御回路２，３，４と、シリアルインターフェース
５と、タイマ６，７と、デコーダ８と、入力端子Ａ，Ｂ
と、図示しない中央処理装置（以下、ＣＰＵと記す）及
びメモリとを有して構成されている。ここで、シリアル
インターフェース５、タイマ６及びタイマ７は、本１チ
ップマイクロコンピュータにおける機能モジュールであ
る。
コンピュータの主要部分を示すブロック図である。本実
施例の１チップマイクロコンピュータ１は、消費電力モ
ード制御回路２，３，４と、シリアルインターフェース
５と、タイマ６，７と、デコーダ８と、入力端子Ａ，Ｂ
と、図示しない中央処理装置（以下、ＣＰＵと記す）及
びメモリとを有して構成されている。ここで、シリアル
インターフェース５、タイマ６及びタイマ７は、本１チ
ップマイクロコンピュータにおける機能モジュールであ
る。
【００１８】デコーダ８の３つの出力端は、それぞれ消
費電力モード制御回路２，３，４の入力端に接続されて
いる。消費電力モード制御回路２は、シリアルインター
フェース５の動作を制御してシリアルインターフェース
５における電力消費量を制御する。消費電力モード制御
回路３は、タイマ６の動作を制御してタイマ６における
電力消費量を制御する。消費電力モード制御回路４は、
タイマ７の動作を制御してタイマ７における電力消費量
を制御する。
費電力モード制御回路２，３，４の入力端に接続されて
いる。消費電力モード制御回路２は、シリアルインター
フェース５の動作を制御してシリアルインターフェース
５における電力消費量を制御する。消費電力モード制御
回路３は、タイマ６の動作を制御してタイマ６における
電力消費量を制御する。消費電力モード制御回路４は、
タイマ７の動作を制御してタイマ７における電力消費量
を制御する。
【００１９】入力端子Ａ，Ｂは、それぞれデコーダ８の
入力端に接続されている。更に入力端子Ａ，Ｂには、１
チップマイクロコンピュータ１の外部に設けられたスイ
ッチＳ１，Ｓ２の共通端子にそれぞれ接続されており、
そのスイッチＳ１，Ｓ２からコード信号となる電圧がそ
れぞれ印加される。スイッチＳ１，Ｓ２の共通端子は、
そのスイッチの切り替えによって、それぞれ電源又はグ
ランドに接続される。
入力端に接続されている。更に入力端子Ａ，Ｂには、１
チップマイクロコンピュータ１の外部に設けられたスイ
ッチＳ１，Ｓ２の共通端子にそれぞれ接続されており、
そのスイッチＳ１，Ｓ２からコード信号となる電圧がそ
れぞれ印加される。スイッチＳ１，Ｓ２の共通端子は、
そのスイッチの切り替えによって、それぞれ電源又はグ
ランドに接続される。
【００２０】次に、本実施例の動作について説明する。
本実施例では、動作可能とする機能モジュールの選択を
ハードウェアであるスイッチＳ１，Ｓ２によって選択す
る。スイッチＳ１，Ｓ２によって入力端子Ａ，Ｂにコー
ド信号を印加することで、動作可能とする機能モジュー
ルを選択することができる。
本実施例では、動作可能とする機能モジュールの選択を
ハードウェアであるスイッチＳ１，Ｓ２によって選択す
る。スイッチＳ１，Ｓ２によって入力端子Ａ，Ｂにコー
ド信号を印加することで、動作可能とする機能モジュー
ルを選択することができる。
【００２１】入力端子Ａ，Ｂそれぞれの電位状態ｘ，ｙ
を（Ａ，Ｂ）＝（ｘ，ｙ）のように表現し、ローレベル
を「０」、ハイレベルを「１」とする。例えば、（Ａ，
Ｂ）＝（０，０）のときは、デコーダ８は信号を全く出
力しない。（Ａ，Ｂ）＝（０，１）のときは、デコーダ
８は消費電力モード制御信号ａを出力する。（Ａ，Ｂ）
＝（１，０）のときは、デコーダ８は消費電力モード制
御信号ｂを出力する。（Ａ，Ｂ）＝（１，１）のとき
は、デコーダ８は消費電力モード制御信号ｃを出力する
とする。これらのようにデコーダ８が入力端子Ａ，Ｂの
電位状態をデコードする。
を（Ａ，Ｂ）＝（ｘ，ｙ）のように表現し、ローレベル
を「０」、ハイレベルを「１」とする。例えば、（Ａ，
Ｂ）＝（０，０）のときは、デコーダ８は信号を全く出
力しない。（Ａ，Ｂ）＝（０，１）のときは、デコーダ
８は消費電力モード制御信号ａを出力する。（Ａ，Ｂ）
＝（１，０）のときは、デコーダ８は消費電力モード制
御信号ｂを出力する。（Ａ，Ｂ）＝（１，１）のとき
は、デコーダ８は消費電力モード制御信号ｃを出力する
とする。これらのようにデコーダ８が入力端子Ａ，Ｂの
電位状態をデコードする。
【００２２】消費電力モード制御回路４は、消費電力モ
ード制御信号ａを入力することでタイマ７を動作状態に
する。消費電力モード制御回路３は、消費電力モード制
御信号ｂを入力することでタイマ６を動作状態にする。
消費電力モード制御回路２は、消費電力モード制御信号
ｃを入力することでシリアルインターフェース５を動作
状態にする。
ード制御信号ａを入力することでタイマ７を動作状態に
する。消費電力モード制御回路３は、消費電力モード制
御信号ｂを入力することでタイマ６を動作状態にする。
消費電力モード制御回路２は、消費電力モード制御信号
ｃを入力することでシリアルインターフェース５を動作
状態にする。
【００２３】従って、例えば、（Ａ，Ｂ）＝（０，１）
のときは、デコーダ８から消費電力モード制御信号ａが
出力するので、消費電力モード制御回路４がタイマ７を
動作状態にし、タイマ６及びシリアルインターフェース
５が停止状態になる。このとき、タイマ７だけが電力を
消費し、タイマ６及びシリアルインターフェース５は電
力を消費しないので、１チップマイクロコンピュータ１
全体の消費する電力は、略タイマ７が消費する電力とな
る。
のときは、デコーダ８から消費電力モード制御信号ａが
出力するので、消費電力モード制御回路４がタイマ７を
動作状態にし、タイマ６及びシリアルインターフェース
５が停止状態になる。このとき、タイマ７だけが電力を
消費し、タイマ６及びシリアルインターフェース５は電
力を消費しないので、１チップマイクロコンピュータ１
全体の消費する電力は、略タイマ７が消費する電力とな
る。
【００２４】これらにより、本実施例の１チップマイク
ロコンピュータは、ユーザが入力端子Ａ，Ｂに印加する
電位を操作することによって、必要な機能モジュールだ
けを動作させて消費電力を最適化することができる。
ロコンピュータは、ユーザが入力端子Ａ，Ｂに印加する
電位を操作することによって、必要な機能モジュールだ
けを動作させて消費電力を最適化することができる。
【００２５】第２実施例 図２は、本発明の第２実施例にかかる１チップマイクロ
コンピュータの主要部分を示すブロック図である。本実
施例の１チップマイクロコンピュータ２０は、消費電力
モード制御回路２，３，４と、シリアルインターフェー
ス５と、タイマ６，７と、デコーダ８と、消費電力モー
ド制御レジスタ９と、ＣＰＵ１０と、図示しないメモリ
とを有して構成されている。
コンピュータの主要部分を示すブロック図である。本実
施例の１チップマイクロコンピュータ２０は、消費電力
モード制御回路２，３，４と、シリアルインターフェー
ス５と、タイマ６，７と、デコーダ８と、消費電力モー
ド制御レジスタ９と、ＣＰＵ１０と、図示しないメモリ
とを有して構成されている。
【００２６】ＣＰＵ１０のデータ端は、消費電力モード
制御レジスタ９の入力端に接続されている。消費電力モ
ード制御レジスタ９の出力端は、デコーダ８の入力端に
接続されている。デコーダ８の３つの出力端は、それぞ
れ消費電力モード制御回路２，３，４の入力端に接続さ
れている。消費電力モード制御回路２，３，４とシリア
ルインターフェース５，タイマ６，７とのそれぞれの接
続状態は、上述の第１実施例と同じである。
制御レジスタ９の入力端に接続されている。消費電力モ
ード制御レジスタ９の出力端は、デコーダ８の入力端に
接続されている。デコーダ８の３つの出力端は、それぞ
れ消費電力モード制御回路２，３，４の入力端に接続さ
れている。消費電力モード制御回路２，３，４とシリア
ルインターフェース５，タイマ６，７とのそれぞれの接
続状態は、上述の第１実施例と同じである。
【００２７】次に、本実施例の動作について説明する。
本実施例では、動作可能とする機能モジュールの選択を
ユーザがソフトウェアで選択する。
本実施例では、動作可能とする機能モジュールの選択を
ユーザがソフトウェアで選択する。
【００２８】先ず、ユーザは、キーボード又はＲＯＭ
（読み出し専用メモリ）等を用いてＣＰＵ１０に任意の
コード信号ｄを入力する。このコード信号ｄは、動作可
能とする機能モジュールを指定する信号である。ＣＰＵ
１０は、コード信号ｄを受け、そのコード信号ｄに応じ
たデータを消費電力モード制御レジスタ９に設定する。
消費電力モード制御レジスタ９の設定内容は、デコーダ
８に出力される。
（読み出し専用メモリ）等を用いてＣＰＵ１０に任意の
コード信号ｄを入力する。このコード信号ｄは、動作可
能とする機能モジュールを指定する信号である。ＣＰＵ
１０は、コード信号ｄを受け、そのコード信号ｄに応じ
たデータを消費電力モード制御レジスタ９に設定する。
消費電力モード制御レジスタ９の設定内容は、デコーダ
８に出力される。
【００２９】デコーダ８は、消費電力モード制御レジス
タ９の設定内容を第１実施例と同様にデコードして、消
費電力モード制御信号ａ，ｂ，ｃとしてそれぞれ消費電
力モード制御回路２，３，４に出力する。なお、消費電
力モード制御回路２，３，４の動作は、第１実施例と同
様である。
タ９の設定内容を第１実施例と同様にデコードして、消
費電力モード制御信号ａ，ｂ，ｃとしてそれぞれ消費電
力モード制御回路２，３，４に出力する。なお、消費電
力モード制御回路２，３，４の動作は、第１実施例と同
様である。
【００３０】これらのように本実施例では、ユーザがキ
ーボード等を用いて低消費電力モード制御レジスタ９の
設定値を変えることによって、任意の機能モジュールに
ついて低消費電力モードに設定することができる。
ーボード等を用いて低消費電力モード制御レジスタ９の
設定値を変えることによって、任意の機能モジュールに
ついて低消費電力モードに設定することができる。
【００３１】本実施例は第１実施例における機能モジュ
ール選択用の入力端子Ａ，Ｂを消費電力モード制御レジ
スタ９に置き換えただけのものである。しかし、本実施
例ではユーザが必要なときに、キーボード操作等のソフ
トウェアによって各機能モジュールの消費電力モードを
制御できるので、第１実施例では必要となる、機能モジ
ュール選択用の入力端子Ａ，Ｂが不要となり、低消費電
力モードにする機能モジュールの変更がハードウェアに
依存しないという利点がある。
ール選択用の入力端子Ａ，Ｂを消費電力モード制御レジ
スタ９に置き換えただけのものである。しかし、本実施
例ではユーザが必要なときに、キーボード操作等のソフ
トウェアによって各機能モジュールの消費電力モードを
制御できるので、第１実施例では必要となる、機能モジ
ュール選択用の入力端子Ａ，Ｂが不要となり、低消費電
力モードにする機能モジュールの変更がハードウェアに
依存しないという利点がある。
【００３２】第３実施例 図３は、本発明の第３実施例にかかる１チップマイクロ
コンピュータの主要部分を示すブロック図である。本実
施例の１チップマイクロコンピュータ３０は、消費電力
モード制御回路２，３，４と、シリアルインターフェー
ス５と、タイマ６，７と、ＣＰＵ１０と、タイマモジュ
ール制御レジスタ１１，１２と、シリアルインターフェ
ースモジュール制御レジスタ１３と、図示しないメモリ
とを有して構成されている。
コンピュータの主要部分を示すブロック図である。本実
施例の１チップマイクロコンピュータ３０は、消費電力
モード制御回路２，３，４と、シリアルインターフェー
ス５と、タイマ６，７と、ＣＰＵ１０と、タイマモジュ
ール制御レジスタ１１，１２と、シリアルインターフェ
ースモジュール制御レジスタ１３と、図示しないメモリ
とを有して構成されている。
【００３３】タイマモジュール制御レジスタ１１，１２
及びシリアルインターフェースモジュール制御レジスタ
１３は、従来の１チップマイクロコンピュータにおいて
通常搭載されている各機能モジュールについてのレジス
タであり、これらのレジスタによって例えばタイマのオ
ーバーフロー周期、モジュールの起動等を制御してい
る。
及びシリアルインターフェースモジュール制御レジスタ
１３は、従来の１チップマイクロコンピュータにおいて
通常搭載されている各機能モジュールについてのレジス
タであり、これらのレジスタによって例えばタイマのオ
ーバーフロー周期、モジュールの起動等を制御してい
る。
【００３４】本実施例では、タイマモジュール制御レジ
スタ１１の最上位ビット（ＭＳＢ）についての出力信号
が消費電力モード制御信号ａとして消費電力モード制御
回路４に出力される。そして、タイマモジュール制御レ
ジスタ１１の全ビットについての出力信号である機能モ
ジュール制御信号ａ´がタイマ７の動作を制御する。ま
た、タイマモジュール制御レジスタ１２の最上位ビット
（ＭＳＢ）についての出力信号が消費電力モード制御信
号ｂとして消費電力モード制御回路３に出力される。そ
して、タイマモジュール制御レジスタ１２の全ビットに
ついての出力信号である機能モジュール制御信号ｂ´が
タイマ６の動作を制御する。また、シリアルインターフ
ェースモジュール制御レジスタ１３の最上位ビット（Ｍ
ＳＢ）についての出力信号が消費電力モード制御信号ｃ
として消費電力モード制御回路２に出力される。そし
て、シリアルインターフェースモジュール制御レジスタ
１３の全ビットについての出力信号である機能モジュー
ル制御信号ｃ´がシリアルインターフェース５の動作を
制御する。
スタ１１の最上位ビット（ＭＳＢ）についての出力信号
が消費電力モード制御信号ａとして消費電力モード制御
回路４に出力される。そして、タイマモジュール制御レ
ジスタ１１の全ビットについての出力信号である機能モ
ジュール制御信号ａ´がタイマ７の動作を制御する。ま
た、タイマモジュール制御レジスタ１２の最上位ビット
（ＭＳＢ）についての出力信号が消費電力モード制御信
号ｂとして消費電力モード制御回路３に出力される。そ
して、タイマモジュール制御レジスタ１２の全ビットに
ついての出力信号である機能モジュール制御信号ｂ´が
タイマ６の動作を制御する。また、シリアルインターフ
ェースモジュール制御レジスタ１３の最上位ビット（Ｍ
ＳＢ）についての出力信号が消費電力モード制御信号ｃ
として消費電力モード制御回路２に出力される。そし
て、シリアルインターフェースモジュール制御レジスタ
１３の全ビットについての出力信号である機能モジュー
ル制御信号ｃ´がシリアルインターフェース５の動作を
制御する。
【００３５】次に、本実施例の動作について説明する。
第２実施例では、従来の１チップマイクロコンピュータ
に比べてソフトウェア制御用の消費電力モード制御レジ
スタ９とデコーダ８を余分に設けなければならない。こ
れらは、マイコンチップの面積を増加させ、そのため原
価を増加させてしまう恐れがある。ところで、従来の１
チップマイクロコンピュータには、各機能モジュール毎
にその機能モジュールを制御する制御レジスタが複数搭
載されており、このレジスタによってタイマのオーバー
フロー周期、モジュールの起動等を制御している。
第２実施例では、従来の１チップマイクロコンピュータ
に比べてソフトウェア制御用の消費電力モード制御レジ
スタ９とデコーダ８を余分に設けなければならない。こ
れらは、マイコンチップの面積を増加させ、そのため原
価を増加させてしまう恐れがある。ところで、従来の１
チップマイクロコンピュータには、各機能モジュール毎
にその機能モジュールを制御する制御レジスタが複数搭
載されており、このレジスタによってタイマのオーバー
フロー周期、モジュールの起動等を制御している。
【００３６】このレジスタを、機能モジュールの動作制
御のみならず、第２実施例における消費電力モード制御
レジスタ９及びデコーダ８の働きにも用いる方式が本実
施例である。従来の１チップマイクロコンピュータが持
っている各機能モジュールの制御レジスタで制御してい
るモジュールの起動は、各機能の動作非動作等を制御す
るものであり、消費電力を制御するものではない。本実
施例では、このレジスタのモジュール起動の信号を消費
電力モード制御信号としている。
御のみならず、第２実施例における消費電力モード制御
レジスタ９及びデコーダ８の働きにも用いる方式が本実
施例である。従来の１チップマイクロコンピュータが持
っている各機能モジュールの制御レジスタで制御してい
るモジュールの起動は、各機能の動作非動作等を制御す
るものであり、消費電力を制御するものではない。本実
施例では、このレジスタのモジュール起動の信号を消費
電力モード制御信号としている。
【００３７】先ず、ユーザは、キーボード等を操作して
コード信号ｄをＣＰＵ１０に入力し、使用する機能モジ
ュールに起動をかける。例えば、タイマ７のみ使用し、
タイマ６及びシリアルインターフェース５は使用しない
場合について説明する。タイマモジュール制御レジスタ
１１を「起動」に、タイマモジュール制御レジスタ１２
及びシリアルインターフェースモジュール制御レジスタ
１３を「非起動」に設定する。ここまでは従来の１チッ
プマイクロコンピュータと同じである。ここで、本実施
例では、各モジュール制御レジスタにおける最上位ビッ
ト（ＭＳＢ）を各モジュールの消費電力モード制御信号
としている。そして、前記消費電力モード制御信号を前
記コード信号ｄに対応した信号としている。
コード信号ｄをＣＰＵ１０に入力し、使用する機能モジ
ュールに起動をかける。例えば、タイマ７のみ使用し、
タイマ６及びシリアルインターフェース５は使用しない
場合について説明する。タイマモジュール制御レジスタ
１１を「起動」に、タイマモジュール制御レジスタ１２
及びシリアルインターフェースモジュール制御レジスタ
１３を「非起動」に設定する。ここまでは従来の１チッ
プマイクロコンピュータと同じである。ここで、本実施
例では、各モジュール制御レジスタにおける最上位ビッ
ト（ＭＳＢ）を各モジュールの消費電力モード制御信号
としている。そして、前記消費電力モード制御信号を前
記コード信号ｄに対応した信号としている。
【００３８】タイマモジュール制御レジスタ１１から出
力された機能モジュール制御信号ａ´は、タイマ７に入
力されてタイマ７を起動させる。更に、その機能モジュ
ール制御信号ａ´におけるタイマモジュール制御レジス
タ１１の最上位ビット（ＭＳＢ）についての信号は、消
費電力モード制御信号ａとして消費電力モード制御回路
４に入力されて、消費電力モード制御回路４はタイマ７
を動作モードに設定する。
力された機能モジュール制御信号ａ´は、タイマ７に入
力されてタイマ７を起動させる。更に、その機能モジュ
ール制御信号ａ´におけるタイマモジュール制御レジス
タ１１の最上位ビット（ＭＳＢ）についての信号は、消
費電力モード制御信号ａとして消費電力モード制御回路
４に入力されて、消費電力モード制御回路４はタイマ７
を動作モードに設定する。
【００３９】一方、タイマモジュール制御レジスタ１２
から出力された機能モジュール制御信号ｂ´はタイマ６
入力されてタイマ６を停止させる。更に、その機能モジ
ュール制御信号ｂ´におけるタイマモジュール制御レジ
スタ１２の最上位ビット（ＭＳＢ）についての信号は、
消費電力モード制御信号ｂとして消費電力モード制御回
路３に入力されて、消費電力モード制御回路３はタイマ
６を低消費電力モードに設定する。シリアルインターフ
ェース５は、上述のタイマ６についての手順と同じ手順
で低消費電力モードに設定される。
から出力された機能モジュール制御信号ｂ´はタイマ６
入力されてタイマ６を停止させる。更に、その機能モジ
ュール制御信号ｂ´におけるタイマモジュール制御レジ
スタ１２の最上位ビット（ＭＳＢ）についての信号は、
消費電力モード制御信号ｂとして消費電力モード制御回
路３に入力されて、消費電力モード制御回路３はタイマ
６を低消費電力モードに設定する。シリアルインターフ
ェース５は、上述のタイマ６についての手順と同じ手順
で低消費電力モードに設定される。
【００４０】これらにより、本実施例の１チップマイク
ロコンピュータ３０は、各機能モジュールの動作を制御
する機能モジュール制御信号の一部を消費電力モード制
御信号としているので、図２に示す低消費電力モード制
御レジスタ９及びデコーダ８を搭載する必要なく、第２
実施例の１チップマイクロコンピュータ２０と同じ機能
を得ることができる。
ロコンピュータ３０は、各機能モジュールの動作を制御
する機能モジュール制御信号の一部を消費電力モード制
御信号としているので、図２に示す低消費電力モード制
御レジスタ９及びデコーダ８を搭載する必要なく、第２
実施例の１チップマイクロコンピュータ２０と同じ機能
を得ることができる。
【００４１】また本実施例によれば、従来の１チップマ
イクロコンピュータに新たに追加しなければならない機
能は、消費電力モード制御回路２，３，４のみである
が、次に述べる第４，第５実施例の方式を用いれば、マ
イクロコンピュータチップの面積に影響を与えることな
く、ユーザが容易に低消費電力化する機能モジュールを
指定することができて、そのシステム全体についての消
費電力を低減することができる１チップマイクロコンピ
ュータを提供することができる。
イクロコンピュータに新たに追加しなければならない機
能は、消費電力モード制御回路２，３，４のみである
が、次に述べる第４，第５実施例の方式を用いれば、マ
イクロコンピュータチップの面積に影響を与えることな
く、ユーザが容易に低消費電力化する機能モジュールを
指定することができて、そのシステム全体についての消
費電力を低減することができる１チップマイクロコンピ
ュータを提供することができる。
【００４２】第４実施例 図４は、本発明の第４実施例にかかり、図１，図２，図
３に示す１チップマイクロコンピュータの消費電力モー
ド制御回路を示すブロック図である。本実施例の消費電
力モード制御回路４１は、ＭＯＳトランジスタ（金属酸
化物半導体トラスタ）４２，４３，４４から構成されて
いる。そして、本実施例では、上位カウンタ４６と下位
カウンタ４７とその他の回路４８との３つの回路群から
なる機能モジュールであるタイマ４５の消費電力を、消
費電力モード制御回路４１が制御する。
３に示す１チップマイクロコンピュータの消費電力モー
ド制御回路を示すブロック図である。本実施例の消費電
力モード制御回路４１は、ＭＯＳトランジスタ（金属酸
化物半導体トラスタ）４２，４３，４４から構成されて
いる。そして、本実施例では、上位カウンタ４６と下位
カウンタ４７とその他の回路４８との３つの回路群から
なる機能モジュールであるタイマ４５の消費電力を、消
費電力モード制御回路４１が制御する。
【００４３】ＭＯＳトランジスタ４２，４３，４４にお
いて、それぞれのゲートには消費電力モード制御信号ｅ
を伝送する信号線が共通に接続されており、それぞれの
ソースには電源が共通に接続されている。また、ＭＯＳ
トランジスタ４２のドレインには上位カウンタ４６の電
源端が接続され、ＭＯＳトランジスタ４３のドレインに
は下位カウンタ４７の電源端が接続され、ＭＯＳトラン
ジスタ４４のドレインにはその他の回路４８の電源端が
接続されている。
いて、それぞれのゲートには消費電力モード制御信号ｅ
を伝送する信号線が共通に接続されており、それぞれの
ソースには電源が共通に接続されている。また、ＭＯＳ
トランジスタ４２のドレインには上位カウンタ４６の電
源端が接続され、ＭＯＳトランジスタ４３のドレインに
は下位カウンタ４７の電源端が接続され、ＭＯＳトラン
ジスタ４４のドレインにはその他の回路４８の電源端が
接続されている。
【００４４】次に、本実施例の動作について説明する。
先ず、ユーザがキーボードやソフトウェア等を用いてタ
イマ４５を起動させる信号を本実施例にかかる１チップ
マイクロコンピュータに入力すると、消費電力モード制
御信号ｅがＭＯＳトランジスタ４２，４３，４４のゲー
トに共通に印加する。これにより、ＭＯＳトランジスタ
４２，４３，４４はＯＮ状態となるので、上位カウンタ
４６，下位カウンタ４７、その他の回路４８の電源端に
電流が供給され、タイマ４５は起動する。
先ず、ユーザがキーボードやソフトウェア等を用いてタ
イマ４５を起動させる信号を本実施例にかかる１チップ
マイクロコンピュータに入力すると、消費電力モード制
御信号ｅがＭＯＳトランジスタ４２，４３，４４のゲー
トに共通に印加する。これにより、ＭＯＳトランジスタ
４２，４３，４４はＯＮ状態となるので、上位カウンタ
４６，下位カウンタ４７、その他の回路４８の電源端に
電流が供給され、タイマ４５は起動する。
【００４５】一方、ユーザがキーボードやソフトウェア
等を用いてタイマ４５を停止させる信号を本実施例にか
かる１チップマイクロコンピュータに入力すると、ＭＯ
Ｓトランジスタ４２，４３，４４のゲートには消費電力
モード制御信号ｅが印加されなくなる。これにより、Ｍ
ＯＳトランジスタ４２，４３，４４はＯＦＦ状態となる
ので、上位カウンタ４６，下位カウンタ４７、その他の
回路４８の電源端と電源ラインとが切り離され、タイマ
４５は低消費電力モードとなる。
等を用いてタイマ４５を停止させる信号を本実施例にか
かる１チップマイクロコンピュータに入力すると、ＭＯ
Ｓトランジスタ４２，４３，４４のゲートには消費電力
モード制御信号ｅが印加されなくなる。これにより、Ｍ
ＯＳトランジスタ４２，４３，４４はＯＦＦ状態となる
ので、上位カウンタ４６，下位カウンタ４７、その他の
回路４８の電源端と電源ラインとが切り離され、タイマ
４５は低消費電力モードとなる。
【００４６】本実施例では、タイマ４５を３つの回路群
に分割し、更にその各回路群のそれぞれの電源ラインを
ＭＯＳトランジスタ４２，４３，４４で開閉しているの
で、ＭＯＳトランジスタ４２，４３，４４の電流容量を
小さくすることができる。これにより、ＭＯＳトランジ
スタ４２，４３，４４を小さな面積とすることができ
て、本１チップマイクロコンピュータのチップにおける
空きスペースにＭＯＳトランジスタ４２，４３，４４を
設けることができるので、チップ面積に影響を与えるこ
となく消費電力モード制御回路４１を作成することがで
きる。
に分割し、更にその各回路群のそれぞれの電源ラインを
ＭＯＳトランジスタ４２，４３，４４で開閉しているの
で、ＭＯＳトランジスタ４２，４３，４４の電流容量を
小さくすることができる。これにより、ＭＯＳトランジ
スタ４２，４３，４４を小さな面積とすることができ
て、本１チップマイクロコンピュータのチップにおける
空きスペースにＭＯＳトランジスタ４２，４３，４４を
設けることができるので、チップ面積に影響を与えるこ
となく消費電力モード制御回路４１を作成することがで
きる。
【００４７】第５実施例 図５は、本発明の第５実施例にかかり、図１，図２，図
３に示す１チップマイクロコンピュータの消費電力モー
ド制御回路を示すブロック図である。本実施例の消費電
力モード制御回路５１は、１つの論理積回路５２で構成
されている。論理積回路５２の一方の入力端には、消費
電力モード制御信号ｆを伝送する信号線が接続されてお
り、他方の入力端には、本１チップマイクロコンピュー
タのクロック信号であるシステムクロックを伝送する信
号線が接続されている。そして、論理積回路５２の出力
端には、消費電力を制御すべき機能モジュールであるタ
イマ５５のクロック入力端が接続されている。ここで、
本実施例にかかる１チップマイクロコンピュータは、Ｃ
ＭＯＳ構造で構成されていることとしている。
３に示す１チップマイクロコンピュータの消費電力モー
ド制御回路を示すブロック図である。本実施例の消費電
力モード制御回路５１は、１つの論理積回路５２で構成
されている。論理積回路５２の一方の入力端には、消費
電力モード制御信号ｆを伝送する信号線が接続されてお
り、他方の入力端には、本１チップマイクロコンピュー
タのクロック信号であるシステムクロックを伝送する信
号線が接続されている。そして、論理積回路５２の出力
端には、消費電力を制御すべき機能モジュールであるタ
イマ５５のクロック入力端が接続されている。ここで、
本実施例にかかる１チップマイクロコンピュータは、Ｃ
ＭＯＳ構造で構成されていることとしている。
【００４８】次に、本実施例の動作について説明する。
本実施例にかかる１チップマイクロコンピュータの動作
は、システムクロックに同期して動作する。そして、Ｃ
ＭＯＳ構造の１チップマイクロコンピュータでは、この
システムクロックに同期して１チップマイクロコンピュ
ータ内部の各素子において充放電が繰返されて、情報の
伝達を行なっている。従って、このシステムクロックを
停止させることにより、１チップマイクロコンピュータ
内部の素子の充放電を停止させ、消費電力を制限するこ
とが可能である。もちろんこのときは、１チップマイク
ロコンピュータは動作していない。これは既存の技術で
あり、多くの１チップマイクロコンピュータで採用され
ている。
本実施例にかかる１チップマイクロコンピュータの動作
は、システムクロックに同期して動作する。そして、Ｃ
ＭＯＳ構造の１チップマイクロコンピュータでは、この
システムクロックに同期して１チップマイクロコンピュ
ータ内部の各素子において充放電が繰返されて、情報の
伝達を行なっている。従って、このシステムクロックを
停止させることにより、１チップマイクロコンピュータ
内部の素子の充放電を停止させ、消費電力を制限するこ
とが可能である。もちろんこのときは、１チップマイク
ロコンピュータは動作していない。これは既存の技術で
あり、多くの１チップマイクロコンピュータで採用され
ている。
【００４９】しかし、前述の技術は、１チップマイクロ
コンピュータ全体について行なわれているが、各機能モ
ジュール毎には採用されていない。本実施例では、前述
のシステムクロックを停止させ消費電力を制限する技術
を各機能モジュール毎に適用したものである。次に、本
実施例の動作について具体的に説明する。
コンピュータ全体について行なわれているが、各機能モ
ジュール毎には採用されていない。本実施例では、前述
のシステムクロックを停止させ消費電力を制限する技術
を各機能モジュール毎に適用したものである。次に、本
実施例の動作について具体的に説明する。
【００５０】先ず、ユーザがキーボードやソフトウェア
等を用いてタイマ５５を起動させる信号を本実施例にか
かる１チップマイクロコンピュータに入力すると、
「１」を示す信号である消費電力モード制御信号ｆが論
理積回路５２の一方の入力端に印加される。ここで、論
理積回路５２の他方の入力端にはシステムクロックが印
加されているので、論理積回路５２は、そのシステムク
ロックを出力する。このシステムクロックをタイマ５５
が入力して、タイマ５５が起動する。
等を用いてタイマ５５を起動させる信号を本実施例にか
かる１チップマイクロコンピュータに入力すると、
「１」を示す信号である消費電力モード制御信号ｆが論
理積回路５２の一方の入力端に印加される。ここで、論
理積回路５２の他方の入力端にはシステムクロックが印
加されているので、論理積回路５２は、そのシステムク
ロックを出力する。このシステムクロックをタイマ５５
が入力して、タイマ５５が起動する。
【００５１】一方、ユーザがタイマ５５を停止させる信
号を本実施例にかかる１チップマイクロコンピュータに
入力すると、「０」を示す信号である消費電力モード制
御信号ｆが論理積回路５２の一方の入力端に印加され
る。これにより、論理積回路５２の出力が「０」を示す
信号に固定されるので、タイマ５５にはシステムクロッ
クが入力されず、タイマ５５は、動作を停止して低消費
電力モードに入る。
号を本実施例にかかる１チップマイクロコンピュータに
入力すると、「０」を示す信号である消費電力モード制
御信号ｆが論理積回路５２の一方の入力端に印加され
る。これにより、論理積回路５２の出力が「０」を示す
信号に固定されるので、タイマ５５にはシステムクロッ
クが入力されず、タイマ５５は、動作を停止して低消費
電力モードに入る。
【００５２】これらにより、本実施例の消費電力モード
制御回路５１は、論理積回路５２のみで実現することが
できるので、第４実施例と同様に、１チップマイクロコ
ンピュータ全体の面積に影響を与えることなくその１チ
ップマイクロコンピュータの消費電力を低減することが
できる。
制御回路５１は、論理積回路５２のみで実現することが
できるので、第４実施例と同様に、１チップマイクロコ
ンピュータ全体の面積に影響を与えることなくその１チ
ップマイクロコンピュータの消費電力を低減することが
できる。
【００５３】第６実施例 図６は、本発明の第６実施例にかかる１チップマイクロ
コンピュータの主要部分を示すブロック図である。本実
施例の１チップマイクロコンピュータ１は、タイマ６０
と、タイマモジュール制御レジスタ６７と、図示しない
ＣＰＵ及びメモリとを有して構成されている。
コンピュータの主要部分を示すブロック図である。本実
施例の１チップマイクロコンピュータ１は、タイマ６０
と、タイマモジュール制御レジスタ６７と、図示しない
ＣＰＵ及びメモリとを有して構成されている。
【００５４】ここで、タイマ６０は、消費電力モード制
御回路６１，６２，６３と、カウンタ６４と、割込み発
生回路６５と、制御回路６６とで構成されている。消費
電力モード制御回路６１は、カウンタ６４における電力
消費量を制御する。消費電力モード制御回路６２は、割
込み発生回路６５における電力消費量を制御する。消費
電力モード制御回路６３は、制御回路６６における電力
消費量を制御する。
御回路６１，６２，６３と、カウンタ６４と、割込み発
生回路６５と、制御回路６６とで構成されている。消費
電力モード制御回路６１は、カウンタ６４における電力
消費量を制御する。消費電力モード制御回路６２は、割
込み発生回路６５における電力消費量を制御する。消費
電力モード制御回路６３は、制御回路６６における電力
消費量を制御する。
【００５５】そして、タイマモジュール制御レジスタ６
７における最上位ビット（ＭＳＢ）についての出力端
は、消費電力モード制御回路６３の入力端に接続されて
いる。消費電力モード制御回路６３の出力端は、消費電
力モード制御回路６１の入力端に接続されている。消費
電力モード制御回路６１の出力端は、消費電力モード制
御回路６２の入力端に接続されている。消費電力モード
制御回路６２の出力端は、タイマモジュール制御レジス
タ６７における最上位ビットについての入力端に接続さ
れている。
７における最上位ビット（ＭＳＢ）についての出力端
は、消費電力モード制御回路６３の入力端に接続されて
いる。消費電力モード制御回路６３の出力端は、消費電
力モード制御回路６１の入力端に接続されている。消費
電力モード制御回路６１の出力端は、消費電力モード制
御回路６２の入力端に接続されている。消費電力モード
制御回路６２の出力端は、タイマモジュール制御レジス
タ６７における最上位ビットについての入力端に接続さ
れている。
【００５６】次に、本実施例の動作について説明する。
先ず、ユーザがキーボードやソフトウェア等を用いてタ
イマ６０を起動させる操作をする。これにより、タイマ
モジュール制御レジスタ６７における最上位ビットには
タイマ起動信号である「１」がセットされる。
先ず、ユーザがキーボードやソフトウェア等を用いてタ
イマ６０を起動させる操作をする。これにより、タイマ
モジュール制御レジスタ６７における最上位ビットには
タイマ起動信号である「１」がセットされる。
【００５７】そして、前記タイマ起動信号は、消費電力
モード制御信号ｇとして消費電力モード制御回路６３に
入力され、消費電力モード制御回路６３は、制御回路６
６を起動させる。その後、消費電力モード制御回路６３
は消費電力モード制御信号ｈを消費電力モード制御回路
６１に出力し、消費電力モード制御回路６１はカウンタ
６４を起動させる。
モード制御信号ｇとして消費電力モード制御回路６３に
入力され、消費電力モード制御回路６３は、制御回路６
６を起動させる。その後、消費電力モード制御回路６３
は消費電力モード制御信号ｈを消費電力モード制御回路
６１に出力し、消費電力モード制御回路６１はカウンタ
６４を起動させる。
【００５８】ここで、起動した制御回路６６は、カウン
タ６４におけるオーバーフロー周期を設定し、カウンタ
６４におけるカウントアップを開始させる。その後、消
費電力モード制御回路６３は、制御回路６６を低消費電
力モードにする。
タ６４におけるオーバーフロー周期を設定し、カウンタ
６４におけるカウントアップを開始させる。その後、消
費電力モード制御回路６３は、制御回路６６を低消費電
力モードにする。
【００５９】そして、カウンタ６４におけるカウントア
ップが完了してオーバーフローが発生すると、消費電力
モード制御回路６１は、消費電力モード制御回路６２に
消費電力モード制御信号ｊを出力すると共に、カウンタ
６４を低消費電力モードにする。
ップが完了してオーバーフローが発生すると、消費電力
モード制御回路６１は、消費電力モード制御回路６２に
消費電力モード制御信号ｊを出力すると共に、カウンタ
６４を低消費電力モードにする。
【００６０】消費電力モード制御信号ｊを入力した消費
電力モード制御回路６２は、割込み発生回路６５を起動
させる。そして、割込み発生回路６５は、カウンタ６４
の前記オーバーフローに基づいて割込み信号を出力す
る。その後、消費電力モード制御回路６２は、タイマモ
ジュール制御レジスタ６７における最上位ビットにタイ
マ停止信号である「０」をセットすると共に、割込み発
生回路６５を低消費電力モードにする。
電力モード制御回路６２は、割込み発生回路６５を起動
させる。そして、割込み発生回路６５は、カウンタ６４
の前記オーバーフローに基づいて割込み信号を出力す
る。その後、消費電力モード制御回路６２は、タイマモ
ジュール制御レジスタ６７における最上位ビットにタイ
マ停止信号である「０」をセットすると共に、割込み発
生回路６５を低消費電力モードにする。
【００６１】これらにより、本実施例の１チップマイク
ロコンピュータは、タイマ６０において最も動作時間の
長いカウントアップ期間に、カウンタ６４のみ動作させ
て割込み発生回路６５及び制御回路６６を低消費電力モ
ードにするので、タイマ６０における消費電力を低減す
ることができる。また、本実施例は、１チップマイクロ
コンピュータにおける他の機能モジュールについても適
用させることができるので、各機能モジュール毎に消費
電力を低減することができる。
ロコンピュータは、タイマ６０において最も動作時間の
長いカウントアップ期間に、カウンタ６４のみ動作させ
て割込み発生回路６５及び制御回路６６を低消費電力モ
ードにするので、タイマ６０における消費電力を低減す
ることができる。また、本実施例は、１チップマイクロ
コンピュータにおける他の機能モジュールについても適
用させることができるので、各機能モジュール毎に消費
電力を低減することができる。
【００６２】
【発明の効果】以上説明したように本発明によれば、機
能モジュールにおける消費電力量を制御する消費電力モ
ード制御回路を各機能モジュール毎に設けているので、
低消費電力化する機能モジュールをユーザが容易に指定
することができ、そのシステム全体における消費電力を
低減することができる１チップマイクロコンピュータを
提供することができる。
能モジュールにおける消費電力量を制御する消費電力モ
ード制御回路を各機能モジュール毎に設けているので、
低消費電力化する機能モジュールをユーザが容易に指定
することができ、そのシステム全体における消費電力を
低減することができる１チップマイクロコンピュータを
提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例にかかる１チップマイクロ
コンピュータの主要部分を示すブロック図である。
コンピュータの主要部分を示すブロック図である。
【図２】本発明の第２実施例にかかる１チップマイクロ
コンピュータの主要部分を示すブロック図である。
コンピュータの主要部分を示すブロック図である。
【図３】本発明の第３実施例にかかる１チップマイクロ
コンピュータの主要部分を示すブロック図である。
コンピュータの主要部分を示すブロック図である。
【図４】本発明の第４実施例にかかり、図１，図２，図
３に示す１チップマイクロコンピュータの消費電力モー
ド制御回路を示すブロック図である。
３に示す１チップマイクロコンピュータの消費電力モー
ド制御回路を示すブロック図である。
【図５】本発明の第５実施例にかかり、図１，図２，図
３に示す１チップマイクロコンピュータの消費電力モー
ド制御回路を示すブロック図である。
３に示す１チップマイクロコンピュータの消費電力モー
ド制御回路を示すブロック図である。
【図６】本発明の第６実施例にかかる１チップマイクロ
コンピュータの主要部分を示すブロック図である。
コンピュータの主要部分を示すブロック図である。
１、２０、３０、６０ １チップマイクロコンピュータ ２、３、４、４１、５１、６１、６２、６３ 消費電力
モード制御回路 ８ デコーダ ９ 消費電力モード制御レジスタ １０ ＣＰＵ １１、１２ タイマモジュール制御レジスタ １３ シリアルインターフェースモジュール制御レジス
タ ４２、４３、４４ ＭＯＳトランジスタ
モード制御回路 ８ デコーダ ９ 消費電力モード制御レジスタ １０ ＣＰＵ １１、１２ タイマモジュール制御レジスタ １３ シリアルインターフェースモジュール制御レジス
タ ４２、４３、４４ ＭＯＳトランジスタ
Claims (5)
- 【請求項１】 複数の機能モジュールを含んでなる１チ
ップマイクロコンピュータにおいて、該機能モジュール
に対応させてそれぞれ設けられ、入力される消費電力モ
ード制御信号に応じて対応する機能モジュールの電源停
止と動作停止のいずれかによって消費電力量を制御する
消費電力モード制御回路と、前記複数の機能モジュール
における特定の機能モジュールの消費電力モードを制御
するコード信号が印加される入力端子と、該入力端子に
印加された前記コード信号をデコードして前記特定の機
能モジュールに対応する前記消費電力モード制御回路に
前記消費電力モード制御信号を出力するデコーダとを同
一チップ上に形成してなることを特徴とする１チップマ
イクロコンピュータ。 - 【請求項２】 複数の機能モジュールを含んでなる１チ
ップマイクロコンピュータにおいて、該機能モジュール
に対応させてそれぞれ設けられ、入力される消費電力モ
ード制御信号に応じて対応する機能モジュールの電源停
止と動作停止のいずれかによって消費電力量を制御する
消費電力モード制御回路と、前記複数の機能モジュール
における特定の機能モジュールの消費電力モードを制御
するコード信号が中央処理装置を介して格納される消費
電力モード制御レジスタと、該消費電力モード制御レジ
スタが保持している前記コード信号をデコードして前記
特定の機能モジュールに対応する前記消費電力モード制
御回路に前記消費電力モード制御信号を出力するデコー
ダとを同一チップ上に形成してなることを特徴とする１
チップマイクロコンピュータ。 - 【請求項３】 中央処理装置と、該中央処理装置の周辺
装置である複数の機能モジュールと、前記中央処理装置
から出力される前記各機能モジュールの動作を制御する
命令が格納されるレジスタとを含んでなり、前記機能モ
ジュールは前記レジスタに格納された命令に従って動作
するように形成された１チップマイクロコンピュータに
おいて、該機能モジュールに対応させてそれぞれ設けら
れ、入力される消費電力モード制御信号に応じて対応す
る機能モジュールの電源停止と動作停止のいずれかによ
って消費電力量を制御する消費電力モード制御回路を設
け、前記各レジスタの特定のビットに格納される前記機
能モジュールの動作指令を前記消費電力モード制御信号
として前記消費電力モード制御回路に出力することを特
徴とする１チップマイクロコンピュータ。 - 【請求項４】 請求項３記載の１チップマイクロコンピ
ュータにおいて、複数の機能モジュールにおける少なく
とも１つの機能モジュールは、カウンタと割込み発生回
路と制御回路とを有するタイマであり、消費電力モード
制御回路は、前記カウンタと前記割込み発生回路と前記
制御回路とに対応させてそれぞれ設けられて、入力され
る消費電力モード制御信号に応じて対応する回路の電源
供給と動作開始のいずれかによって消費電力量を制御
し、前記制御回路に対して設けられている消費電力モー
ド制御回路は、前記タイマの動作を制御する命令が格納
されるレジスタの特定のビットに格納される第１消費電
力モード制御信号を入力して、所定の動作後に第２消費
電力モード制御信号を出力し、前記カウンタに対して設
けられている消費電力モード制御回路は、前記第２消費
電力モード制御信号を入力して、所定の動作後に第３消
費電力モード制御信号を出力し、前記割込み発生回路に
対して設けられている消費電力モード制御回路は、前記
第３消費電力モード制御信号を入力して、所定の動作後
に第４消費電力モード制御信号を前記レジスタの特定の
ビットに出力することを特徴とする１チップマイクロコ
ンピュータ。 - 【請求項５】 請求項１、２、３又は４記載の１チップ
マイクロコンピュータにおいて、消費電力モード制御回
路は、機能モジュールを構成する複数の機能ユニットに
それぞれ消費電流を供給する電源ラインをそれぞれ電気
的に開閉する複数のＭＯＳトランジスタよりなることを
特徴とする１チップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251512A JPH07105174A (ja) | 1993-10-07 | 1993-10-07 | １チップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251512A JPH07105174A (ja) | 1993-10-07 | 1993-10-07 | １チップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07105174A true JPH07105174A (ja) | 1995-04-21 |
Family
ID=17223921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5251512A Pending JPH07105174A (ja) | 1993-10-07 | 1993-10-07 | １チップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105174A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001312336A (ja) * | 2000-04-28 | 2001-11-09 | Toshiba Corp | 無線通信機能を備えた情報処理装置及び周辺機器の省電力方法 |
| US6968467B2 (en) | 2000-10-26 | 2005-11-22 | Matsushita Electric Industrial Co., Ltd. | Decentralized power management system for integrated circuit using local power management units that generate control signals based on common data |
| JP2012123823A (ja) * | 2003-05-07 | 2012-06-28 | Mosaid Technol Inc | 電力の島を使用した集積回路での電力の管理 |
| JP2013179660A (ja) * | 2004-02-19 | 2013-09-09 | Mosaid Technologies Inc | 低漏出のデータ保持回路を有する集積回路およびその方法 |
| US8854077B2 (en) | 2004-02-19 | 2014-10-07 | Conversant Intellectual Property Management Inc. | Low leakage and data retention circuitry |
-
1993
- 1993-10-07 JP JP5251512A patent/JPH07105174A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001312336A (ja) * | 2000-04-28 | 2001-11-09 | Toshiba Corp | 無線通信機能を備えた情報処理装置及び周辺機器の省電力方法 |
| US6760851B2 (en) | 2000-04-28 | 2004-07-06 | Kabushiki Kaisha Toshiba | Power savings information processing apparatus |
| US6968467B2 (en) | 2000-10-26 | 2005-11-22 | Matsushita Electric Industrial Co., Ltd. | Decentralized power management system for integrated circuit using local power management units that generate control signals based on common data |
| JP2012123823A (ja) * | 2003-05-07 | 2012-06-28 | Mosaid Technol Inc | 電力の島を使用した集積回路での電力の管理 |
| US8762923B2 (en) | 2003-05-07 | 2014-06-24 | Conversant Intellectual Property Management Inc. | Power managers for an integrated circuit |
| US8782590B2 (en) | 2003-05-07 | 2014-07-15 | Conversant Intellectual Property Management Inc. | Power managers for an integrated circuit |
| JP2013179660A (ja) * | 2004-02-19 | 2013-09-09 | Mosaid Technologies Inc | 低漏出のデータ保持回路を有する集積回路およびその方法 |
| US8854077B2 (en) | 2004-02-19 | 2014-10-07 | Conversant Intellectual Property Management Inc. | Low leakage and data retention circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100363983B1 (ko) | 반도체집적회로 | |
| KR100490576B1 (ko) | 반도체 집적 회로 장치, 반도체 장치 및 그것을 포함하는 전자기기 | |
| US20130113524A1 (en) | Flexible low power slew-rate controlled output buffer | |
| CN101120298A (zh) | 电源控制电路和电子电路 | |
| US4523277A (en) | Priority interrupt system for microcomputer | |
| US20020026596A1 (en) | Circuit and method of generating process clock for low power consumption CDMA modem chip design | |
| US5237698A (en) | Microcomputer | |
| US20050213380A1 (en) | Multiple power source-semiconductor integrated circuit | |
| EP0172344A2 (en) | Power saving system | |
| JPH07105174A (ja) | １チップマイクロコンピュータ | |
| JP3480721B2 (ja) | 電源オン／オフシーケンス制御装置 | |
| JPH02130023A (ja) | マルチファンクション・プログラマブル・ロジック・デバイス | |
| US5734878A (en) | Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals | |
| US5383230A (en) | Reload-timer/counter circuit | |
| JPS61285521A (ja) | 低消費電力形コンピユ−タ装置 | |
| KR100208001B1 (ko) | 인에이블단자를 갖는 입력패드 및 그것을 이용한 저전류소비형 집적회로 | |
| KR100825816B1 (ko) | 핸드쉐이크 인터페이스 방식을 이용한 디지털 신호프로세서 및 그 구동방법 | |
| JP2000105639A (ja) | 省電力化回路 | |
| CN115686635B (zh) | 一种无时钟电路的mcu结构以及相应的电子设备 | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| JPH06232349A (ja) | 半導体集積回路 | |
| AU680517B2 (en) | Current conserving circuit | |
| JPH0818008A (ja) | 半導体集積回路装置 | |
| JP2001209560A (ja) | シングルチップマイクロコンピュータ | |
| JPH05227657A (ja) | 半導体装置及びこれを搭載したコードレス電話機 |