CN115686635B - 一种无时钟电路的mcu结构以及相应的电子设备 - Google Patents
一种无时钟电路的mcu结构以及相应的电子设备 Download PDFInfo
- Publication number
- CN115686635B CN115686635B CN202310000726.4A CN202310000726A CN115686635B CN 115686635 B CN115686635 B CN 115686635B CN 202310000726 A CN202310000726 A CN 202310000726A CN 115686635 B CN115686635 B CN 115686635B
- Authority
- CN
- China
- Prior art keywords
- instruction
- execution
- operation code
- unit
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
Abstract
本发明涉及MCU技术领域,公开了一种无时钟电路的MCU结构以及相应的电子设备,包括:程序存储器读取需要执行的指令并向指令总线发送;指令执行控制单元从所述指令总线获取程序存储器读取的指令并根据指令对应的操作码引起的电平变化向执行单元发送开启执行信号;执行单元根据开启执行信号从指令总线获取相应的指令并开始执行;执行完成后,程序计数器进行计数更新,程序存储器根据程序计数器更新后的计数读取下一条指令对应的操作码,之后执行下一条指令。本发明提供的MCU结构无需时钟电路,降低了功耗。
Description
技术领域
本发明涉及MCU技术领域,具体为一种无时钟电路的MCU结构以及相应的电子设备。
背景技术
目前电池供电的电子设备越来越多,如:可穿戴设备、便携式移动设备等等、物联网终端设备等,这些电子设备一般都由MCU控制,对体积、功耗、成本的要求都很高;而且,众所周知的是,电池的容量增加速度很慢,而人们对电子设备的使用时间要求越来越高,因此在电池技术发展缓慢的情况下,对电子产品功耗的降低就成为一个更行之有效的途径,甚至是增加电子产品工作时间的唯一途径。
目前所有的MCU都需要一个或者多个时钟才能运行,即现有MCU使用时钟电路的工作过程为:上电-等待时钟电路工作稳定-取指令-执行指令;其中,所述时钟电路产生的时钟使得取指令和执行指令都按照一定的节拍一步一步的进行工作;而时钟电路本身就需要几十uA甚至更多的电流,另外等待时钟电路稳定的时间都造成了功耗的浪费。因此为了进一步降低功耗,无时钟电路的MCU设计是一个更低功耗的解决方案。
发明内容
本发明的目的在于克服现有MCU结构中设计的时钟电路会增加功耗的问题,提供了一种无时钟电路的MCU结构以及相应的电子设备。
为了实现上述目的,本发明提供一种无时钟电路的MCU结构,包括:取指单元和执行单元;所述取指单元包括程序计数器、程序存储器、指令执行控制单元,所述程序存储器、所述指令执行控制单元和所述执行单元都连接指令总线;
所述程序存储器用于读取需要执行的指令并向所述指令总线发送,其中,所述指令包括操作码;
所述指令执行控制单元用于从所述指令总线获取所述程序存储器读取的指令并根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号;
所述执行单元根据所述开启执行信号从所述指令总线获取相应的指令并开始执行;
执行完成后,所述程序计数器进行计数更新,所述程序存储器根据所述程序计数器更新后的计数读取下一条指令对应的操作码,之后执行下一条指令。
作为一种可实施方式,还包括上电复位单元,用于在开启MCU时对MCU进行上电并对所述程序计数器进行计数复位。
作为一种可实施方式,所述执行单元包括:指令译码单元、读操作码单元、指令执行单元和回写寄存器。
作为一种可实施方式,根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号具体包括:
所述指令执行控制单元开启上拉功能,使得默认接收到的操作码都为高电平,从而向所述执行单元发送低电平的电压信号,所述执行单元不开启执行;然后所述指令执行控制单元关闭上拉功能,同时允许程序存储器输出指令,并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元发送高电平的电压信号作为开启执行信号,所述执行单元开启执行;
或者,所述指令执行控制单元开启下拉功能,使得默认接收到的操作码都为低电平,从而向所述执行单元发送低电平的电压信号,所述执行单元不开启执行;然后所述指令执行控制单元关闭上拉功能,同时允许程序存储器输出指令,并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元发送高电平的电压信号作为开启执行信号,所述执行单元开启执行;
或者,所述指令执行控制单元未检测到所述指令对应的操作码引起的上跳沿变化或者下跳沿变化而向所述执行单元发送低电平的电压信号,所述执行单元不开启执行;所述指令执行控制单元根据检测到的所述指令对应的操作码引起的上跳沿变化或者下跳沿变化而向所述执行单元发送高电平的电压信号作为开启执行信号,所述执行单元开启执行。
作为一种可实施方式,当通过关闭上拉功能并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元发送高电平的电压信号作为开启执行信号时,所述指令执行单元接收到的所述指令对应的操作码中至少有一位操作码为低电平,使得向所述执行单元发送高电平的电压信号;
当通过关闭下拉功能并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元发送高电平的电压信号作为开启执行信号时,所述指令执行控制单元接收到的所述指令对应的操作码中至少有一位操作码为高电平,使得向所述执行单元发送高电平的电压信号;
当根据检测到的所述指令对应的操作码引起的上跳沿变化或下跳沿变化而向所述执行单元发送高电平的电压信号作为开启执行信号时,所述指令执行控制单元接收到的所述指令对应的操作码电平和前一条指令对应的操作码电平至少存在一位不同,使得形成上跳沿变化或下跳沿变化,从而向所述执行单元发送高电平的电压信号。
作为一种可实施方式,所述指令执行控制单元包括多个上拉MOS管、与非门元件,每个上拉MOS管的源极都连接工作电压VDD,每个上拉MOS管的栅极都连接一个数字码输入端,对应不同上拉MOS管的多个数字码输入端分别用于接收所述程序存储器读取的所述指令对应的各位操作码;每个上拉MOS管的漏极都分别连接与非门元件的一个输入端,所述与非门元件的输出端作为指令执行信号输出端,用于根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号。
作为一种可实施方式,所述指令执行控制单元包括多个下拉MOS管、第一或门元件,每个下拉MOS管的源极都连接接地端,每个下拉MOS管的栅极都连接一个数字码输入端,对应不同下拉MOS管的多个数字码输入端分别用于接收所述程序存储器读取的所述指令对应的各位操作码;每个下拉MOS管的漏极都分别连接第一或门元件的一个输入端,所述第一或门元件的输出端作为指令执行信号输出端,用于根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号。
作为一种可实施方式,所述指令执行控制单元包括第二或门元件、多个异或门元件,每个异或门元件分别对应一个数字码输入端,对应不同异或门元件的多个数字码输入端分别用于接收所述程序存储器读取的所述指令对应的各位操作码;
所述异或门元件包括第一输入端和第二输入端,所述异或门元件的第一输入端直接连接对应的数字码输入端,同一个所述异或门元件的第二输入端通过延时元件连接对应的同一个数字码输入端;每个异或门元件的输出端都连接第二或门元件的一个输入端,所述第二或门元件的输出端作为指令执行信号输出端,用于根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号。
作为一种可实施方式,所述指令执行控制单元还设有延时控制模块,所述延时控制模块用于设定延时时间,并在当所述程序存储器读取指令时记录所述程序存储器读取指令对应的操作码的读取时间,当读取时间超过所述延时时间且所述指令执行控制单元还未向所述执行单元发送开启执行信号时,控制所述指令执行控制单元中设置的其他发送电路向所述执行单元发送开启执行信号;其中,所述延时时间大于所述程序存储器读取指令对应的操作码的最大读取时间。
相应的,本发明还提供一种包含所述的无时钟电路的MCU结构的电子设备。
本发明的有益效果:本发明公开了一种无时钟电路的MCU结构以及相应的电子设备,包括:程序存储器读取需要执行的指令并向指令总线发送;指令执行控制单元从所述指令总线获取程序存储器读取的指令并根据指令对应的操作码引起的电平变化向执行单元发送开启执行信号;执行单元根据开启执行信号从指令总线获取相应的指令并开始执行;执行完成后,程序计数器进行计数更新,程序存储器根据程序计数器更新后的计数读取下一条指令对应的操作码,之后执行下一条指令。本发明提供的MCU结构无需时钟电路,降低了功耗。
附图说明
图1为本发明实施例MCU结构的示意图;
图2位本发明实施例MCU结构中的指令执行控制单元的第一种实施例电路图;
图3位本发明实施例MCU结构中的指令执行控制单元的第二种实施例电路图;
图4位本发明实施例MCU结构中的指令执行控制单元的第三种实施例电路图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本实施例提供一种技术方案:一种无时钟电路的MCU结构,包括:取指单元和执行单元;所述取指单元包括程序计数器、程序存储器、指令执行控制单元,所述程序存储器、所述指令执行控制单元和所述执行单元都连接指令总线;
所述程序存储器用于读取需要执行的指令并向所述指令总线发送,其中,所述指令包括操作码;
所述指令执行控制单元用于从所述指令总线获取所述程序存储器读取的指令并根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号;
所述执行单元根据所述开启执行信号从所述指令总线获取相应的指令并开始执行;
执行完成后,所述程序计数器进行计数更新,所述程序存储器根据所述程序计数器更新后的计数读取下一条指令对应的操作码,之后执行下一条指令。
在本实施例中,还包括上电复位单元,用于在开启MCU时对MCU进行上电并对所述程序计数器进行计数复位;
所述指令执行控制单元还用于当上电复位单元进行上电复位时关闭所述程序存储器读取指令的功能,并在上电复位完成后开启所述程序存储器读取指令的功能,但是在其他实施例中,也可以不关闭,而是一直保持在开启状态。
如图1所示,为本实施例MCU结构的示意图,以下根据下面所述的第一种实施例和第二种实施例为例子,对整个运行过程进行描述:首先,开启MCU时,由上电复位单元100进行上电并对程序计数器200进行计数复位,且在进行上电复位的过程中,所述指令执行控制单元400控制所述程序存储器300关闭读取指令的功能并开启上拉功能或者下拉功能使得默认接收到的操作码都为对应的高电平或者低电平,从而向所述执行单元发送低电平的电压信号;上电复位完成后,所述指令执行控制单元400关闭相应的上拉功能或者下拉功能,同时控制所述程序存储器300开启读取指令的功能,所述程序存储器300根据所述程序计数器200的计数读取指令并发送至指令总线10,所述指令执行控制单元400检测到所述指令总线10中所述程序存储器300输出的所述指令对应的操作码,并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元500发送高电平的电压信号作为开启执行信号,所述执行单元500开启执行;执行完成后,所述执行单元500向所述指令执行控制单元400发送执行结束信号,所述指令执行控制单元400根据所述执行结束信号控制所述程序计数器进行计数更新,所述程序存储器根据所述程序计数器更新后的计数读取下一条指令对应的操作码,之后按照上述执行指令的步骤执行下一条指令;
需要说明的是,在所述指令执行控制单元接收到所述程序计数器输出的下一条指令之前,所述指令执行控制单元还需要开启相应的上拉功能或者下拉功能后再关闭,使得在未检测到所述程序存储器300输出的下一条指令对应的操作码之前,默认接收到的操作码都为对应的高电平或者低电平,从而向所述执行单元发送低电平的电压信号;而在检测到所述程序存储器300输出的下一条指令对应的操作码时,能够根据检测到的下一条指令对应的操作码引起的电平变化向所述执行单元500发送高电平的电压信号作为开启执行信号。
在本实施例中,所述执行单元包括:指令译码单元、读操作码单元、指令执行单元和回写寄存器等。
在本实施例中,所述指令包含操作码和操作数,所述操作码为多位;如8位的操作码可以为:11111101。
作为第一种实施例,根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号具体包括:
所述指令执行控制单元开启上拉功能,使得默认接收到的操作码都为高电平,从而向所述执行单元发送低电平的电压信号,所述执行单元不开启执行;然后所述指令执行控制单元关闭上拉功能,同时允许程序存储器输出指令,并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元发送高电平的电压信号作为开启执行信号,所述执行单元开启执行。
其中,当通过关闭上拉功能并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元发送高电平的电压信号作为开启执行信号时,所述指令执行单元接收到的所述指令对应的操作码中至少有一位操作码为低电平,使得向所述执行单元发送高电平的电压信号。
具体的,所述指令执行控制单元包括多个上拉MOS管、与非门元件,每个上拉MOS管的源极都连接工作电压VDD,每个上拉MOS管的栅极都连接一个数字码输入端,对应不同上拉MOS管的多个数字码输入端分别用于接收所述程序存储器读取的所述指令对应的各位操作码;每个上拉MOS管的漏极都分别连接与非门元件的一个输入端,所述与非门元件的输出端作为指令执行信号输出端,用于根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号。
如图2所示,所述指令执行控制单元包括多个上拉MOS管,即图中的MOS管M1、上拉MOS管M2、…、上拉MOS管Mn,多个上拉管分别用于执行上拉功能,使得在未接收到指令对应的操作码时默认输入的操作码都为高电平,且IB1、IB2、…、IBn为操作码,操作码输入到与非门D1的各位输入端,非门元件D1的输出端作为指令执行信号输出端用于输出开启执行信号V1。
但是需要注意的是,所述上拉管的个数根据指令对应的最大操作码数量进行确定,如若所述指令对应的操作码位数有8位,则对应8个上拉管和8个数字码输入端;且运用于第一种实施例的操作码的中至少有一位操作码为低电平,如:8位的操作码11111101;使得发送至所述与非门元件的电压信号至少有一个为低电平,从而使得通过与非门元件后向所述执行单元发送高电平的电压信号作为开启执行信号。
作为第二种实施例,根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号具体包括:
所述指令执行控制单元开启下拉功能,使得默认接收到的操作码都为低电平,从而向所述执行单元发送低电平的电压信号,所述执行单元不开启执行;然后所述指令执行控制单元关闭上拉功能,同时允许程序存储器输出指令,并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元发送高电平的电压信号作为开启执行信号,所述执行单元开启执行;
其中,当通过关闭下拉功能并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元发送高电平的电压信号作为开启执行信号时,所述指令执行控制单元接收到的所述指令对应的操作码中至少有一位操作码为高电平,使得向所述执行单元发送高电平的电压信号。
具体的,所述指令执行控制单元包括多个下拉MOS管、第一或门元件,每个下拉MOS管的源极都连接接地端,每个下拉MOS管的栅极都连接一个数字码输入端,对应不同下拉MOS管的多个数字码输入端分别用于接收所述程序存储器读取的所述指令对应的各位操作码;每个下拉MOS管的漏极都分别连接第一或门元件的一个输入端,所述第一或门元件的输出端作为指令执行信号输出端,用于根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号。
如图3所示,所述指令执行控制单元包括多个下拉MOS管,即图中的下拉MOS管S1、上拉MOS管S2、…、上拉MOS管Sn,多个下拉管分别用于执行下拉功能,使得在未接收到指令对应的操作码时默认输入的操作码都为低电平,且IB1、IB2、…、IBn为操作码,操作码输入到第一或门元件T1的各位输入端,第一或门元件T1的输出端作为指令执行信号输出端用于输出开启执行信号V1。
但是需要注意的是,所述下拉管的个数根据指令对应的最大操作码数量进行确定,如若所述指令对应的操作码位数有8位,则对应8个下拉管和8个数字码输入端;且运用于第一种实施例的操作码的中至少有一位操作码为高电平,如:8位的操作码00001000;使得向第一或门元件输入的电平信号至少包含一个高电平,从而使得经过第一或门元件后向所述执行单元发送高电平的电压信号作为开启执行信号。
但是在其他实施例中,图3中的第一或门元件也可以更换为或非门元件,使得当未接收到指令对应的操作码时,向所述执行单元发送高电平的电压信号,所述执行单元根据高电平的电压信号不开启执行;当接收到指令对应的操作码时,向所述执行单元发送低电平的电压信号作为开启执行信号,所述执行单元根据低电平的电压信号开启执行。
作为第三种实施例,根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号具体包括:
所述指令执行控制单元未检测到所述指令对应的操作码引起的上跳沿变化或者下跳沿变化而向所述执行单元发送低电平的电压信号,所述执行单元不开启执行;所述指令执行控制单元根据检测到的所述指令对应的操作码引起的上跳沿变化或者下跳沿变化而向所述执行单元发送高电平的电压信号作为开启执行信号,所述执行单元开启执行。
其中,当根据检测到的所述指令对应的操作码引起的上跳沿变化或下跳沿变化而向所述执行单元发送高电平的电压信号作为开启执行信号时,所述指令执行控制单元接收到的所述指令对应的操作码电平和前一条指令对应的操作码电平至少存在一位不同,使得形成上跳沿变化或下跳沿变化,从而向所述执行单元发送高电平的电压信号。
具体的,所述指令执行控制单元包括第二或门元件、多个异或门元件,每个异或门元件分别对应一个数字码输入端,对应不同异或门元件的多个数字码输入端分别用于接收所述程序存储器读取的所述指令对应的各位操作码;
所述异或门元件包括第一输入端和第二输入端,所述异或门元件的第一输入端直接连接对应的数字码输入端,同一个所述异或门元件的第二输入端通过延时元件连接对应的同一个数字码输入端;每个异或门元件的输出端都连接第二或门元件的一个输入端,所述第二或门元件的输出端作为指令执行信号输出端,用于根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号。
如图4所示,所述指令执行控制单元包括多个异或门元件,即图中的异或门元件G1、异或门元件G2、…、异或门元件Gn,每个异或门元件都包含第一输入端和第二输入端,所述第二输入端还分别设有延时元件,即图中的延时元件delay1、延时元件delay2、…、延时元件delayn,其中,IB1、IB2、…、IBn作为分别对应指令的各位操作码,输入至异或门元件的第一输入端,并通过延时元件输入异或门元件的第二输入端,且每个异或门元件的输出端都连接第二或门元件T2的一个输入端,操作码输入到第二或门元件T2的各位输入端,第二或门元件T2的输出端作为指令执行信号输出端用于根据所述指令对应的操作码引起的电平变化向执行单元输出开启执行信号V1。
但是需要注意的是,所述异或门元件的个数根据指令对应的最大操作码数量进行确定,如若所述指令对应的操作码位数有8位,则对应8个异或门元件和8个数字码输入端;且运用于第三种实施时,所述指令执行控制单元接收到的所述指令对应的操作码电平和前一条指令对应的操作码电平至少存在一位不同,使得形成上跳沿变化或下跳沿变化,但如果前后两条指令相同,或者第一条指令对应的各位操作码都为低电平,如0000时,则无法测出沿变化;因此,在此种实施例中,对于第一条指令信号可以直接由上电复位单元100给出一个指令信号,如至少包含一个具有高电平的操作码,这样就可以使得后续当程序存储器读取的指令对应的操作码输入到指令执行控制单元后可以产生沿变化。
如:前一条指令对应的8位操作码为11111101;后一条指令对应的8位操作码为11111111时,其中还包含了有一个操作码的电平从0到1的变化,使得形成上跳沿,此时,对应的异或门元件向第二或门元件发送的电压信号变为高电平,从而导致第二或门的输出端输出高电平的电压信号也即开启执行信号;但是如前一条指令对应的8位操作码为11111101;后一条指令对应的8位操作码也为11111101时,则无法测出沿变化。
综上,第一种实施例存在数字码都为1即都为高电平的特殊情况不能输出开启执行信号,第二种实施例存在数字码都为0即都为低电平的特殊情况不能输出开启执行信号,第三种实施例存在前后两个指令对应的数字码相同的特殊情况不能输出开启执行信号,因此为了解决上述存在的特殊情况,所述指令执行控制单元还设有延时控制模块,所述延时控制模块用于设定延时时间,并在当所述程序存储器读取指令时记录所述程序存储器读取指令对应的操作码的读取时间,当读取时间超过所述延时时间且所述指令执行控制单元还未向所述执行单元发送指令执行信号时,控制所述指令执行控制单元中设置的其他发送电路向所述执行单元发送指令执行信号;其中,所述延时时间大于所述程序存储器读取指令对应的操作码的最大读取时间。
其中,所述指令对应的操作码的读取时间根据程序存储器电路本身决定,可能和读取速度有关,也可能受其他因素影响。
基于同一发明构思,本发明实施例还提供一种具有上面所述的MCU结构的电子设备。
如:可穿戴设备、便携式移动设备等等、物联网终端设备等。
本发明公开了一种无时钟电路的MCU结构以及相应的电子设备,包括:程序存储器读取需要执行的指令并向指令总线发送;指令执行控制单元从所述指令总线获取程序存储器读取的指令并根据指令对应的操作码引起的电平变化向执行单元发送开启执行信号;执行单元根据开启执行信号从指令总线获取相应的指令并开始执行;执行完成后,程序计数器进行计数更新,程序存储器根据程序计数器更新后的计数读取下一条指令对应的操作码,之后执行下一条指令;可以看到,本发明提供的MCU结构的工作过程为:上电-取指令-执行指令,使得无需时钟电路,同时也没有了等待时钟电路工作稳定的过程,因此降低了功耗。
本发明虽然己以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (9)
1.一种无时钟电路的MCU结构,其特征在于,包括:取指单元和执行单元;所述取指单元包括程序计数器、程序存储器、指令执行控制单元,所述程序存储器、所述指令执行控制单元和所述执行单元都连接指令总线;
所述程序存储器用于读取需要执行的指令并向所述指令总线发送,其中,所述指令包括操作码;
所述指令执行控制单元用于从所述指令总线获取所述程序存储器读取的指令并根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号;
所述执行单元根据所述开启执行信号从所述指令总线获取相应的指令并开始执行;
执行完成后,所述程序计数器进行计数更新,所述程序存储器根据所述程序计数器更新后的计数读取下一条指令对应的操作码,之后执行下一条指令;
其中,根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号具体包括:
所述指令执行控制单元开启上拉功能,使得默认接收到的操作码都为高电平,从而向所述执行单元发送低电平的电压信号,所述执行单元不开启执行;然后所述指令执行控制单元关闭上拉功能,同时允许程序存储器输出指令,并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元发送高电平的电压信号作为开启执行信号,所述执行单元开启执行;
或者,所述指令执行控制单元开启下拉功能,使得默认接收到的操作码都为低电平,从而向所述执行单元发送低电平的电压信号,所述执行单元不开启执行;然后所述指令执行控制单元关闭下拉功能,同时允许程序存储器输出指令,并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元发送高电平的电压信号作为开启执行信号,所述执行单元开启执行;
或者,所述指令执行控制单元未检测到所述指令对应的操作码引起的上跳沿变化或者下跳沿变化而向所述执行单元发送低电平的电压信号,所述执行单元不开启执行;所述指令执行控制单元根据检测到的所述指令对应的操作码引起的上跳沿变化或者下跳沿变化而向所述执行单元发送高电平的电压信号作为开启执行信号,所述执行单元开启执行。
2.根据权利要求1所述的无时钟电路的MCU结构,其特征在于,还包括上电复位单元,用于在开启MCU时对MCU进行上电并对所述程序计数器进行计数复位。
3.根据权利要求1所述的无时钟电路的MCU结构,其特征在于,所述执行单元包括:指令译码单元、读操作码单元、指令执行单元和回写寄存器。
4.根据权利要求1所述的无时钟电路的MCU结构,其特征在于,当通过关闭上拉功能并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元发送高电平的电压信号作为开启执行信号时,所述指令执行控制单元接收到的所述指令对应的操作码中至少有一位操作码为低电平,使得向所述执行单元发送高电平的电压信号;
当通过关闭下拉功能并根据检测到的所述指令对应的操作码引起的电平变化向所述执行单元发送高电平的电压信号作为开启执行信号时,所述指令执行控制单元接收到的所述指令对应的操作码中至少有一位操作码为高电平,使得向所述执行单元发送高电平的电压信号;
当根据检测到的所述指令对应的操作码引起的上跳沿变化或下跳沿变化而向所述执行单元发送高电平的电压信号作为开启执行信号时,所述指令执行控制单元接收到的所述指令对应的操作码电平和前一条指令对应的操作码电平至少存在一位不同,使得形成上跳沿变化或下跳沿变化,从而向所述执行单元发送高电平的电压信号。
5.根据权利要求1所述的无时钟电路的MCU结构,其特征在于,所述指令执行控制单元包括多个上拉MOS管、与非门元件,每个上拉MOS管的源极都连接工作电压VDD,每个上拉MOS管的栅极都连接一个数字码输入端,对应不同上拉MOS管的多个数字码输入端分别用于接收所述程序存储器读取的所述指令对应的各位操作码;每个上拉MOS管的漏极都分别连接与非门元件的一个输入端,所述与非门元件的输出端作为指令执行信号输出端,用于根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号。
6.根据权利要求1所述的无时钟电路的MCU结构,其特征在于,所述指令执行控制单元包括多个下拉MOS管、第一或门元件,每个下拉MOS管的源极都连接接地端,每个下拉MOS管的栅极都连接一个数字码输入端,对应不同下拉MOS管的多个数字码输入端分别用于接收所述程序存储器读取的所述指令对应的各位操作码;每个下拉MOS管的漏极都分别连接第一或门元件的一个输入端,所述第一或门元件的输出端作为指令执行信号输出端,用于根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号。
7.根据权利要求1所述的无时钟电路的MCU结构,其特征在于,所述指令执行控制单元包括第二或门元件、多个异或门元件,每个异或门元件分别对应一个数字码输入端,对应不同异或门元件的多个数字码输入端分别用于接收所述程序存储器读取的所述指令对应的各位操作码;
所述异或门元件包括第一输入端和第二输入端,所述异或门元件的第一输入端直接连接对应的数字码输入端,同一个所述异或门元件的第二输入端通过延时元件连接对应的同一个数字码输入端;每个异或门元件的输出端都连接第二或门元件的一个输入端,所述第二或门元件的输出端作为指令执行信号输出端,用于根据所述指令对应的操作码引起的电平变化向所述执行单元发送开启执行信号。
8.根据权利要求5-7任一项所述的无时钟电路的MCU结构,其特征在于,所述指令执行控制单元还设有延时控制模块,所述延时控制模块用于设定延时时间,并在当所述程序存储器读取指令时记录所述程序存储器读取指令对应的操作码的读取时间,当读取时间超过所述延时时间且所述指令执行控制单元还未向所述执行单元发送开启执行信号时,控制所述指令执行控制单元中设置的其他发送电路向所述执行单元发送开启执行信号;其中,所述延时时间大于所述程序存储器读取指令对应的操作码的最大读取时间。
9.一种包含权利要求1-8任一项所述的无时钟电路的MCU结构的电子设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310000726.4A CN115686635B (zh) | 2023-01-03 | 2023-01-03 | 一种无时钟电路的mcu结构以及相应的电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310000726.4A CN115686635B (zh) | 2023-01-03 | 2023-01-03 | 一种无时钟电路的mcu结构以及相应的电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115686635A CN115686635A (zh) | 2023-02-03 |
CN115686635B true CN115686635B (zh) | 2023-04-18 |
Family
ID=85056920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310000726.4A Active CN115686635B (zh) | 2023-01-03 | 2023-01-03 | 一种无时钟电路的mcu结构以及相应的电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115686635B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107480081A (zh) * | 2016-06-07 | 2017-12-15 | 旺宏电子股份有限公司 | 具有可中断指令序列的存储器及其操作方法 |
CN111027690A (zh) * | 2019-11-26 | 2020-04-17 | 陈子祺 | 执行确定性推理的组合处理装置、芯片和方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101178644B (zh) * | 2006-11-10 | 2012-01-25 | 上海海尔集成电路有限公司 | 一种基于复杂指令集计算机结构的微处理器架构 |
KR101992363B1 (ko) * | 2012-11-02 | 2019-06-24 | 엘지이노텍 주식회사 | 발광 소자 제어 장치 |
CN109327214B (zh) * | 2017-08-01 | 2021-06-08 | 深圳光峰科技股份有限公司 | 一种电源开关控制电路及投影机 |
CN111061358B (zh) * | 2018-10-15 | 2021-05-25 | 珠海格力电器股份有限公司 | 一种无时钟芯片唤醒电路、唤醒方法、芯片 |
CN109947226A (zh) * | 2019-04-03 | 2019-06-28 | 深圳芯马科技有限公司 | 一种mcu芯片的uart唤醒电路 |
CN110610602B (zh) * | 2019-10-17 | 2024-07-02 | 恩平市力卡电子有限公司 | 一种自动启闭会议话筒单元的无线会议系统及其控制方法 |
CN115016352A (zh) * | 2022-06-17 | 2022-09-06 | 江苏集萃智能集成电路设计技术研究所有限公司 | 一种mcu的指令读取结构和读取方法 |
-
2023
- 2023-01-03 CN CN202310000726.4A patent/CN115686635B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107480081A (zh) * | 2016-06-07 | 2017-12-15 | 旺宏电子股份有限公司 | 具有可中断指令序列的存储器及其操作方法 |
CN111027690A (zh) * | 2019-11-26 | 2020-04-17 | 陈子祺 | 执行确定性推理的组合处理装置、芯片和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115686635A (zh) | 2023-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2783266B1 (en) | Microprocessor, and method of managing reset events therefor | |
US8291205B2 (en) | Method for managing the reset of a data processor | |
JPH06209256A (ja) | レベル変換回路、レベル変換回路を内蔵したエミュレータ用マイクロコンピュータ、レベル変換回路を内蔵したピギーバックマイクロコンピュータ、レベル変換回路を内蔵したエミュレートシステム及びレベル変換回路を内蔵したlsiテストシステム | |
KR960027335A (ko) | 누설전하를 감소시킨 동적, 클럭 인버터 래치 | |
JPH0789331B2 (ja) | タイマ回路 | |
US7683697B2 (en) | Circuitry and method for buffering a power mode control signal | |
US20100325464A1 (en) | Computer system with delay circuit | |
US7693930B2 (en) | Asynchronous full adder, asynchronous microprocessor and electronic apparatus | |
US4980851A (en) | Reduced power pipelined static data transfer apparatus | |
CN110136628B (zh) | 防黑屏电路及方法、驱动电路、显示装置 | |
US4218750A (en) | Incrementer with common precharge enable and carry-in signal | |
CN110703892A (zh) | 基于usb c型接口的ec复位电路以及电子设备 | |
CN115686635B (zh) | 一种无时钟电路的mcu结构以及相应的电子设备 | |
JPH0560129B2 (zh) | ||
CN210038710U (zh) | 一种供电切换电路和服务器 | |
KR100221377B1 (ko) | 자동-리세팅 논리 회로, 멀티플렉서 회로 및 데이타 프로세싱 시스템 | |
US5966407A (en) | Bus driving system and integrated circuit device using the same | |
CN210488494U (zh) | 基于usb c型接口的ec复位电路以及电子设备 | |
US7962681B2 (en) | System and method of conditional control of latch circuit devices | |
CN112041921B (zh) | 移位寄存器单元及其驱动方法以及栅极驱动电路、显示装置 | |
JPH0756885A (ja) | マイクロコンピュータ | |
CN109450411B (zh) | 锁存器及其驱动方法和芯片 | |
US5721879A (en) | Emulator dedicated one-chip microcomputer | |
CN113721942A (zh) | 显示装置驱动系统及显示装置 | |
US6566906B1 (en) | Specialized programmable logic region with low-power mode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |