JPH06232349A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH06232349A JPH06232349A JP5034904A JP3490493A JPH06232349A JP H06232349 A JPH06232349 A JP H06232349A JP 5034904 A JP5034904 A JP 5034904A JP 3490493 A JP3490493 A JP 3490493A JP H06232349 A JPH06232349 A JP H06232349A
- Authority
- JP
- Japan
- Prior art keywords
- functional block
- power supply
- terminal
- supply terminal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Dram (AREA)
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 無駄な電力消費の少ない半導体集積回路を得
る。 【構成】 機能ブロック切り替え端子に入力される、第
１機能ブロックと第２機能ブロックの一方を外部とイン
タフェースさせるためのブロック選択信号によって制御
され、主電源端子に供給される電源を、外部とインタフ
ェースしている側の機能ブロックの電源端子に選択的に
接続する電源切り替え回路を設け、また、各機能ブロッ
クの電源端子を、それぞれに従属した外部回路に電源を
供給するための外部端子に接続した。 【効果】 使用されていない機能ブロックによって無駄
に電力が消費されることがなくなって低消費電力化が可
能となり、また、システム全体における省電力化も可能
となる。
る。 【構成】 機能ブロック切り替え端子に入力される、第
１機能ブロックと第２機能ブロックの一方を外部とイン
タフェースさせるためのブロック選択信号によって制御
され、主電源端子に供給される電源を、外部とインタフ
ェースしている側の機能ブロックの電源端子に選択的に
接続する電源切り替え回路を設け、また、各機能ブロッ
クの電源端子を、それぞれに従属した外部回路に電源を
供給するための外部端子に接続した。 【効果】 使用されていない機能ブロックによって無駄
に電力が消費されることがなくなって低消費電力化が可
能となり、また、システム全体における省電力化も可能
となる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路に関
し、特にその消費電力の削減に関するものである。
し、特にその消費電力の削減に関するものである。
【０００２】
【従来の技術】図５は従来の半導体集積回路を示すブロ
ック図である。図において、１は所定の回路動作を実現
するための機能ブロックを複数内蔵した半導体集積回路
であり、２はその第１機能ブロック、３は同じく第２機
能ブロックである。４は外部よりこの半導体集積回路１
へ供給される電源を受ける主電源端子であり、５はこの
主電源端子４に接続されて電源の供給を受ける第１機能
ブロック２の第１電源端子、６は同じく主電源端子４に
接続されて電源の供給を受ける第２機能ブロック３の第
２電源端子である。７は例えばグランドに接続されて、
それを第１機能ブロック２および第２機能ブロック２に
供給するＶSS端子であり、８は第１機能ブロック２と第
２機能ブロック３とで共通に使用される共通端子であ
る。９は第１機能ブロック２の信号と第２機能ブロック
３の信号とが衝突しないように第１機能ブロック２と第
２機能ブロック３を共通端子８に相補的に接続するよう
に制御するためのブロック選択信号が、外部より入力さ
れる機能ブロック切り替え端子であり、１０はこの機能
ブロック切り替え端子９に入力されたブロック選択信号
を反転させるインバータである。１１は第１機能ブロッ
ク２と共通端子８との接続の導通／遮断を、この機能ブ
ロック切り替え端子９およびインバータ１０からの信号
に基づいて制御するトランスミッションゲートであり、
１２は同様にして、第２機能ブロック３の信号と共通端
子８との接続を、第１機能ブロック２と共通端子８が導
通している時には遮断し、遮断されている時には導通さ
せるように制御するトランスミッションゲートである。
１３はこれらトランスミッションゲート１１および１２
にて形成される機能ブロック切り替え回路である。
ック図である。図において、１は所定の回路動作を実現
するための機能ブロックを複数内蔵した半導体集積回路
であり、２はその第１機能ブロック、３は同じく第２機
能ブロックである。４は外部よりこの半導体集積回路１
へ供給される電源を受ける主電源端子であり、５はこの
主電源端子４に接続されて電源の供給を受ける第１機能
ブロック２の第１電源端子、６は同じく主電源端子４に
接続されて電源の供給を受ける第２機能ブロック３の第
２電源端子である。７は例えばグランドに接続されて、
それを第１機能ブロック２および第２機能ブロック２に
供給するＶSS端子であり、８は第１機能ブロック２と第
２機能ブロック３とで共通に使用される共通端子であ
る。９は第１機能ブロック２の信号と第２機能ブロック
３の信号とが衝突しないように第１機能ブロック２と第
２機能ブロック３を共通端子８に相補的に接続するよう
に制御するためのブロック選択信号が、外部より入力さ
れる機能ブロック切り替え端子であり、１０はこの機能
ブロック切り替え端子９に入力されたブロック選択信号
を反転させるインバータである。１１は第１機能ブロッ
ク２と共通端子８との接続の導通／遮断を、この機能ブ
ロック切り替え端子９およびインバータ１０からの信号
に基づいて制御するトランスミッションゲートであり、
１２は同様にして、第２機能ブロック３の信号と共通端
子８との接続を、第１機能ブロック２と共通端子８が導
通している時には遮断し、遮断されている時には導通さ
せるように制御するトランスミッションゲートである。
１３はこれらトランスミッションゲート１１および１２
にて形成される機能ブロック切り替え回路である。
【０００３】次にこの図５に示された半導体集積回路の
動作について説明する。この半導体集積回路１の第１機
能ブロック２および第２機能ブロック３は、それぞれの
第１電源端子５あるいは第２電源端子６が主電源端子４
に直接接続されて電源の供給を受けている。一方、機能
ブロック切り替え回路１３のトランスミッションゲート
１１および１２には、機能ブロック切り替え端子９に入
力されたブロック選択信号と、当該ブロック選択信号が
インバータ１０によって反転された信号が互いに逆極性
に印加されている。従って、機能ブロック切り替え端子
９に入力されたブロック選択信号がローレベル（以下、
“Ｌ”と表記する）であれば、トランスミッションゲー
ト１１がオンとなってトランスミッションゲート１２は
オフとなる。従って、第１機能ブロック２が共通端子８
と接続され、第２機能ブロック３と共通端子８とは遮断
される。これによって、第１機能ブロック２のみが外部
とインタフェースされ、第２機能ブロック３は休止状態
となる。また、機能ブロック切り替え端子９に入力され
たブロック選択信号がハイレベル（以下、“Ｈ”と表記
する）であれば、トランスミッションゲート１１はオフ
となってトランスミッションゲート１２がオンとなる。
従って、第２機能ブロック３が共通端子８と接続され、
第１機能ブロック２と共通端子８とは遮断される。これ
によって、第２機能ブロック３のみが外部とインタフェ
ースされ、第１機能ブロック２は休止状態となる。
動作について説明する。この半導体集積回路１の第１機
能ブロック２および第２機能ブロック３は、それぞれの
第１電源端子５あるいは第２電源端子６が主電源端子４
に直接接続されて電源の供給を受けている。一方、機能
ブロック切り替え回路１３のトランスミッションゲート
１１および１２には、機能ブロック切り替え端子９に入
力されたブロック選択信号と、当該ブロック選択信号が
インバータ１０によって反転された信号が互いに逆極性
に印加されている。従って、機能ブロック切り替え端子
９に入力されたブロック選択信号がローレベル（以下、
“Ｌ”と表記する）であれば、トランスミッションゲー
ト１１がオンとなってトランスミッションゲート１２は
オフとなる。従って、第１機能ブロック２が共通端子８
と接続され、第２機能ブロック３と共通端子８とは遮断
される。これによって、第１機能ブロック２のみが外部
とインタフェースされ、第２機能ブロック３は休止状態
となる。また、機能ブロック切り替え端子９に入力され
たブロック選択信号がハイレベル（以下、“Ｈ”と表記
する）であれば、トランスミッションゲート１１はオフ
となってトランスミッションゲート１２がオンとなる。
従って、第２機能ブロック３が共通端子８と接続され、
第１機能ブロック２と共通端子８とは遮断される。これ
によって、第２機能ブロック３のみが外部とインタフェ
ースされ、第１機能ブロック２は休止状態となる。
【０００４】
【発明が解決しようとする課題】従来の半導体集積回路
は以上のように構成されているので、機能ブロック切り
替え端子９に入力されたブロック選択信号で制御される
機能ブロック切り替え回路１３によって、例えば第１機
能ブロック２が外部とインタフェースされている場合
に、休止状態にある第２機能ブロック３の第２電源端子
６にも、また、第２機能ブロック３が外部とインタフェ
ースされている場合に、休止状態にある第１機能ブロッ
ク２の第１電源端子５にも、それぞれ主電源端子４から
電源が供給されることとなり、休止状態にある第１機能
ブロック２あるいは第２機能ブロック３においても電力
が無駄に消費されてしまうという問題点があった。
は以上のように構成されているので、機能ブロック切り
替え端子９に入力されたブロック選択信号で制御される
機能ブロック切り替え回路１３によって、例えば第１機
能ブロック２が外部とインタフェースされている場合
に、休止状態にある第２機能ブロック３の第２電源端子
６にも、また、第２機能ブロック３が外部とインタフェ
ースされている場合に、休止状態にある第１機能ブロッ
ク２の第１電源端子５にも、それぞれ主電源端子４から
電源が供給されることとなり、休止状態にある第１機能
ブロック２あるいは第２機能ブロック３においても電力
が無駄に消費されてしまうという問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたものであり、休止状態にある機能ブロッ
クへの電源の供給を停止して、無駄な電力消費の少ない
半導体集積回路を得ることを目的とする。
ためになされたものであり、休止状態にある機能ブロッ
クへの電源の供給を停止して、無駄な電力消費の少ない
半導体集積回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】請求項１の発明に係る半
導体集積回路は、機能ブロック切り替え端子に入力され
るブロック選択信号によって制御され、主電源端子に供
給される電源を、第１機能ブロックの第１電源端子また
は第２機能ブロックの第２電源端子に選択的に接続する
電源切り替え回路を設けたものである。
導体集積回路は、機能ブロック切り替え端子に入力され
るブロック選択信号によって制御され、主電源端子に供
給される電源を、第１機能ブロックの第１電源端子また
は第２機能ブロックの第２電源端子に選択的に接続する
電源切り替え回路を設けたものである。
【０００７】また、請求項２の発明に係る半導体集積回
路は、前記第１機能ブロックの第１電源端子をそれに従
属する外部回路に電源を供給するための第１外部端子に
接続し、第２機能ブロックの第２電源端子をそれに従属
する外部回路に電源を供給するための第２外部端子に接
続したものである。
路は、前記第１機能ブロックの第１電源端子をそれに従
属する外部回路に電源を供給するための第１外部端子に
接続し、第２機能ブロックの第２電源端子をそれに従属
する外部回路に電源を供給するための第２外部端子に接
続したものである。
【０００８】
【作用】請求項１の発明における電源切り替え回路は、
機能ブロック切り替え端子に入力されるブロック選択信
号に応動して、外部とインタフェースされている第１機
能ブロックの第１電源端子あるいは第２機能ブロックの
第２電源端子のみに主電源端子を接続することにより、
休止状態にある第２機能ブロックもしくは第１機能ブロ
ックへの電源の供給を停止して、当該休止中の第２機能
ブロックまたは第１機能ブロックによる電力消費をなく
し、消費電力の小さな半導体集積回路を実現する。
機能ブロック切り替え端子に入力されるブロック選択信
号に応動して、外部とインタフェースされている第１機
能ブロックの第１電源端子あるいは第２機能ブロックの
第２電源端子のみに主電源端子を接続することにより、
休止状態にある第２機能ブロックもしくは第１機能ブロ
ックへの電源の供給を停止して、当該休止中の第２機能
ブロックまたは第１機能ブロックによる電力消費をなく
し、消費電力の小さな半導体集積回路を実現する。
【０００９】また、請求項２の発明における半導体集積
回路は、第１機能ブロックおよび第２機能ブロックに従
属している外部回路への電源の供給を、第１機能ブロッ
クの第１電源端子に接続された第１外部端子、および第
２機能ブロックの第２電源端子に接続された第２外部端
子より行うことにより、休止中の第１機能ブロックまた
は第２機能ブロックに従属する外部回路への電源の供給
も停止して、システム全体における無駄な電力消費も防
止する。
回路は、第１機能ブロックおよび第２機能ブロックに従
属している外部回路への電源の供給を、第１機能ブロッ
クの第１電源端子に接続された第１外部端子、および第
２機能ブロックの第２電源端子に接続された第２外部端
子より行うことにより、休止中の第１機能ブロックまた
は第２機能ブロックに従属する外部回路への電源の供給
も停止して、システム全体における無駄な電力消費も防
止する。
【００１０】
【実施例】実施例１．以下、この発明の第１実施例を図
に基づいて説明する。図１はこの発明の請求項１に記載
した発明の一実施例を示すブロック図である。図におい
て、１は半導体集積回路、２は第１機能ブロック、３は
第２機能ブロック、４は主電源端子、５は第１機能ブロ
ック２の第１電源端子、６は第２機能ブロック３の第２
電源端子、７はＶSS端子、８は共通端子、９は機能ブロ
ック切り替え端子、１０はインバータ、１１，１２はト
ランスミッションゲート、１３は機能ブロック切り替え
回路であり、図５に同一符号を付した従来のそれらと同
一、あるいは相当部分であるため詳細な説明は省略す
る。１４はＰチャネル型ＭＯＳトランジスタであり、そ
のソースが主電源端子４に、ドレインが第１機能ブロッ
ク２の第１電源端子５に、ゲートが機能ブロック切り替
え端子９にそれぞれ接続されている。１５はＮチャネル
型ＭＯＳトランジスタであり、そのソースがＶSS端子７
に、ドレインが第１機能ブロック２の第１電源端子５
に、ゲートが機能ブロック切り替え端子９にそれぞれ接
続されている。１６はＰチャネル型ＭＯＳトランジスタ
であり、そのソースが主電源端子４に、ドレインが第２
機能ブロック３の第２電源端子６に、ゲートがインバー
タ１０の出力端子にそれぞれ接続されている。１７はＮ
チャネル型ＭＯＳトランジスタであり、そのソースがＶ
SS端子７に、ドレインが第２機能ブロック３の第２電源
端子６に、ゲートがインバータ１０の出力端子にそれぞ
れ接続されている。１８はこれらＰチャネル型ＭＯＳト
ランジスタ１４とＮチャネル型ＭＯＳトランジスタ１
５、およびＰチャネル型ＭＯＳトランジスタ１６とＮチ
ャネル型ＭＯＳトランジスタ１７から成る電源切り替え
回路である。
に基づいて説明する。図１はこの発明の請求項１に記載
した発明の一実施例を示すブロック図である。図におい
て、１は半導体集積回路、２は第１機能ブロック、３は
第２機能ブロック、４は主電源端子、５は第１機能ブロ
ック２の第１電源端子、６は第２機能ブロック３の第２
電源端子、７はＶSS端子、８は共通端子、９は機能ブロ
ック切り替え端子、１０はインバータ、１１，１２はト
ランスミッションゲート、１３は機能ブロック切り替え
回路であり、図５に同一符号を付した従来のそれらと同
一、あるいは相当部分であるため詳細な説明は省略す
る。１４はＰチャネル型ＭＯＳトランジスタであり、そ
のソースが主電源端子４に、ドレインが第１機能ブロッ
ク２の第１電源端子５に、ゲートが機能ブロック切り替
え端子９にそれぞれ接続されている。１５はＮチャネル
型ＭＯＳトランジスタであり、そのソースがＶSS端子７
に、ドレインが第１機能ブロック２の第１電源端子５
に、ゲートが機能ブロック切り替え端子９にそれぞれ接
続されている。１６はＰチャネル型ＭＯＳトランジスタ
であり、そのソースが主電源端子４に、ドレインが第２
機能ブロック３の第２電源端子６に、ゲートがインバー
タ１０の出力端子にそれぞれ接続されている。１７はＮ
チャネル型ＭＯＳトランジスタであり、そのソースがＶ
SS端子７に、ドレインが第２機能ブロック３の第２電源
端子６に、ゲートがインバータ１０の出力端子にそれぞ
れ接続されている。１８はこれらＰチャネル型ＭＯＳト
ランジスタ１４とＮチャネル型ＭＯＳトランジスタ１
５、およびＰチャネル型ＭＯＳトランジスタ１６とＮチ
ャネル型ＭＯＳトランジスタ１７から成る電源切り替え
回路である。
【００１１】次にこの半導体集積回路１の動作について
説明する。基本的な動作は従来の場合と同様であるた
め、ここでは、第１機能ブロック２および第２機能ブロ
ック３への電源の供給を中心に説明を行う。今、機能ブ
ロック切り替え端子９のブロック選択信号が“Ｌ”とな
ってトランスミッションゲート１１がオンとなり、第１
機能ブロック２が共通端子８と接続されて外部とインタ
フェースしている場合について考える。電源切り替え回
路１８のＰチャネル型ＭＯＳトランジスタ１４およびＮ
チャネル型ＭＯＳトランジスタ１５のゲートには前記機
能ブロック切り替え端子９のブロック選択信号が“Ｌ”
のまま、また、Ｐチャネル型ＭＯＳトランジスタ１６お
よびＮチャネル型ＭＯＳトランジスタ１７のゲートには
インバータ１０で“Ｈ”に反転された信号がそれぞれ入
力される。従って、電源切り替え回路１８内では、Ｐチ
ャネル型ＭＯＳトランジスタ１４とＮチャネル型ＭＯＳ
トランジスタ１７がオン、Ｎチャネル型ＭＯＳトランジ
スタ１５とＰチャネル型ＭＯＳトランジスタ１６はオフ
となって、主電源端子４からの電源は第１機能ブロック
２の第１電源端子５にのみ供給される。同様にして、機
能ブロック切り替え端子９のブロック選択信号が“Ｈ”
となれば、Ｐチャネル型ＭＯＳトランジスタ１４とＮチ
ャネル型ＭＯＳトランジスタ１５のゲートに“Ｈ”、Ｐ
チャネル型ＭＯＳトランジスタ１６とＮチャネル型ＭＯ
Ｓトランジスタ１７のゲートに“Ｌ”の信号が供給され
るため、Ｐチャネル型ＭＯＳトランジスタ１４とＮチャ
ネル型ＭＯＳトランジスタ１７はオフ、Ｎチャネル型Ｍ
ＯＳトランジスタ１５とＰチャネル型ＭＯＳトランジス
タ１６がオンとなって、外部とインタフェースしている
第２機能ブロック３の第２電源端子６にのみ、主電源端
子４からの電源が供給される。このように第１機能ブロ
ック２および第２機能ブロック３は休止中には電源の供
給が断たれて全く電力を消費することがなくなり、当該
半導体集積回路の消費電力を削減することができる。
説明する。基本的な動作は従来の場合と同様であるた
め、ここでは、第１機能ブロック２および第２機能ブロ
ック３への電源の供給を中心に説明を行う。今、機能ブ
ロック切り替え端子９のブロック選択信号が“Ｌ”とな
ってトランスミッションゲート１１がオンとなり、第１
機能ブロック２が共通端子８と接続されて外部とインタ
フェースしている場合について考える。電源切り替え回
路１８のＰチャネル型ＭＯＳトランジスタ１４およびＮ
チャネル型ＭＯＳトランジスタ１５のゲートには前記機
能ブロック切り替え端子９のブロック選択信号が“Ｌ”
のまま、また、Ｐチャネル型ＭＯＳトランジスタ１６お
よびＮチャネル型ＭＯＳトランジスタ１７のゲートには
インバータ１０で“Ｈ”に反転された信号がそれぞれ入
力される。従って、電源切り替え回路１８内では、Ｐチ
ャネル型ＭＯＳトランジスタ１４とＮチャネル型ＭＯＳ
トランジスタ１７がオン、Ｎチャネル型ＭＯＳトランジ
スタ１５とＰチャネル型ＭＯＳトランジスタ１６はオフ
となって、主電源端子４からの電源は第１機能ブロック
２の第１電源端子５にのみ供給される。同様にして、機
能ブロック切り替え端子９のブロック選択信号が“Ｈ”
となれば、Ｐチャネル型ＭＯＳトランジスタ１４とＮチ
ャネル型ＭＯＳトランジスタ１５のゲートに“Ｈ”、Ｐ
チャネル型ＭＯＳトランジスタ１６とＮチャネル型ＭＯ
Ｓトランジスタ１７のゲートに“Ｌ”の信号が供給され
るため、Ｐチャネル型ＭＯＳトランジスタ１４とＮチャ
ネル型ＭＯＳトランジスタ１７はオフ、Ｎチャネル型Ｍ
ＯＳトランジスタ１５とＰチャネル型ＭＯＳトランジス
タ１６がオンとなって、外部とインタフェースしている
第２機能ブロック３の第２電源端子６にのみ、主電源端
子４からの電源が供給される。このように第１機能ブロ
ック２および第２機能ブロック３は休止中には電源の供
給が断たれて全く電力を消費することがなくなり、当該
半導体集積回路の消費電力を削減することができる。
【００１２】実施例２．次に、この発明の第２実施例を
図に基づいて説明する。図２はこの発明の請求項２に記
載した発明の一実施例を示すブロック図で、図１と同一
の部分には同一符号を付してその説明を省略する。図に
おいて、１９は第１機能ブロック２の第１電源端子５に
供給された電源を当該半導体集積回路１の外部へ導出す
るための第１外部端子であり、２０は第２機能ブロック
３の第２電源端子６に供給された電源を半導体集積回路
１の外部へ導出するための第２外部端子である。また、
２５は第１機能ブロック２に従属する外部回路の出力す
るクロックが入力される第１クロック入力端子であり、
２６は第２機能ブロック３に従属する外部回路の出力す
るクロックが入力される第２クロック入力端子である。
図に基づいて説明する。図２はこの発明の請求項２に記
載した発明の一実施例を示すブロック図で、図１と同一
の部分には同一符号を付してその説明を省略する。図に
おいて、１９は第１機能ブロック２の第１電源端子５に
供給された電源を当該半導体集積回路１の外部へ導出す
るための第１外部端子であり、２０は第２機能ブロック
３の第２電源端子６に供給された電源を半導体集積回路
１の外部へ導出するための第２外部端子である。また、
２５は第１機能ブロック２に従属する外部回路の出力す
るクロックが入力される第１クロック入力端子であり、
２６は第２機能ブロック３に従属する外部回路の出力す
るクロックが入力される第２クロック入力端子である。
【００１３】また、図３はこの第２の実施例の半導体集
積回路１を用いて構成したシステムの一例を示すブロッ
ク図である。図において、２１は第１機能ブロック２に
従属した当該半導体集積回路１の外部の周辺集積回路で
あり、２２はクロックを発生して第１クロック入力端子
２５に送出する第１機能ブロック２に従属した半導体集
積回路１の外部の発振器である。２３は第２機能ブロッ
ク３に従属した半導体集積回路１の外部の周辺集積回路
であり、２４はクロックを発生して第２クロック入力端
子２６に送出する第２機能ブロック３に従属した半導体
集積回路１の外部の発振器である。ここで、この周辺集
積回路２１および発振器２２は完全に第１機能ブロック
２に従属していて、それが動作を休止している間は動作
することのない外部回路であり、同様に、周辺集積回路
２３および発振器２４も完全に第２機能ブロックに従属
していて、それが動作を休止している間は動作すること
のない外部回路である。また、２７は半導体集積回路１
の共通端子８と周辺集積回路２１および２３とを接続し
ているバスであり、２８は半導体集積回路１の主電源端
子４に接続されている電源、２９は半導体集積回路１の
ＶSS端子７に接続されているグランドである。
積回路１を用いて構成したシステムの一例を示すブロッ
ク図である。図において、２１は第１機能ブロック２に
従属した当該半導体集積回路１の外部の周辺集積回路で
あり、２２はクロックを発生して第１クロック入力端子
２５に送出する第１機能ブロック２に従属した半導体集
積回路１の外部の発振器である。２３は第２機能ブロッ
ク３に従属した半導体集積回路１の外部の周辺集積回路
であり、２４はクロックを発生して第２クロック入力端
子２６に送出する第２機能ブロック３に従属した半導体
集積回路１の外部の発振器である。ここで、この周辺集
積回路２１および発振器２２は完全に第１機能ブロック
２に従属していて、それが動作を休止している間は動作
することのない外部回路であり、同様に、周辺集積回路
２３および発振器２４も完全に第２機能ブロックに従属
していて、それが動作を休止している間は動作すること
のない外部回路である。また、２７は半導体集積回路１
の共通端子８と周辺集積回路２１および２３とを接続し
ているバスであり、２８は半導体集積回路１の主電源端
子４に接続されている電源、２９は半導体集積回路１の
ＶSS端子７に接続されているグランドである。
【００１４】次にこの半導体集積回路１の動作について
説明する。機能ブロック切り替え端子９のブロック選択
信号が“Ｌ”になると、機能ブロック切り替え回路１３
と電源切り替え回路１８が実施例１の場合と同様に動作
して、第１機能ブロック２の第１電源端子５にのみ電源
が供給され、その第１機能ブロック２のみが共通端子８
と接続されて外部とインタフェースされる。一方、第２
の機能ブロック３は第２電源端子６への電源の供給が停
止され、共通端子８との接続も遮断されて休止状態とな
る。そのため、第１外部端子１９には主電源端子４から
の電源が供給されるが、第２外部端子２０への当該電源
の供給は断たれる。外部とインタフェースされている第
１機能ブロック２に従属する周辺集積回路２１と発振器
２２は、この第１外部端子１９からの電源で正常に動作
するため、第１機能ブロック２には発振器２２からクロ
ックが供給され、当該第１機能ブロック２は周辺集積回
路２１との間でバス２７を経由したアドレスやデータの
やり取りが可能となる。一方、休止状態にある第２機能
ブロック３に従属する周辺回路２３と発振器２４は電源
が断たれるため動作はしない。同様にして、機能ブロッ
ク切り替え端子９のブロック選択信号が“Ｈ”になる
と、第２機能ブロック３にのみ電源が供給されて外部と
インタフェースされ、第１機能ブロック２は電源の供給
が断たれて休止状態となる。従って、第２機能ブロック
３に従属する周辺集積回路２３と発振器２４は第２外部
端子２０からの電源で正常に動作するが、休止中の第１
機能ブロック２に従属する周辺集積回路２１、発振器２
２は電源が断たれて動作を停止する。このように、休止
中の第１機能ブロック２または第２機能ブロック３に従
属している外部機器にも電源の供給が断たれるため、シ
ステム全体としての消費電力も削減可能となる。
説明する。機能ブロック切り替え端子９のブロック選択
信号が“Ｌ”になると、機能ブロック切り替え回路１３
と電源切り替え回路１８が実施例１の場合と同様に動作
して、第１機能ブロック２の第１電源端子５にのみ電源
が供給され、その第１機能ブロック２のみが共通端子８
と接続されて外部とインタフェースされる。一方、第２
の機能ブロック３は第２電源端子６への電源の供給が停
止され、共通端子８との接続も遮断されて休止状態とな
る。そのため、第１外部端子１９には主電源端子４から
の電源が供給されるが、第２外部端子２０への当該電源
の供給は断たれる。外部とインタフェースされている第
１機能ブロック２に従属する周辺集積回路２１と発振器
２２は、この第１外部端子１９からの電源で正常に動作
するため、第１機能ブロック２には発振器２２からクロ
ックが供給され、当該第１機能ブロック２は周辺集積回
路２１との間でバス２７を経由したアドレスやデータの
やり取りが可能となる。一方、休止状態にある第２機能
ブロック３に従属する周辺回路２３と発振器２４は電源
が断たれるため動作はしない。同様にして、機能ブロッ
ク切り替え端子９のブロック選択信号が“Ｈ”になる
と、第２機能ブロック３にのみ電源が供給されて外部と
インタフェースされ、第１機能ブロック２は電源の供給
が断たれて休止状態となる。従って、第２機能ブロック
３に従属する周辺集積回路２３と発振器２４は第２外部
端子２０からの電源で正常に動作するが、休止中の第１
機能ブロック２に従属する周辺集積回路２１、発振器２
２は電源が断たれて動作を停止する。このように、休止
中の第１機能ブロック２または第２機能ブロック３に従
属している外部機器にも電源の供給が断たれるため、シ
ステム全体としての消費電力も削減可能となる。
【００１５】実施例３．なお、上記第１および第２の実
施例では、電源切り替え回路１８の、第１機能ブロック
２側のＰチャネル型ＭＯＳトランジスタ１４とＮチャネ
ル型ＭＯＳトランジスタ１５のゲートには、機能ブロッ
ク切り替え端子９からのブロック選択信号が直接印加さ
れ、第２機能ブロック３側のＰチャネル型ＭＯＳトラン
ジスタ１６とＮチャネル型ＭＯＳトランジスタ１７のゲ
ートには、そのブロック選択信号をインバータ１０で反
転させた信号が印加される場合について述べたが、図４
に示すように、第２機能ブロック３側のＰチャネル型Ｍ
ＯＳトランジスタ１６とＮチャネル型ＭＯＳトランジス
タ１７のゲートには、機能ブロック切り替え端子９から
のブロック選択信号が直接印加され、第１機能ブロック
２側のＰチャネル型ＭＯＳトランジスタ１４とＮチャネ
ル型ＭＯＳトランジスタ１５のゲートには、そのブロッ
ク選択信号をインバータ１０で反転させた信号が印加さ
れるようにしてもよく、上記実施例と同様の効果を奏す
る。なお、この場合、機能ブロック切り替え回路１３の
トランスミッションゲート１１および１２にも、実施例
１および２の場合とは逆の極性で前記信号を印加するこ
とになる。これによって、機能ブロック切り替え端子９
のブロック選択信号を“Ｈ”にした時、第１機能ブロッ
ク２の電源の供給を受けて外部とインタフェースされ、
“Ｌ”になると第２機能ブロック３が電源の供給を受け
て外部とインタフェースされるようになる。
施例では、電源切り替え回路１８の、第１機能ブロック
２側のＰチャネル型ＭＯＳトランジスタ１４とＮチャネ
ル型ＭＯＳトランジスタ１５のゲートには、機能ブロッ
ク切り替え端子９からのブロック選択信号が直接印加さ
れ、第２機能ブロック３側のＰチャネル型ＭＯＳトラン
ジスタ１６とＮチャネル型ＭＯＳトランジスタ１７のゲ
ートには、そのブロック選択信号をインバータ１０で反
転させた信号が印加される場合について述べたが、図４
に示すように、第２機能ブロック３側のＰチャネル型Ｍ
ＯＳトランジスタ１６とＮチャネル型ＭＯＳトランジス
タ１７のゲートには、機能ブロック切り替え端子９から
のブロック選択信号が直接印加され、第１機能ブロック
２側のＰチャネル型ＭＯＳトランジスタ１４とＮチャネ
ル型ＭＯＳトランジスタ１５のゲートには、そのブロッ
ク選択信号をインバータ１０で反転させた信号が印加さ
れるようにしてもよく、上記実施例と同様の効果を奏す
る。なお、この場合、機能ブロック切り替え回路１３の
トランスミッションゲート１１および１２にも、実施例
１および２の場合とは逆の極性で前記信号を印加するこ
とになる。これによって、機能ブロック切り替え端子９
のブロック選択信号を“Ｈ”にした時、第１機能ブロッ
ク２の電源の供給を受けて外部とインタフェースされ、
“Ｌ”になると第２機能ブロック３が電源の供給を受け
て外部とインタフェースされるようになる。
【００１６】
【発明の効果】以上のように、この発明の請求項１の発
明によれば、機能ブロック切り替え端子に入力される信
号で制御される電源切り替え回路を設けて、外部とイン
タフェースされている第１機能ブロックの第１電源端子
と第２機能ブロックの第２電源端子の内のいずれか一方
のみに主電源端子を接続するように構成したので、休止
状態にある他方の機能ブロックに電源が供給されること
がなくなり、当該休止中の他方のブロックによる無駄な
電力の消費が防止され、消費電力の小さな半導体集積回
路が得られる効果がある。
明によれば、機能ブロック切り替え端子に入力される信
号で制御される電源切り替え回路を設けて、外部とイン
タフェースされている第１機能ブロックの第１電源端子
と第２機能ブロックの第２電源端子の内のいずれか一方
のみに主電源端子を接続するように構成したので、休止
状態にある他方の機能ブロックに電源が供給されること
がなくなり、当該休止中の他方のブロックによる無駄な
電力の消費が防止され、消費電力の小さな半導体集積回
路が得られる効果がある。
【００１７】また、請求項２の発明によれば、第１機能
ブロックおよび第２機能ブロックに従属している周辺回
路等への電源を、第１機能ブロックの第１電源端子に接
続された第１外部端子あるいは第２機能ブロックの第２
電源端子に接続された第２外部端子より供給するように
構成したので、休止中の他方の機能ブロックに従属する
周辺回路などに電源が供給されることもなくなって、シ
ステム全体における無駄な電力の消費も防止できる効果
がある。
ブロックおよび第２機能ブロックに従属している周辺回
路等への電源を、第１機能ブロックの第１電源端子に接
続された第１外部端子あるいは第２機能ブロックの第２
電源端子に接続された第２外部端子より供給するように
構成したので、休止中の他方の機能ブロックに従属する
周辺回路などに電源が供給されることもなくなって、シ
ステム全体における無駄な電力の消費も防止できる効果
がある。
【図１】この発明の実施例１を示すブロック図である。
【図２】この発明の実施例２を示すブロック図である。
【図３】上記実施例を適用したシステムの構成例を示す
ブロック図である。
ブロック図である。
【図４】この発明の実施例３を示すブロック図である。
【図５】従来の半導体集積回路を示すブロック図であ
る。
る。
１ 半導体集積回路 ２ 第１機能ブロック ３ 第２機能ブロック ４ 主電源端子 ５ 第１電源端子 ６ 第２電源端子 ８ 共通端子 ９ 機能ブロック切り替え端子 １３ 機能ブロック切り替え回路 １８ 電源切り替え回路 １９ 第１外部端子 ２０ 第２外部端子
Claims (2)
- 【請求項１】 主電源端子より供給される電源を受ける
第１電源端子を有し、共通端子を介して外部とインタフ
ェースされて当該半導体集積回路の所定の回路動作を実
現する第１機能ブロックと、前記主電源端子より供給さ
れる電源を受ける第２電源端子を有し、前記共通端子を
介して外部とインタフェースされて当該半導体集積回路
の所定の回路動作を実現する第２機能ブロックと、前記
主電源端子を機能ブロック切り替え端子に外部より供給
されるブロック選択信号に従って、前記第１電源端子ま
たは第２電源端子に選択的に接続する電源切り替え回路
と、前記共通端子を前記機能ブロック切り替え端子に供
給されるブロック選択信号に従って、前記第１機能ブロ
ックまたは第２機能ブロックに選択的に接続する機能ブ
ロック切り替え回路とを備えた半導体集積回路。 - 【請求項２】 前記第１電源端子に接続され、この第１
電源端子に供給される電源を前記第１機能ブロックに従
属する外部回路に供給するために当該半導体集積回路の
外部へ導出する第１外部端子と、前記第２電源端子に接
続され、この第２電源端子に供給される電源を前記第２
機能ブロックに従属する外部回路に供給するために当該
半導体集積回路の外部へ導出する第２外部端子とを設け
たことを特徴とする請求項１に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034904A JPH06232349A (ja) | 1993-01-29 | 1993-01-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034904A JPH06232349A (ja) | 1993-01-29 | 1993-01-29 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232349A true JPH06232349A (ja) | 1994-08-19 |
Family
ID=12427180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5034904A Pending JPH06232349A (ja) | 1993-01-29 | 1993-01-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232349A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838927B2 (en) | 2002-07-12 | 2005-01-04 | Renesas Technology Corp. | Semiconductor integrated circuit with stabilizing capacity |
| US7187954B2 (en) | 2003-11-14 | 2007-03-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit for radio communication |
| JP2009130131A (ja) * | 2007-11-22 | 2009-06-11 | Fujitsu Microelectronics Ltd | 半導体集積回路 |
| JP2011066129A (ja) * | 2009-09-16 | 2011-03-31 | Elpida Memory Inc | 半導体装置 |
-
1993
- 1993-01-29 JP JP5034904A patent/JPH06232349A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838927B2 (en) | 2002-07-12 | 2005-01-04 | Renesas Technology Corp. | Semiconductor integrated circuit with stabilizing capacity |
| US7187954B2 (en) | 2003-11-14 | 2007-03-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit for radio communication |
| JP2009130131A (ja) * | 2007-11-22 | 2009-06-11 | Fujitsu Microelectronics Ltd | 半導体集積回路 |
| JP2011066129A (ja) * | 2009-09-16 | 2011-03-31 | Elpida Memory Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3698439B2 (ja) | データ通信バスを有する回路 | |
| US6107830A (en) | Integrated circuit device including CMOS tri-state drivers suitable for powerdown | |
| US4680487A (en) | Input/output port including auxiliary low-power transistors | |
| JP4041461B2 (ja) | スリープ・モード中の信号状態および漏れ電流の制御 | |
| JPS59200326A (ja) | データ処理装置 | |
| US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
| JPH0529551A (ja) | 半導体集積回路 | |
| US5450356A (en) | Programmable pull-up buffer | |
| US5610544A (en) | Semiconductor integrated circuit free from through current due to source-voltage drop | |
| JP2972425B2 (ja) | 半導体集積回路 | |
| JPH06232349A (ja) | 半導体集積回路 | |
| US6502196B1 (en) | Voltage converter for applying suspension voltage to a RAM when resume signal is low while suspension-to-RAM signal is high, and applying source voltage in a reverse condition | |
| US6181182B1 (en) | Circuit and method for a high gain, low input capacitance clock buffer | |
| US5446320A (en) | Circuit for clamping power output to ground while the computer is deactivated | |
| JPH06291638A (ja) | 半導体装置 | |
| US6433594B1 (en) | Semiconductor integrated circuit and semiconductor integrated circuit system | |
| JPS6227408B2 (ja) | ||
| US6304112B1 (en) | Integrated circuit provided with a fail-safe mode | |
| JPH04296918A (ja) | 半導体集積回路装置 | |
| JPH11261739A (ja) | 低電力低電圧回路 | |
| JP2692368B2 (ja) | Ｉｃカード | |
| KR200291192Y1 (ko) | 반도체장치의 저전력 인버터회로 | |
| JP2689566B2 (ja) | データ伝達回路 | |
| US6239644B1 (en) | Clock stretcher and level shifter with small component count and low power consumption | |
| JPH05274257A (ja) | マイクロコンピュータ |