JP2003069404A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置において、電源投入時における不
定信号の出力を防止し、外部回路の誤動作を防止する。 【解決手段】 処理回路１０ｂは、内部電源生成回路１
０ａから供給される内部電源の供給を受け、所定の処理
を実行する。出力回路１０ｃは、処理回路１０ｂの処理
結果を出力する。制御回路１０ｄは、外部電源の供給が
開始された場合には、出力回路１０ｃの出力状態が所定
の状態になるように制御する。供給回路１０ｅは、制御
回路１０ｄに対して外部電源を供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
特に、外部電源と、それとは電圧が異なる内部電源とに
より動作する半導体装置に関する。

【０００２】

【従来の技術】近年、ＣＰＵ（Central Processing Uni
t）等の半導体装置では、高速化と低消費電力化を実現
するために、従来のＴＴＬ（Transistor Transistor Lo
gic）等のインターフェースの電源電圧である５Ｖより
も低い電圧（例えば、１．８Ｖ〜３．３Ｖ）で回路を動
作させる場合が多くなってきた。

【０００３】しかしながら、ＣＰＵの内部回路は低い電
圧で動作させるものの、外部回路は低コスト化のため
に、従来と同様にＴＴＬ等のインターフェースが使用さ
れ、電源電圧も５Ｖを使用するシステムが少なくない。

【０００４】そこで、システム全体の電源として５Ｖの
電源を設け、ＣＰＵ等の低電圧で動作する半導体装置に
対しては、その内部に降圧回路を設けて、必要な電源電
圧を生成して供給する方法が一般的である。

【０００５】図１３は、このような従来の半導体装置の
一例を示す図である。この図に示すように、従来の半導
体装置１は、降圧回路２、内部回路３、および、レベル
コンバータ４によって構成されている。

【０００６】ここで、降圧回路２は、外部から供給され
た電源電圧Ｖｃｃ２（例えば、５Ｖ）を、降圧してＶｃ
ｃ１（例えば、３．３Ｖ）を生成し、内部回路３および
レベルコンバータ４に供給する。

【０００７】内部回路３は、例えば、ＣＰＵ等であり、
降圧回路２から供給されるＶｃｃ１を電源として、各種
演算処理を実行する。レベルコンバータ４は、内部回路
３から出力される内部信号（Ｖｃｃ１レベルの信号）
を、外部のレベルの信号（Ｖｃｃ２レベルの信号）に変
換し、出力信号として半導体装置１の外部に出力する。

【０００８】図１４は、図１３の従来例の動作を説明す
るためのタイミングチャートである。この図の（Ａ）に
示すように、半導体装置１に電源Ｖｃｃ２の供給が開始
されると、Ｖｃｃ２は降圧回路２とレベルコンバータ４
に供給される。

【０００９】降圧回路２は、Ｖｃｃ２をＶｃｃ１に降圧
する動作を行うが、図１４（Ｂ）に示すように、電圧が
安定するまでには一定の時間を要する。内部回路３は、
Ｖｃｃ１が安定するまでは、過渡状態となり、その出力
である内部信号（図１４（Ｃ）参照）は不定である。同
様に、レベルコンバータ４もＶｃｃ１の供給を受けてい
るので、その電圧が安定するまでは過渡状態となる。

【００１０】

【発明が解決しようとする課題】ところで、レベルコン
バータ４にはＶｃｃ２が供給されており、このＶｃｃ２
は、Ｖｃｃ１よりも速く立ち上がるために、内部回路３
からの出力信号と、レベルコンバータ４の内部において
生成された信号の一部は、出力信号として外部に出力さ
れる結果となる。

【００１１】その結果、図１４（Ｄ）に示すように、Ｖ
ｃｃ１が立ち上がりはじめてから、電圧が安定するまで
の期間においては、内部回路３等において生成された不
定出力が、出力信号として外部に出力され、外部に接続
されている回路が誤動作を生じる場合があるという問題
点があった。

【００１２】本発明は、このような点に鑑みてなされた
ものであり、電源投入時の誤動作を防止することが可能
な半導体装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明では上記課題を解
決するために、図１に示す、外部電源と、それとは電圧
が異なる内部電源とにより動作する半導体装置１０にお
いて、内部電源生成回路１０ａから供給される内部電源
の供給を受け所定の処理を実行する処理回路１０ｂと、
前記処理回路１０ｂの処理結果を出力する出力回路１０
ｃと、前記外部電源により動作し、前記外部電源の供給
が開始された所定の期間、前記出力回路１０ｃの出力状
態が所定の状態になるように制御する制御回路１０ｄ
と、前記制御回路１０ｄに対して外部電源を供給する供
給回路１０ｅと、を有することを特徴とする半導体装置
１０が供給される。

【００１４】ここで、処理回路１０ｂは、内部電源生成
回路１０ａから供給される内部電源の供給を受け、所定
の処理を実行する。出力回路１０ｃは、処理回路１０ｂ
の処理結果を出力する。制御回路１０ｄは、外部電源の
供給が開始された後の所定の期間、出力回路１０ｃの出
力状態が所定の状態になるように制御する。供給回路１
０ｅは、制御回路１０ｄに対して外部電源を供給する。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の動作原理を説明
する原理図である。この図に示すように、本発明の半導
体装置１０は、内部電源生成回路１０ａ、処理回路１０
ｂ、出力回路１０ｃ、制御回路１０ｄ、および、供給回
路１０ｅによって構成されている。

【００１６】ここで、内部電源生成回路１０ａは、外部
から供給された外部電源を所定の電圧に変換し、内部電
源として出力する。処理回路１０ｂは、内部電源生成回
路１０ａから出力される内部電源の供給を受け、種々の
処理を実行する。

【００１７】出力回路１０ｃは、処理回路１０ｂの処理
結果を外部に出力する。制御回路１０ｄは、半導体装置
１０に外部電源の供給が開始された場合には、出力回路
１０ｃの出力状態が所定の状態になるように制御する。

【００１８】供給回路１０ｅは、制御回路１０ｄに対し
て外部電源を供給する。次に、以上の原理図の動作につ
いて説明する。半導体装置１０に外部電源の供給が開始
されると、供給回路１０ｅは、外部電源を制御回路１０
ｄに供給する。

【００１９】制御回路１０ｄは、出力回路１０ｃの出力
が所定の状態（例えば、ハイインピーダンス状態）にな
るように制御する。このとき、内部電源生成回路１０ａ
は、外部電源の電圧を降圧して内部電源を生成し、出力
する。

【００２０】処理回路１０ｂは、内部電源生成回路１０
ａから内部電源の供給が開始されると、処理結果を出力
するポートから出力信号を出力回路１０ｃに供給する。
ところで、内部電源生成回路１０ａは、外部電源から基
準電圧を生成し、その基準電圧に基づいて内部電圧を生
成するので、外部電源の電圧が基準電圧に達するまで
は、内部電源は出力されない。また、外部電源が基準電
圧に達した場合でも、内部電源が安定するまでには、一
定の時間を必要とすることから、外部電源が供給されて
から処理回路１０ｂに内部電源が供給されるまでには一
定の時間が必要となる。

【００２１】処理回路１０ｂに供給される内部電源が安
定するまでは、処理回路１０ｂからの出力は不定となる
が、出力回路１０ｃは制御回路１０ｄによって所定の状
態になるように制御されており、また、制御回路１０ｄ
は供給回路１０ｅから供給される外部電源によって動作
しているので、不定出力が供給される前に出力回路１０
ｃは所定の出力状態に落ち着いている。従って、処理回
路１０ｂからの不定出力は、外部へは出力されないこと
になる。

【００２２】以上に説明したように、本発明の半導体装
置１０では、出力回路１０ｃを制御回路１０ｄによって
所定の出力状態になるように制御するとともに、出力回
路１０ｃに対して外部電源を供給回路１０ｅによって供
給するようにしたので、内部電源が安定する前に出力回
路１０ｃを所定の出力状態に落ち着かせることが可能に
なり、不定信号が出力されることを防止することができ
る。

【００２３】次に、本発明の実施の形態について説明す
る。図２は、本発明の実施の形態の構成例を示す図であ
る。この図に示すように、本発明の実施の形態は、内部
回路２０、ポート２１、第１のレベルコンバータ２２、
第２のレベルコンバータ２３、ＰチャネルＭＯＳ−ＦＥ
Ｔ（Metal Oxide Semiconductor-Field Effect Transis
tor）２４、ＮチャネルＭＯＳ−ＦＥＴ２５、外部回路
２６、および、制御回路２７によって構成されている。

【００２４】ここで、内部回路２０は、例えば、ＣＰＵ
等であり、半導体装置の処理機能の中核をなす回路であ
る。なお、内部回路２０には、内部電源であるＶｃｃ１
が図示せぬ内部電源生成回路から供給されている。

【００２５】ポート２１は、内部回路２０の入出力ポー
トであり、例えば、バッファ等によって構成されてお
り、内部電源Ｖｃｃ１が供給されている。第１のレベル
コンバータ２２は、ポート２１から出力される内部電源
Ｖｃｃ１レベルの信号を、外部電源Ｖｃｃ２レベルの信
号に変換して出力する。また、電源が投入された当初
は、制御回路２７の制御に従って、その出力を“Ｈ”の
状態に保持する。

【００２６】第２のレベルコンバータ２３は、ポート２
１から出力される内部電源Ｖｃｃ１レベルの信号を、外
部電源Ｖｃｃ２レベルの信号に変換して出力する。ま
た、電源が投入された当初は、制御回路２７の制御に従
って、その出力を“Ｌ”の状態に保持する。

【００２７】ＰチャネルＭＯＳ−ＦＥＴ２４は、第１の
レベルコンバータ２２の出力が“Ｈ”である場合には遮
断状態になり、また、第１のレベルコンバータ２２の出
力が“Ｌ”である場合には導通状態になる。

【００２８】ＮチャネルＭＯＳ−ＦＥＴ２５は、第２の
レベルコンバータ２３の出力が“Ｌ”である場合には遮
断状態になり、また、第２のレベルコンバータ２３の出
力が“Ｈ”である場合には導通状態になる。

【００２９】外部回路２６は、半導体装置の外部に設け
られた回路であり、外部電源Ｖｃｃ２の供給を受け、ま
た、ＰチャネルＭＯＳ−ＦＥＴ２４およびＮチャネルＭ
ＯＳ−ＦＥＴ２５から出力された出力信号に応じて種々
の処理を実行する。

【００３０】制御回路２７は、外部よりリセット信号が
供給された場合には、これを第１のレベルコンバータ２
２および第２のレベルコンバータ２３に供給する。な
お、制御回路２７には外部電源Ｖｃｃ２が供給されてい
る。

【００３１】図３は、第１のレベルコンバータ２２の詳
細な構成例である。この図に示すように、第１のレベル
コンバータ２２は、インバータ２２ａ、レベル変換回路
２２ｂ、インバータ２２ｃ、および、ＰチャネルＭＯＳ
−ＦＥＴ２２ｄによって構成されている。

【００３２】ここで、インバータ２２ａは、内部電源Ｖ
ｃｃ１の供給を受け、入力信号を反転して出力する。レ
ベル変換回路２２ｂは、インバータ２２ａの出力信号を
入力し、外部電圧Ｖｃｃ２レベルまで昇圧して出力す
る。

【００３３】インバータ２２ｃは、外部電源Ｖｃｃ２の
供給を受け、レベル変換回路２２ｂの出力を反転して出
力する。ＰチャネルＭＯＳ−ＦＥＴ２２ｄは、リセット
信号が“Ｌ”の状態（アクティブの状態）である場合に
は導通状態となり、出力信号を強制的に“Ｈ”の状態に
する。また、リセット信号が“Ｈ”の状態である場合に
は遮断状態となり、インバータ２２ｃからの出力信号を
そのまま出力する。

【００３４】図４は、第２のレベルコンバータ２３の詳
細な構成例である。この図に示すように、第２のレベル
コンバータ２３は、インバータ２３ａ、レベル変換回路
２３ｂ、インバータ２３ｃ、インバータ２３ｄ、およ
び、ＮチャネルＭＯＳ−ＦＥＴ２３ｅによって構成され
ている。

【００３５】ここで、インバータ２３ａは、内部電源Ｖ
ｃｃ１の供給を受け、入力信号を反転して出力する。レ
ベル変換回路２３ｂは、インバータ２３ａの出力信号を
入力し、外部電圧Ｖｃｃ２レベルまで昇圧して出力す
る。

【００３６】インバータ２３ｃは、外部電源Ｖｃｃ２の
供給を受け、レベル変換回路２３ｂの出力を反転して出
力する。インバータ２３ｄは、外部電源Ｖｃｃ２の供給
を受け、リセット信号を反転して出力する。

【００３７】ＮチャネルＭＯＳ−ＦＥＴ２３ｅは、リセ
ット信号が“Ｌ”の状態（アクティブの状態）である場
合には、インバータ２３ｄの出力が“Ｈ”の状態になる
ので、導通状態となり、出力信号を強制的に“Ｌ”の状
態にする。また、リセット信号が“Ｈ”の状態である場
合には遮断状態となり、インバータ２２ｃからの出力信
号をそのまま出力する。

【００３８】次に、以上の実施の形態の動作について説
明する。図５は、図２に示す実施の形態の動作を説明す
るタイミングチャートである。この図５（Ａ）に示すよ
うに、外部電源Ｖｃｃ２の供給が開始されると、Ｖｃｃ
２は第１のレベルコンバータ２２、第２のレベルコンバ
ータ２３、ＰチャネルＭＯＳ−ＦＥＴ２４、および、制
御回路２７に供給される。

【００３９】Ｖｃｃ２の供給が開始されると、Ｖｃｃ２
をもとにして生成されるリセット信号（図５（Ｃ）参
照）が制御回路２７に供給される。制御回路２７には外
部電源Ｖｃｃ２が供給されているので、制御回路２７は
電源の投入と同時に動作を開始し、第１のレベルコンバ
ータ２２および第２のレベルコンバータ２３に対して供
給しているリセット信号をアクティブの状態（“Ｌ”の
状態）にする（図５（Ｄ）参照）。

【００４０】ここで、図３に示すように、第１のレベル
コンバータ２２のＰチャネルＭＯＳ−ＦＥＴ２２ｄには
外部電源Ｖｃｃ２が供給されているので、このＰチャネ
ルＭＯＳ−ＦＥＴ２２ｄは外部電源の供給とともに動作
可能な状態になる。また、リセット信号も外部電源Ｖｃ
ｃ２をもとに生成されるので、電源が投入された初期の
段階から“Ｌ”の状態となる。従って、第１のレベルコ
ンバータ２２のＰチャネルＭＯＳ−ＦＥＴ２２ｄの出力
は“Ｈ”の状態になる（図５（Ｇ）参照）。その結果、
ＰチャネルＭＯＳ−ＦＥＴ２４は、遮断状態になる。

【００４１】一方、第２のレベルコンバータ２３におい
ては、インバータ２３ｄにも外部電源Ｖｃｃ２が供給さ
れているので、ＮチャネルＭＯＳ−ＦＥＴ２３ｅは外部
電源の供給とともに動作可能な状態になる。また、前述
したように、リセット信号も外部電源Ｖｃｃ２をもとに
生成されるので、電源が投入された初期の段階から
“Ｌ”の状態となる。従って、第２のレベルコンバータ
２３のＮチャネルＭＯＳ−ＦＥＴ２３ｅの出力は“Ｌ”
の状態になる（図５（Ｈ）参照）。その結果、Ｎチャネ
ルＭＯＳ−ＦＥＴ２５は、遮断状態になる。

【００４２】以上の動作により、ＰチャネルＭＯＳ−Ｆ
ＥＴ２４と、ＮチャネルＭＯＳ−ＦＥＴ２５はともに遮
断状態になるので、外部回路２６が接続されている端子
出力は、ハイインピーダンスの状態になる（図５（Ｉ）
参照）。

【００４３】続いて、図示せぬ内部電源生成回路では、
外部電源Ｖｃｃ２が所定の閾値を超えると、内部電源Ｖ
ｃｃ１の生成が開始され（図５（Ｂ）参照）、Ｖｃｃ１
が内部回路２０、ポート２１、第１のレベルコンバータ
２２、および、第２のレベルコンバータ２３に供給され
る。

【００４４】Ｖｃｃ１の供給が開始されると、内部回路
２０およびポート２１は過渡状態となり、ポート２１か
らは内部信号＃１および内部信号＃２として不定信号が
出力されることになる（図５（Ｅ）,（Ｆ）参照）。

【００４５】これらの不定信号は、第１のレベルコンバ
ータ２２および第２のレベルコンバータ２３にそれぞれ
供給されるが、これらのレベルコンバータの出力はリセ
ット信号によって強制的に“Ｈ”および“Ｌ”にされて
いるので、不定信号が入力されても出力は変化せず、そ
の結果、外部回路２６の接続されている端子の出力状態
は変化しない（ハイインピーダンス状態のままであ
る）。

【００４６】続いて、所定の時間が経過した後、図５
（Ｃ）に示すようにリセット信号が“Ｈ”の状態（イン
アクティブの状態）になると、制御回路２７の出力も図
５（Ｄ）に示すように“Ｈ”の状態になる。

【００４７】その結果、第１のレベルコンバータ２２で
は、ＰチャネルＭＯＳ−ＦＥＴ２２ｄが遮断状態となる
ので、インバータ２２ｃからの信号が直接出力されるこ
とになる。

【００４８】一方、第２のレベルコンバータ２３では、
インバータ２３ｄの出力が“Ｈ”の状態になるので、Ｎ
チャネルＭＯＳ−ＦＥＴ２３ｅが遮断状態となり、イン
バータ２３ｃからの信号が直接出力されることになる。

【００４９】その結果、ポート２１から出力される内部
信号＃１（図５（Ｅ）参照）および内部信号＃２（図５
（Ｆ））が、第１のレベルコンバータ２２および第２の
レベルコンバータ２３で信号レベルが変換された後、Ｐ
チャネルＭＯＳ−ＦＥＴ２４およびＮチャネルＭＯＳ−
ＦＥＴ２５にそれぞれ供給される。

【００５０】以上の動作により、リセット信号が“Ｈ”
の状態になった場合には、ポート２１から出力される内
部信号＃１および内部信号＃２に応じた信号が外部回路
２６に出力されることになる。

【００５１】以上に説明したように、本発明の実施の形
態によれば、第１のレベルコンバータ２２および第２の
レベルコンバータ２３の出力が安定するまでは、リセッ
ト信号により、その出力を強制的に所定の状態に保持す
るようにしたので、不定信号が外部回路２６に供給さ
れ、誤動作が発生することを防止することができる。

【００５２】なお、以上の実施の形態では、ポート２１
が１個のみである場合について説明したが、ポートが複
数存在する場合であっても、本発明を適用可能であるこ
とはいうまでもない。そのような場合には、図６に示す
制御回路を設けることにより対応可能である。

【００５３】この実施の形態は、インバータ４０および
インバータ４１−１〜４１−ｎによって構成されてい
る。ここで、インバータ４０は、入力されたリセット信
号を反転して出力する。インバータ４１−１〜４１−ｎ
は、インバータ４０から出力された信号を更に反転し
て、ポート＃０〜＃ｎに供給する。なお、インバータ４
０およびインバータ４１−１〜４１−ｎには全てＶｃｃ
２が供給されている。

【００５４】このような実施の形態によれば、半導体装
置が複数のポートを有する場合であっても本発明を適用
することが可能になり、その結果、前述のように、外部
回路の誤動作を防止することが可能になる。

【００５５】図７は、制御回路２７の更に他の構成例を
示す図である。この図に示す例では、制御回路２７は、
ＮＯＲ素子５０およびインバータ５１によって構成され
ており、ＮＯＲ素子５０にはリセット信号と、シングル
チップモード信号とが入力されている。

【００５６】ここで、シングルチップモードとは、内部
回路２０が外部回路２６とは独立に動作するモードを指
し、シングルチップモード信号とは、内部回路２０をシ
ングルチップモードで動作させる場合には“Ｌ”の状態
になる信号である。

【００５７】この実施の形態では、シングルチップモー
ド信号が“Ｌ”の状態である場合、即ち、内部回路２０
がシングルチップモードで動作している場合にのみ、リ
セット信号がインバータ５１に伝送される。従って、シ
ングルチップモードで動作している場合において、リセ
ット信号がアクティブになると、外部回路２６が接続さ
れている端子がハイインピーダンスの状態になる。

【００５８】このような構成によれば、内部回路２０が
独立的に動作するシングルチップモード時には、リセッ
ト信号がアクティブになると同時に、外部回路２６が接
続されている端子がハイインピーダンス状態になるの
で、不定信号が出力されて外部回路２６が誤動作するこ
とを防止できる。

【００５９】以上の実施の形態では、制御回路２７は、
リセット信号に応じて第１のレベルコンバータ２２およ
び第２のレベルコンバータ２３を制御するようにした
が、内部電源Ｖｃｃ１の状態に応じてこれらを制御する
ことも可能である。

【００６０】図８は、内部電源Ｖｃｃ１に応じて動作す
る制御回路の構成例を示す図である。この実施の形態
は、内部電圧監視回路６０、インバータ６１、および、
インバータ６２によって構成されている。

【００６１】内部電圧監視回路６０は、Ｖｃｃ２を電源
として動作し、Ｖｃｃ１が規定の電圧（閾値）に達した
場合には、その出力信号を“Ｈ”の状態にし、それ以外
の場合には“Ｌ”を出力する。

【００６２】インバータ６１，６２は、Ｖｃｃ２を電源
として動作し、内部電圧監視回路６０およびインバータ
６１の出力をそれぞれ反転して出力する。次に、以上の
実施の形態の動作について説明する。

【００６３】先ず、外部電源Ｖｃｃ２の供給が開始され
ると、内部電圧監視回路６０は内部電源Ｖｃｃ１の電圧
の監視を開始する。このとき、内部電圧監視回路６０は
出力信号を“Ｌ”の状態にする。そして、Ｖｃｃ１が所
定の閾値を超えた場合には、出力信号を“Ｈ”の状態に
する。

【００６４】内部電圧監視回路６０の出力は、インバー
タ６１，６２でそれぞれ反転されて出力されるので、内
部電圧監視回路６０の出力信号が“Ｌ”の状態である場
合には、第１のレベルコンバータ２２の出力は“Ｈ”の
状態になり、また、第２のレベルコンバータ２３の出力
は“Ｌ”の状態になるので、外部回路２６が接続されて
いる端子はハイインピーダンス状態になる。

【００６５】Ｖｃｃ１が所定の閾値を超えた場合には、
内部電圧監視回路６０の出力は“Ｈ”の状態になり、そ
の結果、第１のレベルコンバータ２２のＰチャネルＭＯ
Ｓ−ＦＥＴ２２ｄおよび第２のレベルコンバータ２３の
ＮチャネルＭＯＳ−ＦＥＴ２３ｅはともに遮断状態にな
り、インバータ２２ｃおよびインバータ２３ｃの出力が
そのまま出力されることになる。その結果、外部回路２
６にはポート２１から出力された信号が供給されること
になる。

【００６６】このように、外部電源Ｖｃｃ２で動作する
内部電圧監視回路６０を設け、内部電源Ｖｃｃ１が規定
の電圧に達するまでの間、第１のレベルコンバータ２２
および第２のレベルコンバータ２３を制御するようにし
たので、不定出力が外部回路２６に供給され、誤動作す
ることを防止することが可能になる。

【００６７】図９は、図７に示す実施の形態と、図８に
示す実施の形態とを統合した実施の形態である。この実
施の形態は、内部電圧監視回路７０、インバータ７１、
インバータ７２〜７５、ＮＯＲ素子７６，７７によって
構成されている。なお、図中に示す回路および素子には
全て外部電源Ｖｃｃ２が供給されている。

【００６８】内部電圧監視回路７０は、図８に示す内部
電圧監視回路６０と同様の回路構成となっており、同様
の動作を行う。インバータ７１は、内部電圧監視回路７
０の出力信号を反転して、ＮＯＲ素子７７に供給する。

【００６９】インバータ７２は、シングルチップモード
信号を反転してインバータ７３に供給する。インバータ
７３は、インバータ７２の出力信号を反転してＮＯＲ素
子７６に供給する。

【００７０】インバータ７４は、リセット信号を反転し
てインバータ７５に供給する。インバータ７５は、イン
バータ７４の出力信号を反転してＮＯＲ素子７６に供給
する。

【００７１】ＮＯＲ素子７６は、インバータ７３とイン
バータ７５の出力の反転論理和を演算して出力する。Ｎ
ＯＲ素子７７は、インバータ７１とＮＯＲ素子７６の出
力の反転論理和を演算して出力する。

【００７２】次に、以上の実施の形態の動作について説
明する。電源が投入され、電源電圧Ｖｃｃ２の供給が開
始されると、内部電圧監視回路７０は、Ｖｃｃ１が規定
の電圧に達したか否かを判定し、規定の電圧に達した場
合にはその出力を“Ｈ”の状態にし、それ以外の場合に
は出力を“Ｌ”の状態にする。その結果、インバータ７
１の出力は、Ｖｃｃ１が規定の電圧を越えた場合には
“Ｌ”に、それ以外の場合には“Ｈ”になる。

【００７３】ＮＯＲ素子７６の出力は、シングルチップ
モードがアクティブである場合（“Ｌ”である場合）で
あって、リセット信号がアクティブである場合（“Ｌ”
である場合）には、“Ｈ”の状態になり、それ以外の場
合には“Ｌ”の状態になる。

【００７４】従って、ＮＯＲ素子７７の出力は、Ｖｃｃ
１が規定の電圧に達し、かつ、シングルチップモード信
号、または、リセット信号がインアクティブの場合には
“Ｈ”の状態になり、それ以外の場合には“Ｌ”の状態
になる。

【００７５】換言すると、内部電源Ｖｃｃ１が規定の電
圧に達するまでは第１のレベルコンバータ２２および第
２のレベルコンバータ２３は強制的に初期化され、Ｖｃ
ｃ１が安定した後は、シングルチップモードであり、か
つ、リセット信号がアクティブになった場合にのみ第１
のレベルコンバータ２２および第２のレベルコンバータ
２３が初期化されることになる。

【００７６】以上の実施の形態によれば、内部電源Ｖｃ
ｃ１が安定するまでは、外部回路２６が接続された端子
の状態を強制的に所定の状態（ハイインピーダンス状
態）に保持し、内部電源Ｖｃｃ１が安定した後は、シン
グルチップモードにおいてリセット信号がアクティブに
された場合にのみ前述の端子の状態を強制的に所定の状
態に保持することが可能になる。

【００７７】図１０は、内部電源Ｖｃｃ１が安定するま
では外部からのリセット信号によるリセットを受け付
け、内部電源Ｖｃｃ１が安定した後は、内部リセット信
号によるリセットのみを受け付ける実施の形態である。

【００７８】この図に示す実施の形態は、内部電圧監視
回路８０、インバータ８１，８２、インバータ８３，８
４、レベルコンバータ８５、ＡＮＤ素子８６，８７、Ｎ
ＯＲ素子８８、および、インバータ８９によって構成さ
れている。

【００７９】内部電圧監視回路８０は、外部電源Ｖｃｃ
２を電源とし、内部電源Ｖｃｃ１が規定の電圧に達した
か否かを監視し、規定の電圧に達した場合には“Ｈ”を
出力し、それ以外の場合には“Ｌ”を出力する。

【００８０】インバータ８１は、内部電圧監視回路８０
の出力信号を反転してインバータ８２およびＡＮＤ素子
８６に供給する。インバータ８２は、インバータ８１の
出力信号を反転してＡＮＤ素子８７に供給する。

【００８１】インバータ８３は、リセット信号を反転し
てインバータ８４に供給する。インバータ８４は、イン
バータ８３の出力信号を反転してＡＮＤ素子８６に供給
する。

【００８２】レベルコンバータ８５は、内部電源Ｖｃｃ
１レベルの内部リセット信号を、外部電源Ｖｃｃ２レベ
ルの信号に変換し、ＡＮＤ素子８７に供給する。ＡＮＤ
素子８６は、インバータ８１の出力と、インバータ８４
の出力との論理積を演算し、演算結果をＮＯＲ素子８８
に供給する。

【００８３】ＡＮＤ素子８７は、インバータ８２の出力
と、レベルコンバータ８５の出力との論理積を演算し、
演算結果をＮＯＲ素子８８に供給する。ＮＯＲ素子８８
は、ＡＮＤ素子８６の出力と、ＡＮＤ素子８７の出力と
の論理積を演算し、演算結果をインバータ８９に供給す
る。

【００８４】インバータ８９は、ＮＯＲ素子８８の出力
信号を反転し、第１のレベルコンバータ２２および第２
のレベルコンバータ２３に供給する。次に、以上の実施
の形態の動作について説明する。

【００８５】電源が投入され、外部電源Ｖｃｃ２の供給
が開始されると、内部電圧監視回路８０は、内部電源Ｖ
ｃｃ１が規定の電圧に達したか否かを監視し、規定の電
圧に達していない場合には“Ｌ”を、また、規定の電圧
に達した場合には“Ｈ”を出力する。

【００８６】仮に、内部電源Ｖｃｃ１が規定の電圧にま
だ達していないとすると、インバータ８１の出力は
“Ｈ”であり、また、インバータ８２の出力は“Ｌ”で
あるので、ＡＮＤ素子８７の出力はレベルコンバータ８
５の出力の如何によらず“Ｌ”であり、ＡＮＤ素子８６
の出力はリセット信号がアクティブである場合には
“Ｌ”であり、それ以外の場合には“Ｈ”となる。ＮＯ
Ｒ素子８８およびインバータ８９は、全体としてＯＲ素
子を構成しているので、内部リセット信号の状態には関
係なく、インバータ８９からは、リセット信号が“Ｌ”
の場合には“Ｌ”が出力され、それ以外の場合には
“Ｈ”が出力される。

【００８７】換言すると、内部電源Ｖｃｃ１が規定の電
圧に達していない場合には、内部リセット信号に関係な
く、リセット信号がアクティブになった場合には、第１
のレベルコンバータ２２および第２のレベルコンバータ
２３には“Ｌ”が入力され、それらの出力が強制的に所
定の状態にされる。

【００８８】次に、内部電源Ｖｃｃ１が規定の電圧に達
したとすると、内部電圧監視回路８０の出力は“Ｈ”の
状態になるので、インバータ８１の出力は“Ｌ”に、ま
た、インバータ８２の出力は“Ｈ”の状態になる。

【００８９】インバータ８１の出力が“Ｌ”の状態にな
ると、ＡＮＤ素子８６の出力はリセット信号に関係なく
常に“Ｌ”の状態になる。一方、インバータ８２の出力
は“Ｈ”の状態になるので、ＡＮＤ素子８７の出力はレ
ベルコンバータ８５の出力が“Ｈ”の場合には“Ｈ”の
状態になり、レベルコンバータ８５の出力が“Ｌ”の場
合には“Ｌ”の状態になる。

【００９０】従って、内部電源Ｖｃｃ１が規定の電圧に
達した場合には、リセット信号は無視され、内部リセッ
ト信号によってのみ第１のレベルコンバータ２２および
第２のレベルコンバータ２３の出力を所定の状態に初期
化することができる。

【００９１】以上をまとめると、図１０に示す実施の形
態では、内部電源Ｖｃｃ１が規定の電圧に達しない場合
（電源投入直後）には、外部からのリセット信号によっ
て半導体装置をリセットすることができる。また、内部
電源Ｖｃｃ１が規定の電圧に達した場合には、内部リセ
ット信号によってのみ半導体装置をリセットすることが
可能になる。

【００９２】なお、以上の実施の形態では、リセット信
号が入力された場合等には、半導体装置の出力端子をハ
イインピーダンス状態にするようにしたが、例えば、
“Ｈ”の状態、または、“Ｌ”の状態にすることも可能
である。

【００９３】図１１は、リセット信号がアクティブにさ
れた場合にはその出力が“Ｈ”となる実施の形態の一例
を示す図である。この図の例では、図２の場合に比較し
て、第１のレベルコンバータ２２が第２のレベルコンバ
ータ９０に置換されている。それ以外の構成は、図２の
場合と同様である。なお、図１１において、図２の場合
と対応する部分には同一の符号を付してあるのでその説
明は省略する。

【００９４】この実施の形態では、リセット信号がアク
ティブの状態（“Ｌ”の状態）になると、第２のレベル
コンバータ９０および第２のレベルコンバータ２３の出
力はともに“Ｌ”の状態になるので、ＰチャネルＭＯＳ
−ＦＥＴ２４は導通状態に、また、ＮチャネルＭＯＳ−
ＦＥＴ２５は遮断状態になる。従って、外部回路２６が
接続されている端子の出力は“Ｈ”の状態になる。

【００９５】以上の実施の形態によれば、リセット信号
がアクティブになった場合には、半導体装置の出力を
“Ｈ”の状態に強制的に設定することが可能になる。図
１２は、リセット信号がアクティブにされた場合にはそ
の出力が“Ｌ”となる実施の形態の一例を示す図であ
る。

【００９６】この図の例では、図２の場合に比較して、
第２のレベルコンバータ２３が第１のレベルコンバータ
１００に置換されている。それ以外の構成は、図２の場
合と同様である。なお、図１２において、図２の場合と
対応する部分には同一の符号を付してあるのでその説明
は省略する。

【００９７】この実施の形態では、リセット信号がアク
ティブの状態（“Ｌ”の状態）になると、第１のレベル
コンバータ２２および第１のレベルコンバータ１００の
出力はともに“Ｈ”の状態になるので、ＰチャネルＭＯ
Ｓ−ＦＥＴ２４は遮断状態に、また、ＮチャネルＭＯＳ
−ＦＥＴ２５は導通状態になる。従って、外部回路２６
が接続されている端子の出力は“Ｌ”の状態になる。

【００９８】以上の実施の形態によれば、リセット信号
がアクティブになった場合には、半導体装置の出力を
“Ｌ”の状態に強制的に設定することが可能になる。な
お、以上の実施の形態では、図１に示す出力回路１０ｃ
がレベルコンバータである場合について説明したが、本
発明はこのような場合にのみ限定されるものではないこ
とはいうまでもない。

【００９９】また、以上の実施の形態では、内部電源が
Ｖｃｃ１の１種類である場合のみについて説明したが、
内部電源が複数存在する場合であっても本発明を適用可
能であることはいうまでもない。

【０１００】更に、以上の実施の形態では、半導体装置
には外部電源Ｖｃｃ２のみが供給され、半導体装置が内
部電源Ｖｃｃ１を外部電源Ｖｃｃ２をもとに生成するよ
うにしたが、内部電源Ｖｃｃ１も外部から供給されるよ
うにしてもよいことはいうまでもない。

【０１０１】（付記１） 外部電源と、それとは電圧が
異なる内部電源とにより動作する半導体装置において、
前記内部電源により動作し、所定の処理を実行する処理
回路と、前記処理回路の処理結果を出力する出力回路
と、前記外部電源により動作し、前記外部電源の供給が
開始された後の所定の期間、前記出力回路の出力状態が
所定の状態になるように制御する制御回路と、前記制御
回路に対して前記外部電源を供給する供給回路と、を有
することを特徴とする半導体装置。

【０１０２】（付記２） 前記外部電源から前記内部電
源を生成する内部電源生成回路を更に有することを特徴
とする付記１記載の半導体装置。 （付記３） 前記出力回路はレベルコンバータであり、
前記処理回路から出力された前記内部電源レベルの信号
を、前記外部電源レベルの信号に変換することを特徴と
する付記１記載の半導体装置。

【０１０３】（付記４） 前記制御回路は、前記出力回
路の出力を強制的に“Ｈ”の状態にすることを特徴とす
る付記１記載の半導体装置。 （付記５） 前記制御回路は、前記出力回路の出力を強
制的に“Ｌ”の状態にすることを特徴とする付記１記載
の半導体装置。

【０１０４】（付記６） 前記制御回路は、前記出力回
路の出力を強制的にハイインピーダンスの状態にするこ
とを特徴とする付記１記載の半導体装置。 （付記７） 前記制御回路は、前記外部電源によって生
成されるリセット信号に応じて前記出力回路を制御する
ことを特徴とする付記１記載の半導体装置。

【０１０５】（付記８） 前記制御回路は、前記処理回
路が所定の動作モードである場合にのみ、前記リセット
信号に応じて前記出力回路を制御することを特徴とする
付記７記載の半導体装置。

【０１０６】（付記９） 前記制御回路は、前記内部電
源の供給が一旦安定した後は、前記リセット信号を無視
することを特徴とする付記７記載の半導体装置。 （付記１０） 前記制御回路は、前記内部電源の供給が
一旦安定した後であっても、内部のリセット信号が供給
された場合には、前記出力回路の出力状態を制御するこ
とを特徴とする付記９記載の半導体装置。

【０１０７】（付記１１） 前記制御回路は、前記内部
電源が規定の電圧に達するまでの期間、前記出力回路を
制御することを特徴とする付記１記載の半導体装置。 （付記１２） 前記制御回路は、前記処理回路が所定の
動作モードである場合にのみ前記出力回路を制御するこ
とを特徴とする付記１記載の半導体装置。

【０１０８】（付記１３） 前記内部電源が規定の電圧
に達していない場合は前記出力回路を無条件に制御し、
前記内部電源が規定の電圧に達した場合には、前記処理
回路が所定の動作モードであって、前記外部電源によっ
て生成されるリセット信号が入力された場合に限って前
記出力回路の出力状態を制御することを特徴とする付記
１記載の半導体装置。

【０１０９】

【発明の効果】以上説明したように本発明では、外部電
源と、それとは電圧が異なる内部電源とにより動作する
半導体装置において、内部電源により動作し、所定の処
理を実行する処理回路と、処理回路の処理結果を出力す
る出力回路と、外部電源により動作し、外部電源の供給
が開始された後の所定の期間、出力回路の出力状態が所
定の状態になるように制御する制御回路と、制御回路に
対して外部電源を供給する供給回路と、を設けるように
したので、電源が投入された場合に、不定信号が出力さ
れ、外部回路が誤動作することを防止することができ
る。

【図面の簡単な説明】

【図１】本発明の動作原理を説明する原理図である。

【図２】本発明の実施の形態の構成例を示す図である。

【図３】図２に示す第１のレベルコンバータの詳細な構
成例を示す図である。

【図４】図２に示す第２のレベルコンバータの詳細な構
成例を示す図である。

【図５】図２に示す実施の形態の動作を説明するための
タイミングチャートである。

【図６】図２に示す制御回路の詳細な構成例を示す図で
ある。

【図７】図２に示す制御回路の詳細な構成例を示す図で
ある。

【図８】図２に示す制御回路の詳細な構成例を示す図で
ある。

【図９】本発明の他の実施の形態の構成例を示す図であ
る。

【図１０】本発明の他の実施の形態の構成例を示す図で
ある。

【図１１】本発明の他の実施の形態の構成例を示す図で
ある。

【図１２】本発明の他の実施の形態の構成例を示す図で
ある。

【図１３】従来の半導体装置の構成例を示す図である。

【図１４】図１３に示す従来の半導体装置の動作を説明
するためのタイミングチャートである。

【符号の説明】

１０ 半導体装置 １０ａ 内部電源生成回路 １０ｂ 処理回路 １０ｃ 出力回路 １０ｄ 制御回路 １０ｅ 供給回路 ２０ 内部回路 ２１ ポート ２２ 第１のレベルコンバータ ２２ａ インバータ ２２ｂ レベル変換回路 ２２ｃ インバータ ２２ｄ ＰチャネルＭＯＳ−ＦＥＴ ２３ 第２のレベルコンバータ ２３ａ インバータ ２３ｂ レベル変換回路 ２３ｃ インバータ ２３ｄ インバータ ２３ｅ ＮチャネルＭＯＳ−ＦＥＴ ２４ ＰチャネルＭＯＳ−ＦＥＴ ２５ ＮチャネルＭＯＳ−ＦＥＴ ２６ 外部回路 ２７ 制御回路 ４０ インバータ ４０−１〜４０−ｎ インバータ ５０ ＮＯＲ素子 ５１ インバータ ６０，７０，８０ 内部電圧監視回路 ６１，６２ インバータ ７１〜７５ インバータ ７６，７７ ＮＯＲ素子 ８１〜８４ インバータ ８６，８７ ＡＮＤ素子 ８８ ＮＯＲ素子 ８９ インバータ ９０ 第２のレベルコンバータ １００ 第１のレベルコンバータ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｋ 17/687 Ｈ０３Ｋ 17/687 Ａ (72)発明者 吉田 哲也 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2G132 AK07 5F038 BB04 BH19 DF01 DF04 EZ20 5J055 AX57 AX64 BX41 CX10 CX24 EX07 EX17 EX19 EY21 EZ20 EZ25 FX12 GX02

Claims (10)

【特許請求の範囲】
1. 【請求項１】 外部電源と、それとは電圧が異なる内部
   電源とにより動作する半導体装置において、 前記内部電源により動作し、所定の処理を実行する処理
   回路と、 前記処理回路の処理結果を出力する出力回路と、 前記外部電源により動作し、前記外部電源の供給が開始
   された後の所定の期間、前記出力回路の出力状態が所定
   の状態になるように制御する制御回路と、 前記制御回路に対して前記外部電源を供給する供給回路
   と、 を有することを特徴とする半導体装置。
2. 【請求項２】 前記外部電源から前記内部電源を生成す
   る内部電源生成回路を更に有することを特徴とする請求
   項１記載の半導体装置。
3. 【請求項３】 前記出力回路はレベルコンバータであ
   り、前記処理回路から出力された前記内部電源レベルの
   信号を、前記外部電源レベルの信号に変換することを特
   徴とする請求項１記載の半導体装置。
4. 【請求項４】 前記制御回路は、前記出力回路の出力を
   強制的に“Ｈ”の状態にすることを特徴とする請求項１
   記載の半導体装置。
5. 【請求項５】 前記制御回路は、前記出力回路の出力を
   強制的に“Ｌ”の状態にすることを特徴とする請求項１
   記載の半導体装置。
6. 【請求項６】 前記制御回路は、前記出力回路の出力を
   強制的にハイインピーダンスの状態にすることを特徴と
   する請求項１記載の半導体装置。
7. 【請求項７】 前記制御回路は、前記外部電源によって
   生成されるリセット信号に応じて前記出力回路を制御す
   ることを特徴とする請求項１記載の半導体装置。
8. 【請求項８】 前記制御回路は、前記処理回路が所定の
   動作モードである場合にのみ、前記リセット信号に応じ
   て前記出力回路を制御することを特徴とする請求項７記
   載の半導体装置。
9. 【請求項９】 前記制御回路は、前記内部電源が規定の
   電圧に達するまでの期間、前記出力回路を制御すること
   を特徴とする請求項１記載の半導体装置。
10. 【請求項１０】 前記制御回路は、前記処理回路が所定
    の動作モードである場合にのみ前記出力回路を制御する
    ことを特徴とする請求項１記載の半導体装置。