JPH08307225A - 半導体集積回路装置の初期化回路 - Google Patents
半導体集積回路装置の初期化回路Info
- Publication number
- JPH08307225A JPH08307225A JP7108548A JP10854895A JPH08307225A JP H08307225 A JPH08307225 A JP H08307225A JP 7108548 A JP7108548 A JP 7108548A JP 10854895 A JP10854895 A JP 10854895A JP H08307225 A JPH08307225 A JP H08307225A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- power supply
- supply voltage
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路装置が安定してから半導体集
積回路装置を動作可能とする初期化回路を提供する。 【構成】 内部電源電圧発生回路５は、外部電源電圧２
を入力として、半導体集積回路装置の動作に必要な内部
電源電圧６を発生する。電圧検知回路３は、内部電源電
圧発生回路５が発生する内部電源電圧６が半導体集積回
路装置を安定に作動させるために必要な電圧レベルに達
したことを検出して、制御信号７を出力する。初期化信
号出力回路１は、電圧検知回路３が出力する制御信号７
に応答して、半導体集積回路装置を初期状態に設定する
ための初期化信号４を発生する。
積回路装置を動作可能とする初期化回路を提供する。 【構成】 内部電源電圧発生回路５は、外部電源電圧２
を入力として、半導体集積回路装置の動作に必要な内部
電源電圧６を発生する。電圧検知回路３は、内部電源電
圧発生回路５が発生する内部電源電圧６が半導体集積回
路装置を安定に作動させるために必要な電圧レベルに達
したことを検出して、制御信号７を出力する。初期化信
号出力回路１は、電圧検知回路３が出力する制御信号７
に応答して、半導体集積回路装置を初期状態に設定する
ための初期化信号４を発生する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置
の初期化回路に関するものである。
の初期化回路に関するものである。
【０００２】
【従来の技術】半導体集積回路装置の初期化回路は、電
源投入時に半導体集積回路装置を安定させるために初期
化を行うという機能を持っている。図５は従来の初期化
回路の一例を示すブロック図である。図５において、１
は初期化信号出力回路、２は外部電源電圧、４は初期化
信号、８は遅延回路、１０は制御信号、１１は外部クロ
ック信号であり、遅延回路８は遅延時間Ｔを持ってい
る。初期化信号４がＨレベル時に半導体集積回路装置の
初期化を行い（待機状態）、Ｌレベル時に半導体集積回
路装置を動作可能状態にする。
源投入時に半導体集積回路装置を安定させるために初期
化を行うという機能を持っている。図５は従来の初期化
回路の一例を示すブロック図である。図５において、１
は初期化信号出力回路、２は外部電源電圧、４は初期化
信号、８は遅延回路、１０は制御信号、１１は外部クロ
ック信号であり、遅延回路８は遅延時間Ｔを持ってい
る。初期化信号４がＨレベル時に半導体集積回路装置の
初期化を行い（待機状態）、Ｌレベル時に半導体集積回
路装置を動作可能状態にする。
【０００３】図６は図５に示す従来の初期化回路の電源
投入時の外部電源電圧２、外部クロック信号１１および
初期化信号４の変化を示す信号波形図である。以下に、
電源投入時の初期化回路の動作について説明する。電源
投入時において、初期化信号４はＨレベルを出力する。
外部電源電圧２の電圧レベルがＶ2 に到達すると遅延時
間Ｔだけ遅延回路８が動作する。遅延回路８の動作中は
外部クロック信号１１が入力されても外部クロック信号
１１は受け入れられない。遅延時間Ｔ後に遅延回路８が
制御信号１０を出力し、さらに外部クロック信号１１が
入力されると初期化信号４がＨレベルからＬレベルに変
化し、半導体集積回路装置を動作可能状態にする。
投入時の外部電源電圧２、外部クロック信号１１および
初期化信号４の変化を示す信号波形図である。以下に、
電源投入時の初期化回路の動作について説明する。電源
投入時において、初期化信号４はＨレベルを出力する。
外部電源電圧２の電圧レベルがＶ2 に到達すると遅延時
間Ｔだけ遅延回路８が動作する。遅延回路８の動作中は
外部クロック信号１１が入力されても外部クロック信号
１１は受け入れられない。遅延時間Ｔ後に遅延回路８が
制御信号１０を出力し、さらに外部クロック信号１１が
入力されると初期化信号４がＨレベルからＬレベルに変
化し、半導体集積回路装置を動作可能状態にする。
【０００４】
【発明が解決しようとする課題】従来例の初期化回路に
おいては、外部電源電圧２の電圧レベルがＶ2 以上でか
つ基板電圧を供給する内部電源電圧が所望の電圧レベル
（半導体集積回路装置を安定に作動させるために必要な
電圧レベル）に到達する前に外部クロック信号１１が入
力され、初期化信号４がＨレベルからＬレベルに変化す
る。そのため、半導体集積回路装置が安定する前に動作
状態になり、異常状態になるという問題があった。
おいては、外部電源電圧２の電圧レベルがＶ2 以上でか
つ基板電圧を供給する内部電源電圧が所望の電圧レベル
（半導体集積回路装置を安定に作動させるために必要な
電圧レベル）に到達する前に外部クロック信号１１が入
力され、初期化信号４がＨレベルからＬレベルに変化す
る。そのため、半導体集積回路装置が安定する前に動作
状態になり、異常状態になるという問題があった。
【０００５】この発明は上記従来の問題点を解決するも
ので、半導体集積回路装置が安定してから半導体集積回
路装置を動作可能とする半導体集積回路装置の初期化回
路を提供することを目的とする。
ので、半導体集積回路装置が安定してから半導体集積回
路装置を動作可能とする半導体集積回路装置の初期化回
路を提供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１記載の半導体集
積回路装置の初期化回路は、外部電源電圧を入力として
半導体集積回路装置の動作に必要な内部電源電圧を発生
する内部電源電圧発生回路と、内部電源電圧発生回路が
発生する内部電源電圧が半導体集積回路装置を安定に作
動させるために必要な電圧レベルに達したことを検出し
て制御信号を出力する電圧検知回路と、電圧検知回路が
出力する制御信号に応答して、半導体集積回路装置を初
期状態に設定するための初期化信号を発生する初期化信
号出力回路とを備えている。
積回路装置の初期化回路は、外部電源電圧を入力として
半導体集積回路装置の動作に必要な内部電源電圧を発生
する内部電源電圧発生回路と、内部電源電圧発生回路が
発生する内部電源電圧が半導体集積回路装置を安定に作
動させるために必要な電圧レベルに達したことを検出し
て制御信号を出力する電圧検知回路と、電圧検知回路が
出力する制御信号に応答して、半導体集積回路装置を初
期状態に設定するための初期化信号を発生する初期化信
号出力回路とを備えている。
【０００７】また、請求項２記載の半導体集積回路装置
の初期化回路は、電圧検知回路と初期化信号出力回路と
の間に、制御信号を遅延する遅延回路を設けている。
の初期化回路は、電圧検知回路と初期化信号出力回路と
の間に、制御信号を遅延する遅延回路を設けている。
【０００８】
【作用】請求項１記載の半導体集積回路装置の初期化回
路は、内部電源電圧が半導体集積回路装置を安定に作動
させるために必要な電圧レベルに達したことを電圧検知
回路が検知し、これによって、初期化信号出力回路が半
導体集積回路装置を動作可能にし、半導体集積回路装置
が安定した後に動作可能とすることができる。
路は、内部電源電圧が半導体集積回路装置を安定に作動
させるために必要な電圧レベルに達したことを電圧検知
回路が検知し、これによって、初期化信号出力回路が半
導体集積回路装置を動作可能にし、半導体集積回路装置
が安定した後に動作可能とすることができる。
【０００９】また、請求項２記載の半導体集積回路装置
の初期化回路は、内部電源電圧が所定の電圧レベルに到
達したことを電圧検知回路が検知してから初期化信号を
出力するまでに遅延時間があるため、半導体集積回路装
置がさらに安定した後に動作可能とすることができる。
の初期化回路は、内部電源電圧が所定の電圧レベルに到
達したことを電圧検知回路が検知してから初期化信号を
出力するまでに遅延時間があるため、半導体集積回路装
置がさらに安定した後に動作可能とすることができる。
【００１０】
【実施例】以下に、この発明の実施例を図面を参照しな
がら説明する。図１はこの発明の半導体集積回路装置の
初期化回路の第１の実施例であり、１は初期化信号出力
回路、２は外部電源電圧、３は電圧検知回路、４は初期
化信号、５は外部電源電圧２を入力として内部電源電圧
を発生する内部電源電圧発生回路、６は内部電源電圧、
７は制御信号である。内部電源電圧６は半導体集積回路
装置の基板電圧を供給している。従来例と同様に、初期
化信号４がＨレベル時に半導体集積回路装置を待機状態
にし、つまり初期化を行い、Ｌレベル時に半導体集積回
路装置を動作可能にする。
がら説明する。図１はこの発明の半導体集積回路装置の
初期化回路の第１の実施例であり、１は初期化信号出力
回路、２は外部電源電圧、３は電圧検知回路、４は初期
化信号、５は外部電源電圧２を入力として内部電源電圧
を発生する内部電源電圧発生回路、６は内部電源電圧、
７は制御信号である。内部電源電圧６は半導体集積回路
装置の基板電圧を供給している。従来例と同様に、初期
化信号４がＨレベル時に半導体集積回路装置を待機状態
にし、つまり初期化を行い、Ｌレベル時に半導体集積回
路装置を動作可能にする。
【００１１】図２は図１における電源投入時の外部電源
電圧２、内部電源電圧６および初期化信号４の変化を示
す信号波形図である。なお、内部電源電圧６は負の値で
ある。ｄＲＡＭのｎＭＯＳトランジスタの基板電圧とし
ては、従来から負電圧を与えることが行われており、本
明細書における内部電源電圧発生回路は基板電圧発生回
路を想定している。
電圧２、内部電源電圧６および初期化信号４の変化を示
す信号波形図である。なお、内部電源電圧６は負の値で
ある。ｄＲＡＭのｎＭＯＳトランジスタの基板電圧とし
ては、従来から負電圧を与えることが行われており、本
明細書における内部電源電圧発生回路は基板電圧発生回
路を想定している。
【００１２】以下に、この実施例の電源投入時の初期化
回路の動作について説明する。電源投入時は初期化信号
４はＨレベルを出力する。また、電源投入時から外部電
源電圧２の電圧レベルが上昇するにつれて、内部電源電
圧６の電圧レベルは下降していく。内部電源電圧６の電
圧レベルがＶ1 （半導体集積回路装置を安定に作動させ
るために必要な電圧レベル）に到達すると、半導体集積
回路装置は安定したことになる。内部電源電圧６の電圧
レベルがＶ1 に到達したことを電圧検知回路３が検知す
ると、電圧検知回路３が初期化信号出力回路１に制御信
号７を出力する。その時、初期化信号４がＨレベルから
Ｌレベルに変化し、半導体集積回路装置を動作可能状態
にする。
回路の動作について説明する。電源投入時は初期化信号
４はＨレベルを出力する。また、電源投入時から外部電
源電圧２の電圧レベルが上昇するにつれて、内部電源電
圧６の電圧レベルは下降していく。内部電源電圧６の電
圧レベルがＶ1 （半導体集積回路装置を安定に作動させ
るために必要な電圧レベル）に到達すると、半導体集積
回路装置は安定したことになる。内部電源電圧６の電圧
レベルがＶ1 に到達したことを電圧検知回路３が検知す
ると、電圧検知回路３が初期化信号出力回路１に制御信
号７を出力する。その時、初期化信号４がＨレベルから
Ｌレベルに変化し、半導体集積回路装置を動作可能状態
にする。
【００１３】以上のように、この実施例によれば、外部
電源電圧２の電圧レベルによらず内部電源電圧６が半導
体集積回路装置を安定に作動させる電圧レベルに達した
ことを検知した後、初期化信号４をＬレベルとするた
め、半導体集積回路装置が安定した後に動作可能状態と
することができる。したがって、半導体集積回路装置が
異常状態になることを防止できる。
電源電圧２の電圧レベルによらず内部電源電圧６が半導
体集積回路装置を安定に作動させる電圧レベルに達した
ことを検知した後、初期化信号４をＬレベルとするた
め、半導体集積回路装置が安定した後に動作可能状態と
することができる。したがって、半導体集積回路装置が
異常状態になることを防止できる。
【００１４】図３はこの発明の半導体集積回路装置の初
期化回路の第２の実施例であり、１は初期化信号出力回
路、２は外部電源電圧、３は電圧検知回路、４は初期化
信号、５は外部電源電圧２を入力として内部電源電圧を
発生する内部電源電圧発生回路、６は内部電源電圧発生
回路５の出力である内部電源電圧、７，９は制御信号、
８は遅延回路である。内部電源電圧６は半導体集積回路
装置の基板電圧を供給している。遅延回路８は遅延時間
Ｔを持っている。図１の構成と異なるのは、電圧検知回
路３と初期化信号出力回路１の間に遅延回路８が挿入さ
れたことである。
期化回路の第２の実施例であり、１は初期化信号出力回
路、２は外部電源電圧、３は電圧検知回路、４は初期化
信号、５は外部電源電圧２を入力として内部電源電圧を
発生する内部電源電圧発生回路、６は内部電源電圧発生
回路５の出力である内部電源電圧、７，９は制御信号、
８は遅延回路である。内部電源電圧６は半導体集積回路
装置の基板電圧を供給している。遅延回路８は遅延時間
Ｔを持っている。図１の構成と異なるのは、電圧検知回
路３と初期化信号出力回路１の間に遅延回路８が挿入さ
れたことである。
【００１５】図４は図３における電源投入時の外部電源
電圧２、内部電源電圧６および初期化信号４の変化を示
す信号波形図である。以下に、この実施例の電源投入時
の初期化回路の動作について説明する。電源投入時は初
期化信号４はＨレベルを出力する。また、電源投入時か
ら外部電源電圧２の電圧レベルが上昇するにつれて、内
部電源電圧６の電圧レベルは下降していく。内部電源電
圧６の電圧レベルがＶ1 （半導体集積回路装置を安定に
作動させるために必要な電圧レベル）に到達すると、半
導体集積回路装置は安定したことになる。以上は第１の
実施例の場合と同様である。内部電源電圧６の電圧レベ
ルがＶ1 に到達したことを電圧検知回路３が検知する
と、電圧検知回路３が遅延回路８に制御信号７を出力す
る。遅延時間Ｔ後に、初期化信号出力回路１に制御信号
９が入力される。その時、初期化信号４がＨレベルから
Ｌレベルに変化し、半導体集積回路装置を動作可能状態
にする。
電圧２、内部電源電圧６および初期化信号４の変化を示
す信号波形図である。以下に、この実施例の電源投入時
の初期化回路の動作について説明する。電源投入時は初
期化信号４はＨレベルを出力する。また、電源投入時か
ら外部電源電圧２の電圧レベルが上昇するにつれて、内
部電源電圧６の電圧レベルは下降していく。内部電源電
圧６の電圧レベルがＶ1 （半導体集積回路装置を安定に
作動させるために必要な電圧レベル）に到達すると、半
導体集積回路装置は安定したことになる。以上は第１の
実施例の場合と同様である。内部電源電圧６の電圧レベ
ルがＶ1 に到達したことを電圧検知回路３が検知する
と、電圧検知回路３が遅延回路８に制御信号７を出力す
る。遅延時間Ｔ後に、初期化信号出力回路１に制御信号
９が入力される。その時、初期化信号４がＨレベルから
Ｌレベルに変化し、半導体集積回路装置を動作可能状態
にする。
【００１６】以上のように、この実施例によれば、内部
電源電圧６の電圧レベルを検知してから動作可能状態と
するまでの時間を第１の実施例の場合より遅らせること
ができるので、第１の実施例の場合よりさらに半導体集
積回路装置が安定した後に動作可能状態となる。したが
って、第１の実施例の場合より半導体集積回路装置が異
常状態になることを確実に防止できる。
電源電圧６の電圧レベルを検知してから動作可能状態と
するまでの時間を第１の実施例の場合より遅らせること
ができるので、第１の実施例の場合よりさらに半導体集
積回路装置が安定した後に動作可能状態となる。したが
って、第１の実施例の場合より半導体集積回路装置が異
常状態になることを確実に防止できる。
【００１７】
【発明の効果】この発明によれば、電源投入時に半導体
集積回路装置が安定した後に動作可能状態とすることが
できるので、半導体集積回路装置が異常状態になること
を防止できる。
集積回路装置が安定した後に動作可能状態とすることが
できるので、半導体集積回路装置が異常状態になること
を防止できる。
【図１】この発明の第１の実施例における半導体集積回
路装置のブロック図である。
路装置のブロック図である。
【図２】図１における電源投入時の外部電源電圧２、内
部電源電圧６および初期化信号４の変化を示す信号波形
図である。
部電源電圧６および初期化信号４の変化を示す信号波形
図である。
【図３】この発明の第２の実施例における半導体集積回
路装置のブロック図である。
路装置のブロック図である。
【図４】図３における電源投入時の外部電源電圧２、内
部電源電圧６および初期化信号４の変化を示す信号波形
図である。
部電源電圧６および初期化信号４の変化を示す信号波形
図である。
【図５】従来例の半導体集積回路装置のブロック図であ
る。
る。
【図６】図５における電源投入時の外部電源電圧２、外
部クロック信号１１および初期化信号４の変化を示す信
号波形図である。
部クロック信号１１および初期化信号４の変化を示す信
号波形図である。
１ 初期化信号出力回路 ２ 外部電源電圧 ３ 電圧検知回路 ４ 初期化信号 ５ 内部電源電圧発生回路 ６ 内部電源電圧 ７ 制御信号 ８ 遅延回路 ９ 制御信号 １０ 制御信号 １１ 外部クロック信号
Claims (2)
- 【請求項１】 外部電源電圧を入力として、半導体集積
回路装置の動作に必要な内部電源電圧を発生する内部電
源電圧発生回路と、 前記内部電源電圧発生回路が発生する内部電源電圧が、
半導体集積回路装置を安定に作動させるために必要な電
圧レベルに達したことを検出して、制御信号を出力する
電圧検知回路と、 前記電圧検知回路が出力する制御信号に応答して、半導
体集積回路装置を初期状態に設定するための初期化信号
を発生する初期化信号出力回路とを備えた半導体集積回
路装置の初期化回路。 - 【請求項２】 電圧検知回路と初期化信号出力回路との
間に、制御信号を遅延する遅延回路を設けた請求項１記
載の半導体集積回路装置の初期化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7108548A JPH08307225A (ja) | 1995-05-02 | 1995-05-02 | 半導体集積回路装置の初期化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7108548A JPH08307225A (ja) | 1995-05-02 | 1995-05-02 | 半導体集積回路装置の初期化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08307225A true JPH08307225A (ja) | 1996-11-22 |
Family
ID=14487632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7108548A Pending JPH08307225A (ja) | 1995-05-02 | 1995-05-02 | 半導体集積回路装置の初期化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08307225A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100974A (ja) * | 2000-09-21 | 2002-04-05 | Toshiba Corp | 半導体装置 |
| JP2003069404A (ja) * | 2001-08-24 | 2003-03-07 | Fujitsu Ltd | 半導体装置 |
| US7068547B2 (en) | 2003-12-30 | 2006-06-27 | Hynix Semiconductor, Inc. | Internal voltage generating circuit in semiconductor memory device |
| JP2011151723A (ja) * | 2010-01-25 | 2011-08-04 | Citizen Holdings Co Ltd | 電子回路 |
-
1995
- 1995-05-02 JP JP7108548A patent/JPH08307225A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100974A (ja) * | 2000-09-21 | 2002-04-05 | Toshiba Corp | 半導体装置 |
| JP2003069404A (ja) * | 2001-08-24 | 2003-03-07 | Fujitsu Ltd | 半導体装置 |
| US7068547B2 (en) | 2003-12-30 | 2006-06-27 | Hynix Semiconductor, Inc. | Internal voltage generating circuit in semiconductor memory device |
| JP2011151723A (ja) * | 2010-01-25 | 2011-08-04 | Citizen Holdings Co Ltd | 電子回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5936443A (en) | Power-on reset signal generator for semiconductor device | |
| US7516347B2 (en) | Electronic device having power-down mode and method of reducing power consumption | |
| US7091758B2 (en) | Power-on reset circuit, semiconductor integrated circuit device including the same and method for generating a power-on reset signal | |
| JP2568442B2 (ja) | 半導体集積回路装置 | |
| JP3703241B2 (ja) | 半導体メモリ装置 | |
| JPH1079191A (ja) | 半導体メモリ装置の内部昇圧電圧発生器 | |
| US6735142B1 (en) | Power-up control circuit with a power-saving mode of operation | |
| KR19990078285A (ko) | Ｄｒａｍ과 같은 다중-전압 발생기 칩내의 전압 발생기 제어 장치 | |
| JPH08307225A (ja) | 半導体集積回路装置の初期化回路 | |
| US6633187B1 (en) | Method and apparatus for enabling a stand alone integrated circuit | |
| EP1148507B1 (en) | Supply voltage detection circuit | |
| JPH04258885A (ja) | 半導体記憶装置 | |
| JP3695966B2 (ja) | 半導体集積回路 | |
| JPH05189961A (ja) | 半導体記憶装置 | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| US6115295A (en) | Efficient back bias (VBB) detection and control scheme for low voltage DRAMS | |
| TWI833280B (zh) | 電壓產生器及其電壓產生方法 | |
| US11641160B1 (en) | Power providing circuit and power providing method thereof | |
| US6232807B1 (en) | Pulse generating circuit | |
| JPH0572297A (ja) | 半導体集積回路 | |
| KR20050118751A (ko) | 파워-업시 내부 전원 전압 제어 방법 및 장치, 이를가지는 반도체 메모리 장치 | |
| JP2002108510A (ja) | リセット回路 | |
| JPH10222980A (ja) | 半導体集積回路装置 | |
| KR100407569B1 (ko) | 발진제어기능을구비한발진회로 | |
| JP2000209847A (ja) | 半導体集積回路 |