JP2002100974A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002100974A JP2002100974A JP2000287498A JP2000287498A JP2002100974A JP 2002100974 A JP2002100974 A JP 2002100974A JP 2000287498 A JP2000287498 A JP 2000287498A JP 2000287498 A JP2000287498 A JP 2000287498A JP 2002100974 A JP2002100974 A JP 2002100974A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- output
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dram (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
オン検知レベルの変化が小さいパワーオンリセット回路
を有する半導体装置を提供する。 【解決手段】メモリチップに外部から投入された電源電
圧VCCを内部電源電圧として使用する半導体装置におい
て、内部電源電圧が第1の電圧VLGC よりも高くなると
クロックパルスを生成し始める発振回路21と、クロック
パルスを受けて昇圧動作を行う昇圧回路22と、昇圧回路
の出力電圧を電源として使用し、基準電圧を生成する基
準電圧生成回路28と、昇圧回路の出力電圧を電源として
使用し、内部電源電圧の分圧と基準電圧とを比較する比
較回路を有し、内部電源電圧が第2の電圧Vpo2 よりも
高い場合に第1の論理レベル"H" になる第1の信号POR
をパワーオンリセット信号として出力する電圧検知回路
26とを具備する。
Description
り、特にパワーオンリセット回路に関するもので、例え
ば半導体メモリに使用されるものである。
力される電源電圧がある一定の値以上になったらパワー
オンリセット信号を発生させる回路である。パワーオン
リセット信号は、半導体チップ内のフリップフロップ
(F/F)回路の状態を初期化したり、定電流源生成回
路や基準電位発生回路のようなアナログ回路の初期化す
るためにも使用される。
VCC、F/F等のロジック回路が動作し始める電源電圧
をVLGC 、アナログ回路が動作し始める電源電圧をVAL
G 、仕様から決まる電源電圧VCCの下限をVCCminiとす
ると、パワーオンリセット信号が"L" から"H" に立ち上
がる時の電源電圧VCCの値であるパワーオン検知レベル
Vpoは max (VLGC ,VALG )<Vpo<VCCmini‥‥‥‥‥‥(1) を満たす必要がある.ここで、max (VLGC ,VALG )
はVLGC ,VALG の大きい方の電圧を指す。通常はVAL
G の方が大きい。
の構成を示している。
入力する電源電圧VCCが供給されるVCCノードと接地電
位VSSが供給されるVSSノードとの間で互いに直列接続
された2個の抵抗素子R1、R2と、この抵抗素子R1、R2の
直列接続ノードAにゲートが接続され、ソースがVCCノ
ードに接続されたPMOSトランジスタQPと、このPMOSトラ
ンジスタQPのドレインとVSSノードとの間に接続された
抵抗素子R3 と、前記電源電圧VCCを動作電源とし、前
記PMOSトランジスタQPのドレインと抵抗素子R3 の直列
接続ノードBの電位が入力する二段接続のインバータ回
路291 、292 とからなり、後段のインバータ回路292 の
出力がパワーオンリセット信号POR として使用される。
路の動作について説明する。PMOSトランジスタQPの閾値
をVtpとすると、VCCの投入直後、PMOSトランジスタQP
はオフ状態であり、ノードBの電位は"L" 、後段のイン
バータ回路292 の出力電位は"L" のままである。
ルVpo=(R1+R2)|Vtp|/R1よりも高くなると、PM
OSトランジスタQPがオン状態になり、ノードBの電位
は"H"、パワーオンリセット信号POR が"H" になる。な
お、前記抵抗R1、R2の抵抗値比は前式(1)が満たされ
るように決めるものとする。
回路では、パワーオン検知レベルVpoがPMOSトランジス
タQPの閾値Vtpに依存している。このPMOSトランジスタ
QPの閾値Vtpは、製造プロセスによるばらつきを持ち、
また、温度によっても変化する。このため、パワーオン
検知レベルVpoもPMOSトランジスタQPの閾値Vtpのばら
つきや温度により大きく変化し、前式(1)の条件が満
たされなくなるという問題が生じる。
おいて、フューズ素子としてROM Fuseを採用し、低VCC
動作を実現しようとすると、様々な電源投入、電源投入
時のROM Fuseの読み出し動作を範疇に入れなければなら
ない。例えば仕様では2.3 V動作、設計上で2.1 V動作
を保証する場合には、パワーオンリセット回路で1.6V
動作を保証しなくてはならない。しかし、このような低
い電源電圧を使用する場合には、電流源回路であるウィ
ルソン回路や差動増幅器が動作せず、基本的に不可能で
ある。
パワーオンリセット回路では、パワーオン検知レベルV
poがPMOSトランジスタQPの閾値Vtpに依存し、この閾値
Vtpが製造プロセスによるばらつきを持ち、また、温度
によっても変化するので、パワーオン検知レベルVpoも
PMOSトランジスタQPの閾値Vtpのばらつきや温度により
大きく変化し、正常な動作条件が満たされなくなるとい
う問題が生じる。
されたもので、使用素子の閾値のばらつきや温度による
パワーオン検知レベルの変化が小さいパワーオンリセッ
ト回路を有する半導体装置を提供することを目的とす
る。
場合にも、電流源回路であるウィルソン回路や基準電圧
生成回路を動作させることが可能になる半導体装置を提
供することを目的とする。
置は、半導体チップに外部から投入された電源電圧を内
部電源電圧として使用する半導体装置において、前記内
部電源電圧が第1の電圧よりも高くなるとクロックパル
スを生成し始める発振回路と、前記クロックパルスを受
けて昇圧動作を行う昇圧回路と、前記昇圧回路の出力電
圧を電源として使用し、基準電圧を生成する基準電圧生
成回路と、前記昇圧回路の出力電圧を電源として使用
し、前記内部電源電圧の分圧と前記基準電圧とを比較す
る比較回路を有し、前記内部電源電圧が第2の電圧より
も高い場合に第1の論理レベルになる第1の信号をパワ
ーオンリセット信号として出力する電圧検知回路とを具
備することを特徴とする。
体チップに外部から投入された電源電圧から降圧回路に
より生成された降圧電圧を内部電源電圧として使用する
半導体装置において、前記内部電源電圧が第1の電圧よ
りも高くなるとクロックパルスを生成し始める発振回路
と、前記クロックパルスを受けて昇圧動作を行う昇圧回
路と、前記昇圧回路の出力電圧を電源として使用し、基
準電圧を生成する基準電圧生成回路と、前記昇圧回路の
出力電圧を電源として使用し、前記内部電源電圧の分圧
と前記基準電圧とを比較する比較回路を有し、前記内部
電源電圧が第2の電圧よりも高い場合に第1の論理レベ
ルになる第1の信号をパワーオンリセット信号として出
力する電圧検知回路とを具備することを特徴とする。
施の形態を詳細に説明する。
導体装置の第1の実施の形態に係る半導体メモリの構成
を概略的に示している。
は電源電圧VCCならびに制御信号、アドレス信号が入力
される。チップ内部には、POR 信号発生回路(パワーオ
ンリセット回路)11、メモリセルアレイ12およびそれを
制御する周辺回路13が設けられている。POR 信号発生回
路11は電源電圧VCCが入力され、基準電位VREF および
パワーオンリセット信号POR を生成し、周辺回路13は前
記制御信号およびアドレス信号が入力されるとともに前
記基準電位VREF およびパワーオンリセット信号POR が
入力される。
は、図1中のPOR 信号発生回路11の第1の実施例を示す
ブロック図である。
る回路と、VCCから昇圧された昇圧電圧VINT を電源と
する回路を含む。
VCC検知回路23、VINT-VCC短絡回路24およびVINT リ
ミッタ25は、それぞれVCCを電源とする。本例では、昇
圧回路22の出力側にローパスフィルタ29および昇圧電圧
安定化容量30が挿入されており、昇圧回路22の出力電圧
(昇圧電圧VINT )がローパスフィルタ29および安定化
容量30を経てVINT 検知回路26、電流源生成回路27、基
準電位生成回路28の電源として供給される。
をモニタし、VINT がある程度の電圧レベルになったこ
とを検知してパワーオン検知信号PORINTを生成するもの
であり、このパワーオン検知信号PORINTは、電流源生成
回路27、基準電位生成回路28、VCC検知回路23に供給さ
れる。
VCC検知回路23に供給されるとともに、メモリ内部の回
路に供給される。
T を電源としてVREF を生成するものであり、このVRE
F は、VCC検知回路23に供給されるとともに、メモリ内
部の回路に供給される。
VCCが所定の電圧以上になったことをVREF との比較に
より検知してパワーオンリセット信号POR を生成するも
のであり、このパワーオンリセット信号POR は、発振回
路21およびVINT-VCC短絡回路24に供給される。
により自動的に発振動作を開始してクロックパルスを生
成し、前記VCC検知回路23から供給されるパワーオンリ
セット信号POR が"H" になると発振動作を停止する。
受けて昇圧動作を行い、VCCから昇圧電圧VINT を生成
する。これにより、前記電流源生成回路27、基準電位生
成回路28などの回路の電源電圧をある程度高い電圧レベ
ルに維持できる。
路21、昇圧回路22およびローパスフィルタ29、安定化容
量30を取り出して一例を示す。
回路がリング状に接続されたリング発振回路からなり、
パワーオンリセット信号POR が"L" の時に発振動作が可
能になる。本例では、POR が一方の入力となるノア回路
31と、このノア回路31の出力側に接続された2段のイン
バータ回路32,33と、上記ノア回路31の出力側および各
段のインバータ回路32,33の出力側にそれぞれ接続され
た容量素子C1、C2、C3とからなり、後段のインバータ回
路33の出力が前記ノア回路31の他方の入力となるインバ
ータチェーンが構成されている。
直後はPOR が"L" となっているので発振回路21の発振動
作が可能になっており、やがてVCCがVLGC (ノア回路
31、インバータ回路32,33が動作し始める電源電圧)よ
り高くなると、発振回路21が自発的に動き出し、クロッ
クパルスを生成する。
タQ1、Q2、Q3と、昇圧用キャパシタC4、C5が図示のよう
に接続されてなるチャージポンプ回路が用いられてお
り、このチャージポンプ回路の入力ノードがVCCノード
に接続されている。そして、昇圧用キャパシタC4、C5の
各一端に位相が異なるクロックパルスが供給されること
により昇圧動作(チャージポンピング動作)を行い、昇
圧出力ノードに昇圧電圧VINT を出力する。
なると、発振回路21が動作し始める。この時点から昇圧
回路22が昇圧動作を開始するが、昇圧能力を低減するた
めにVCCを充電をすることが望ましい。そこで、ドレイ
ン・ゲート相互が接続されたプリチャージ用のNMOSトラ
ンジスタQ4をVCCノードと昇圧出力ノードとの間に接続
し、昇圧出力ノードをVCCに充電するようにしている。
パシタC6、C7が図示のように接続されてなり、昇圧電圧
VINT の電位の揺れを抑え、平滑化させる働きを有す
る。
抑えるとともに、昇圧電位を蓄える働きを有するもので
あり、例えばMOS 構造のキャパシタ、DRAMセル構造のキ
ャパシタを使用することができる。
が供給されるVINT 検知回路26、電流源生成回路27、V
CC検知回路23、VINT-VCC短絡回路24、VINT リミッタ
25を取り出してそれぞれ一例を示す。ここで、VINT を
電源とする回路にはVINT の電源シンボルを付してお
り、VINT の電源シンボルのないロジック記号(インバ
ータ、ナンドゲートなど)は全てVCCを電源とする。
基準電位生成回路28は、VREF の温度依存をなくすため
に、基準電位生成部にBGR (バンドギャップリファレン
ス)回路を使用している。また、製造上のばらつき等に
よるBGR 回路の出力電圧のばらつきを削減するために、
基準電位生成回路28に電圧トリミング回路を含めてもよ
い。この電圧トリミング回路は、フューズ素子のデータ
に基づいてBGR 回路の出力電圧を補正する。フューズ素
子のデータはテスト工程で決める。
の一例を示す。
照して前述した従来例のパワーオンリセット回路と比べ
て、基本的には同じであるので、図29中と同一部分に
は同一符号を付しているが、VINT を電源とする点、二
段接続のインバータ回路291、292 の中間に遅延回路41
が挿入されている点、後段のインバータ回路292 の出力
信号はパワーオンリセット信号POR として直接に使用さ
れるのではなく、パワーオン検知信号PORINTとして使用
される点が異なる。
ベルをモニタし、VINT のレベルが第1の検知レベル
(電圧Vpo1 )以上になったらパワーオン検知信号PORI
NTを"H" とする。この際、本例では、遅延回路41が挿入
されており、VINT のレベルがVpo1 以上になってから
遅延回路41の所定の遅延時間Td 後にパワーオン検知信
号PORINTを"H" とする。この遅延の役割は後述する。
オンリセット回路と同様に、使用するトランジスタの閾
値のばらつきや温度により変わり得るので、パワーオン
検知信号PORINTは、図1中のPOR 信号発生回路11の内部
でのみ使用し、周辺回路13では使用しない。
の一例を示す。
定化容量Cの接続ノード)とVSSノードとの間に、PMOS
トランジスタ51、ドレイン・ゲート相互が接続されたNM
OSトランジスタ52およびダイオード53が直列に接続され
ている。また、上記VINT ノードとVSSノードとの間
に、ゲート・ドレイン相互が接続されたPMOSトランジス
タ54、NMOSトランジスタ55および抵抗素子56が直列に接
続されている。この場合、前記PMOSトランジスタ51およ
び54のゲート同士が接続されており、前記NMOSトランジ
スタ52および55のゲート同士が接続されている。さら
に、前記VINT ノードとVSSノードとの間に、PMOSトラ
ンジスタ57およびドレイン・ゲート相互が接続されたNM
OSトランジスタ58が直列に接続されている。上記PMOSト
ランジスタ57は、ゲートが前記PMOSトランジスタ54のド
レインに接続されるとともに、VSSノードとの間にNMOS
トランジスタ59が接続されており、ドレインから電流IS
RCが出力する。上記NMOSトランジスタ59のゲートには、
回路の初期化動作を行うために前記パワーオン検知信号
PORINTがインバータ回路60により反転されて入力する。
2中の基準電位生成回路27やVCC検知回路23のオペアン
プで使用する電流源として供給される。
一例を示す。
る抵抗素子R4、R5と、VINT を動作電源とし、前記抵抗
素子R4、R5によるVCCの分割電圧とVREF を比較するオ
ペアンプ61と、このオペアンプ61の電流源をスイッチ制
御するNMOSトランジスタQNと、VINT を動作電源とし、
前記オペアンプ61の出力が入力するインバータ回路62
と、VCCを動作電源とし、上記インバータ回路62の出力
が入力するレベルシフタ63と、VCCを動作電源とし、上
記レベルシフタ63の出力が一方の入力となる二入力のノ
アゲート64と、VCCを動作電源とし、前記パワーオン検
知信号PORINTが入力し、それを反転した信号を前記二入
力のノアゲート64の他方の入力とするインバータ回路65
とからなり、前記ノアゲート64の出力信号がパワーオン
リセット信号PORとして図2中のVCC検知回路23、VINT
-VCC短絡回路24や、図1中の周辺回路13で使用され
る。
し、VCCが所定の電圧Vpo2 以上になったことを検知し
てパワーオンリセット信号POR を"H" とする。但し、前
記パワーオン検知信号PORINTが"L" の間は、インバータ
回路65の出力が"H" であり、ノアゲート64の出力信号で
あるパワーオンリセット信号POR も強制的に"L" とな
る。
準電位VREF とオペアンプ61を使用しているので、検知
レベルVpo2 は殆んどばらつかない。
構成の一例を示す。
ードとVINT ノード(安定化容量の接続ノード)との間
にD 型NMOSトランジスタQDが接続され、そのゲートにパ
ワーオンリセット信号POR が入力する。
オンリセット信号POR が"H" になった期間にVCCノード
とVINT ノードをトランジスタQDにより短絡する。
の一例を示す。
定化容量Cの接続ノード)とVCCノードとの間に、ダイ
オード接続の複数(本例では2個)のNMOSトランジスタ
QNを挿入したものである。
CCの電位差が一定の値以上にならないようにVINT の値
をリミットする役割を有する。これにより、昇圧された
VINT によるトランジスタの破壊を防ぐことができる。
一例を示す。
INがゲートに入力し、ソースがVSSノードに接続された
NMOSトランジスタ91と、VCCノードと上記NMOSトランジ
スタ91のドレインとの間にソース・ドレイン間が接続さ
れたPMOSトランジスタ92と、VINT を動作電源とし、V
INT 系の入力信号INが入力するインバータ回路93と、こ
のインバータ回路93の出力信号がゲートに入力し、ソー
スがVSSノードに接続されたNMOSトランジスタ94と、V
CCノードと上記NMOSトランジスタ94のドレインとの間に
ソース・ドレイン間が接続されたPMOSトランジスタ95と
からなり、上記2個のPMOSトランジスタ92、95はそれぞ
れバックゲートがVCCノードに接続され、それぞれのゲ
ートとドレインがクロス接続されており、一方のPMOSト
ランジスタ95のドレインからVCC系の出力信号OUT が出
力するものである。
を示すタイミング波形図である。
信号発生回路の動作(VCCの上昇、降下に伴うVINT 、
PORINT、POR の動き)を説明する。
VCC>VLGC になると、発振回路21が自動的に動作を開
始し、昇圧電圧VINT が生成される。このVINT が検知
レベルVpo1 より高くなってから遅延時間Td だけ経過
した後、検知信号PORINTが"H" になる。このTd の間
に、電流源生成回路27、基準電位生成回路28およびVCC
検知回路23が稼働状態となる。VCCがさらに上昇して検
知レベルVpo2 以上になると、VCC検知回路23がそれを
検知してパワーオンリセット信号POR を"H" にする。こ
の信号POR が"H" になると、発振回路21の動作が停止
し、VINT-VCC短絡回路24によりVINT ノードとVCCノ
ードが短絡される。
番で回路が動作する。
アンプ61を用いて電圧を比較しているので、その検知レ
ベルVpo2 は図29に示した従来例のパワーオンリセッ
ト回路に比べて正確である。また、オペアンプ61の動作
電源として昇圧電位VINT を用いているので、VCCが低
くてもオペアンプ61は動作する。検知レベルVpo2 は、
max (VLGC ,VALG )<Vpo2 <VCCminが満たされ
るように決めれば良い。
オンリセット信号POR を生成するとともに電流源ISRCな
らびに基準電位VREF も生成する。この場合、電流源生
成回路27および基準電位生成回路28の動作電源として、
VCCではなくVINT を使用しているので、VCCが低くて
も動作するという利点がある。
号発生回路によれば、パワーオン検知レベルの温度、ト
ランジスタの閾値のばらつきに対する依存性をなくし、
ばらつきフリーなパワーオンリセット回路を実現するこ
とが可能になる。
例では、チップの消費電流を減らすため、VCC>Vpo2
の時は発振回路21の動作を停止させ、VINT-VCC短絡回
路24によりVINT ノードとVCCノードを短絡させるよう
にしている。このような消費電力の削減手段は、低い待
機電力が要求される不揮発性メモリにおいては意義があ
る。しかし、待機電力が元々多いDRAMやSRAMのようなメ
モリに対しては、発振回路21と昇圧回路22の分の消費電
流を節約してもチップの電力削減に対して効果が少な
い。このような半導体製品に対しては、VINT-VCC短絡
回路24を省略し、VCC>Vpo2 でも発振回路21を動かし
続けるようにしてもよい。この場合、発振回路21はVCC
>VLGC ならば常に動いていることになる。
に示したVINT リミッタは、ダイオード接続の複数のNM
OSトランジスタをVINT ノード・VCCノード間に挿入し
たものを使用したので、図10に示したように、昇圧回
路が動作している間はVINT ノード・VCCノード間の電
位差が一定に保たれる。したがって、VCCが高くなると
VINT も高くなり、VCCがVpo2 にほぼ等しい時にVIN
T は最高値となる。
VINT に接続されたトランジスタが破壊されてしまう。
このような破壊を防ぐため、図11に示すようなVINT
リミッタを使用してもよい。
変形例を示す回路図である。
SSノード間に、ダイオード接続の複数(本例では3個)
のNMOSトランジスタQNを挿入したものを使用している。
したPOR 信号発生回路の第2の実施例の動作を示すタイ
ミング波形図である。
ミット電圧が3Vtn(Vtnはダイオード接続のNMOSトラ
ンジスタQNの閾値電圧)で一定に保たれるので、VINT
がVCCに依存せず、VINT が高くなり過ぎるという問題
が起きない。
したPOR 信号発生回路の第1の実施例および第2の実施
例では、VLGC <VCC<Vpo2 の間は常に昇圧回路22が
動いているので、この間のチップの消費電流が多い。こ
の消費電流がVCCの値に応じて増大することを防ぐこと
が可能なPOR 信号発生回路の第3の実施の形態につい
て、以下に説明する。
3の実施例のブロック構成を示す。
前述したPOR 信号発生回路と比べて、VINT-VCC短絡回
路24が省略され、VINT リミッタ25a の構成が異なり、
VCC検知回路23の出力信号POR に代えてVINT リミッタ
25a の出力信号OSCENnが発振回路21の発振動作の開始/
停止を制御するために使用されており、その他は同じで
あるので図2中と同一符号を付している。
の構成の一例を示す回路図である。
SSノードとの間に抵抗Rc 、Rb 、Ra が直列に接続さ
れて2つの分割電圧が生成され、この2つの分割電圧を
それぞれ基準電圧VREF と比較する二系統で構成されて
いる。
電源とし、第1の分割電圧とVREFを比較する第1のオ
ペアンプ141 と、この第1のオペアンプ141 の電流源を
スイッチ制御するNMOSトランジスタQNと、VINT を動作
電源とし、前記第1のオペアンプ141 の出力が入力する
インバータ回路151 と、VCCを動作電源とし、上記イン
バータ回路151 の出力が入力する第1のレベルシフタ16
1 と、VCCを動作電源とし、上記第1のレベルシフタ16
1 の出力の立上がりを検出する立上がり信号検出回路18
と、この立上がり信号検出回路18の出力が入力するイン
バータ回路171と、このインバータ回路171 の出力が一
方の入力となる二入力のナンドゲート19が設けられてい
る。
とし、第2の分割電圧とVREF を比較する第2のオペア
ンプ142 と、この第1のオペアンプ142 の電流源をスイ
ッチ制御するNMOSトランジスタQNと、VINT を動作電源
とし、前記第2のオペアンプ142 の出力が入力するイン
バータ回路152 と、VCCを動作電源とし、上記インバー
タ回路152 の出力が入力する第2のレベルシフタ162
と、VCCを動作電源とし、上記第2のレベルシフタ162
の出力が入力するインバータ回路172 が設けられてい
る。
の出力がフリップフロップ回路20のセット入力となり、
他方の系統のインバータ回路172 の出力が上記フリップ
フロップ回路20のリセット入力となり、このフリップフ
ロップ回路20の出力信号OSCENnが前記発振回路21の発振
動作の開始/停止を制御するために使用される。
レベルVint1、Vint2(Vintl<Vint2)を持つ。
(Ra +Rb ) Vint2=VREF ×(Ra +Rb +Rc )/Ra Vint1とVint2の値は、基準電圧VREF と抵抗Ra 、R
b 、Rc により決まり、抵抗Ra 、Rb 、Rc の抵抗値
の比を変えることにより調整できる。
作を示すタイミング波形図である。
R 信号発生回路の動作(VCCの上昇、降下に伴うVINT
、PORINT、POR の動き)を説明する。
Vint1となった場合は、OSCENn="H"となり、発振回路21
を動作させる。
り、発振回路21の動作を停止させる。この停止状態は、
VINT <Vint1となるまで保つ。この停止期間Tは、V
INTに接続された回路の消費電流をI、安定化容量の容
量値をCとすると、 T=C(Vint2−Vintl)/I となる。Iの値は電流源生成回路27により調整可能であ
る。
に昇圧回路22は散発的に動作し、VINT は、Vintl<V
INT <Vint2の範囲に収まる。昇圧回路21は散発的にの
み動作するので、その消費電流は小さい。したがって、
POR 信号発生回路全体の消費電流は、I、Cの値を適当
に選ぶことにより調整できる。
合も散発的に発振回路21を動作させるものとしていた
が、前述したPOR 信号発生回路の第1の実施例および第
2の実施例のように、VCC>Vpo2 の場合は発振回路21
の動作を強制的に止めてVCC=VINT となるようにして
もよい。即ち、散発的に発振回路21を動作させる条件と
して、VINT に対する上記条件に加えて、VCCがVLGC
<VCC<Vpo2 を満たすという条件を追加してもよい。
リセット信号発生方式は、半導体装置における降圧回路
系に対しても適用可能であり、以下に降圧回路系を使用
する第2の実施の形態に係る半導体メモリについて説明
する。
施の形態に係る半導体メモリのメモリチップ10a の構成
を概略的に示している。
前述したメモリチップ10と比べて、VCCおよびVREF か
ら降圧電源VDDを生成して周辺回路13へ主たる電源とし
て供給する降圧回路14が付加されている点が異なり、そ
の他は同じであるので、図1中と同一符号を付してい
る。
は、VDDが所定の電圧よりも高くなったらパワーオンリ
セット信号PORVDDを"H" にするパワーオンリセット信号
発生回路が必要となる。
ト信号発生回路に本発明を適用すれば、VDDの検知レベ
ルの温度依存性をなくすことができる。
7は、POR 信号発生回路の第4の実施例の構成を示す。
前述したPOR 信号発生回路の第1の実施例と比べて、V
DD検知回路23a が加わった点が異なり、その他は同じで
あるので、図2中と同一符号を付している。
取り出して示している。
て前述したVCC検知回路と比べて、(1)VDDを抵抗分
割する点、(2)レベルシフタ63a 、ノアゲート64a 、
インバータ65a の動作電源としてVDDが供給される点が
異なり、その他は同じであるので、図6中と同一符号を
付している。
割値をモニタし、VDDが所定の電圧Vpo2 以上になった
ことを検知して第2のパワーオンリセット信号PORVDD
を"H"とする。但し、前記パワーオン検知信号PORINTが"
L" の間は、インバータ回路65a の出力が"H" であり、
ノアゲート64a の出力信号であるパワーオンリセット信
号PORVDDも強制的に"L" となる。
準電位VREF とオペアンプ61を使用しているので、検知
レベルVpo2 は殆んどばらつかない。
す回路図である。
したレベルシフタと比べて、動作電源VCCに代えて動作
電源VDDが供給される点が異なり、その他は同じである
ので、図9中と同一符号を付している。
導体メモリにおける降圧回路系に対して、上記POR 信号
発生回路の第4の実施例に限らず、前述したPOR 信号発
生回路の第1の実施例乃至第3の実施例のいずれかを適
用してもよい。
って説明したが、本発明は、パワーオンリセット動作が
必要なすべての半導体装置に対して適用可能である。
したPOR 信号発生回路の各実施例では、電源電圧の検知
レベルを自在に設定できる。しかし、パワーオンリセッ
ト信号POR をロジック回路のリセットにしか使用しない
場合は、パワーオン検知レベルVpoとVLGC が同一でよ
く、以下に示すように簡便な構成のPOR 信号発生回路を
使用することができる。
例の構成を示す。
前述したPOR 信号発生回路の第1の実施例と比べて、V
CC検知回路23、電流源生成回路27、基準電位生成回路28
が省略され、電圧検知回路26a の構成が若干変更されて
いる点が異なり、その他は同じであるので、図2中と同
一符号を付している。なお、図中のVINT リミッタ25と
しては、図8もしくは図11に示した回路を使えばよ
い。
て前述したVINT 検知回路26中の遅延回路41が省略され
たものであり、昇圧電圧VINT をモニタし、VINT があ
る程度の電圧レベルになったことを検知してパワーオン
リセット信号POR を生成するものである。
1は、POR 信号発生回路の第6の実施例の構成を示す。
前述したPOR 信号発生回路の第1の実施例と比べて、V
INT 検知回路26が昇圧回路22の出力ノードの電圧を検知
するように接続されている点、VINT-VCC短絡回路24が
昇圧回路22の出力ノードに接続されている点、電流源生
成回路27としてウィルソン回路が用いられている点、基
準電位生成回路28としてBGR 回路が用いられている点の
ほか、次の回路が付加されている点などが異なり、図2
中と同一部分には同一符号を付している。
回路101 、(2)VINT 検知回路26の出力信号を反転す
るインバータ回路102 、(3)前記インバータ回路102
の出力信号をラッチするSR型フリップフロップ(F/
F)回路103 およびこのF/F回路103 の出力信号を反
転し、図2中のVINT 検知回路26の出力信号に代えて、
前記ウィルソン回路27、BGR 回路28、VCC検知回路23お
よびLPF(ローパスフィルタ)29を制御する信号BGRs
etn を出力するインバータ回路104 、(4)前記インバ
ータ回路104 の出力信号BGRsetn を所定時間(本例では
数十μs程度)遅延させる遅延回路105 、(5)VCC検
知回路23のVCC検知フラグ出力VCCflgを所定時間(本例
では数十μs程度)固定するフラグ固定回路106 、
(6)フラグ固定回路106 の出力信号VCCenbと前記遅延
回路105 の出力信号BGRenbが入力し、信号POR を出力す
るナンド回路107 、(7)前記ナンド回路107 の出力信
号PORと前記リセット回路101 の出力信号LOWVCCn が入
力するナンド回路108 およびこのナンド回路108 の出力
信号を反転し、VINT-VCC短絡回路24の制御信号EQVCCn
を出力するインバータ回路109 、(8)前記インバータ
回路109 の出力信号EQVCCnと前記VINT 検知回路26の出
力側のインバータ回路102 の出力信号が入力するナンド
回路110 およびこのナンド回路110 の出力信号を反転
し、発振回路21の制御信号OSCenbを出力するインバータ
回路111 である。
作シーケンスを概略的に示す図である。
R 信号発生回路の動作を説明する。
ーにより異なるので、VCCと基準電圧系回路(ウィルソ
ン回路27、BGR 回路28など)のセットアップ時間との関
係は単純な形にはならない。そこで、VCCの系統と基準
電圧系回路の昇圧電源VINT の系統に分けており、基準
電圧系回路のセットアップ終了まではVCCをモニタしな
い。
回路21が動作し始める。この時点から昇圧回路22が昇圧
動作を開始するが、昇圧能力を低減するためにVCCに充
電をすることが望ましい。このため、リセット回路101
によりNMOSトランジスタとPMOSトランジスタの閾値で決
まるレベルにVCCがなるまでにインバータ回路109 の出
力信号EQVCCnを活性化させ、VINT-VCC短絡回路24をオ
ンさせて昇圧回路22の出力ノードをVCCに充電する。
立ち上がるまでの期間は、インバータ回路104 の出力信
号BGRsetn の"L" (BGR リセット信号)によりBGR 回路
28などをリセットする。
ンバータ回路104 の出力信号BGRsetn が"H" (BGR 起動
信号)になった後、BGR 回路28が安定するまで、数十μ
s程度必要である。このため、前記信号BGRsetn を遅延
回路105 に入力してBGR 回路28が安定動作になるまでの
期間(数十μs)を待った後、遅延回路105 からセット
アップ完了信号BGRenbを出力させる。
よりVCCレベルのモニタを開始し、VCCが規定レベルを
超えた時に、VCCが規定レベルに達したことを示すフラ
グ信号VCCflgが出力する。このフラグ信号VCCflgがフラ
グ固定回路106 を経て信号VCCenbとなり、この信号VCCe
nbと前記信号BGRenbに基づいてインバータ回路109 から
出力する信号EQVCCnにより、VINT の昇圧を停止させる
とともに、基準電圧系回路の電源をVCCに切り換えるよ
うに制御する。これと同時に、ナンド回路1070から、パ
ワーオンリセット信号POR (従来のパワーオン起動信号
と同じ信号)が出力してパワーオンを終了する。
準電圧系回路の電源をVCCへ切り換える時にVCCとVIN
T 間の電位差が大きいと、VCC検知回路23のオペアンプ
がVINT の揺れによって誤動作するので、フラグ信号VC
Cflgが出力した後、数十μs間はフラグを固定するため
に挿入されている。
INT の昇圧を開始する。
て規定レベルを超えたことを検知した後、VINT の昇圧
を停止し、基準電圧系回路の電源をVCCに切り換える。
VCCが復帰せずに立ち下がった場合には、リセット回路
101 によって検知されることでリセットされる。
構成の一例を示す。
ーオン回路で構成される。
作するVCCmin で良いので、PMOSトランジスタもしくは
NMOSトランジスタの閾値電圧Vthの高い方で決まるレベ
ルの1.25倍程度(VCC=約1.4 V)でリセットがかかる
ように設定した。
21に示したPOR 信号発生回路の昇圧電圧VINT をできる
だけ低パワーで速く上げるために、昇圧回路22の出力ノ
ードにVCCを充電する制御信号を生成することである。
第2の目的は、図21に示したPOR 信号発生回路におい
て、VINT 検知回路26の出力信号LOWVINTnに基づいてBG
R リセット信号BGRsetn を生成するためにF/F回路10
3 を使用しており、このF/F回路103 をリセットする
ことである。第3の目的は、BGR 安定判定用の遅延回路
105 の出力を制御することである。
ついては、パワーオン検知レベルが非常に低いので、精
度は要求されない。
回路21および昇圧回路22の構成の一例を示す。
ば2相クロック方式を採用しており、それぞれの構成お
よび動作は周知であるので、その説明は省略する。
回路22の出力ノードにVCCを充電するためのVINT-VCC
短絡回路24の相異なる構成例を示す。
は、ドレイン・ゲート相互が接続されたIタイプのNMOS
トランジスタ251 のドレイン・ソース間がVCCノードと
VINT昇圧出力ノードとの間に接続されている。
立ち上がり時の低VCC時、IタイプのNMOSトランジスタ
251 の閾値落ちによりVINT のレベルが低くなってしま
う(VCC=2.1VとしてVINT が2.0 V以下になるおそれ
がある)。
は、DタイプのNMOSトランジスタ252のドレイン・ソー
ス間がVCCノードと昇圧出力(PMPOUT)ノードとの間に接
続され、このトランジスタ242 のゲートに信号EQVCCnを
インバータ回路253 で反転させた信号が供給される。
253 を必要とし、パターン面積も大きくなるが、VCCノ
ードとVINT ノードの短絡時にDタイプトランジスタ25
2 の閾値落ちがなく、素早く短絡される利点がある。
構成の一例を示す。
していない状態でVCCのレベルも立ち上がり速度次第で
不確定という段階において、VINT のレベルを判定する
ことが要求される。そこで、図29に示した従来例のパ
ワーオン回路と同様の構成を採用している。
らつきはPMOSトランジスタの閾値のばらつきに依存する
が、VINT がある程度のレベル(目標値はVINT = 2.5
V)になっていればばらつきの問題はない。
判定回路)105 の構成の一例を示す。
は、時間判定とBGR 回路28内ノードの電圧判定の2種類
があるが、基準電圧VREF が発生していない状態での電
圧判定は不可能であるので、時間判定を採用している。
この際、遅延時間のオーダーとしては数10μs程度であ
り、VCCの立ち上がり速度はmsオーダーであることを
考えると、精度は要求されない。したがって、インバー
タとキャパシタで構成した遅延回路105 を用いた。
は、遅延回路105 内のインバータ回路が動作し始めてか
ら数10μsしか経っていない場合、インバータ回路の動
作開始前の不定レベルが出力されてしまう点である。
成が比較的簡単な遅延回路を採用している。この遅延回
路は、前段のF/F回路103 およびインバータ回路104
により確定状態となっている入力信号INをインバータ回
路IVとPMOSトランジスタのドレイン・ソースを短絡接続
してなるキャパシタCPとNMOSトランジスタのドレイン・
ソースを短絡接続してなるキャパシタCNにより遅延させ
る。そして、この遅延した信号と前記入力信号INをそれ
ぞれVCCを動作電源とする二入力のナンドゲート271 お
よびその後段に接続されたインバータ272 からなる論理
積回路で論理積をとる。
回路28が起動完了してからVCCを検知するものであり、
POR 信号発生回路の第1の実施例において図6を参照し
て前述したVCC検知回路23とほぼ同様の構成を採用して
いる。このVCC検知回路による検知レベルの目標値は2.
0 Vである。
回路)28は、従来より感度を高めた差動アンプを用いて
構成している。また、図21に示したPOR 信号発生回路
において、VCCmin の仕様は緩いものの、VCC=2.3 V
の仕様に対して、設計としてVCC=2.1 Vまでの動作保
証をするため、VCC検知のずれも考えて、VCC=2.0V
でのBGR 回路28の動作を保証することが望ましい。
の構成の一例を示す。
Cflgが一方の入力となる第1のナンド回路281 と、この
第1のナンド回路281 の出力が一方の入力となる第2の
ナンド回路282 と、この第2のナンド回路282 の出力が
入力する第1のインバータ回路283 と、該第1のインバ
ータ回路283 の信号を所定時間遅延させる遅延回路284
と、この遅延回路284 の出力が一方の入力となり、前記
第2のナンド回路282の出力が他方の入力となり、その
出力が前記第2のナンド回路282 の他方の入力となる第
3のナンド回路285 と、前記遅延回路284 の出力が一方
の入力となり、前記第2のナンド回路282 の出力が他方
の入力となるノア回路286 と、このノア回路286 の出力
が入力し、その出力が前記第1のナンド回路281 の他方
の入力となる第2のインバータ回路287 とを具備する。
にVINT ノードをVCCノードに短絡接続した際、VCC検
知回路23のオペアンプがVINT の変動の影響で誤動作す
るおそれがあるので、この誤動作を防止するためにVCC
検知フラグVCCflgを所定期間固定することである。
けられたパワーオンリセット信号発生回路によれば、電
源電圧の検知レベルが正確であり、特に、検知レベルの
温度依存性をなくすことができる。また、電源電圧が低
くても電流源や基準電位を生成することができる。
半導体メモリの構成を概略的に示すブロック図。
すブロック図。
およびローパスフィルタ、安定化容量を取り出して一例
を示す回路図。
路図。
路図。
図。
す回路図。
路図。
図。
ング波形図。
回路図。
発生回路の第2の実施例の動作を示すタイミング波形
図。
示すブロック図。
す回路図。
ミング波形図。
る半導体メモリの構成を概略的に示すブロック図。
ック図。
路図。
ック図。
ック図。
を概略的に示す図。
回路図。
一例を示す回路図。
電するためのVINT-VCC短絡回路の相異なる構成例を示
す回路図。
す回路図。
構成の一例を示す回路図。
す回路図。
図。
Claims (24)
- 【請求項1】 半導体チップに外部から投入された電源
電圧を内部電源電圧として使用する半導体装置におい
て、 前記内部電源電圧が第1の電圧よりも高くなるとクロッ
クパルスを生成し始める発振回路と、 前記クロックパルスを受けて昇圧動作を行う昇圧回路
と、 前記昇圧回路の出力電圧を電源として使用し、基準電圧
を生成する基準電圧生成回路と、 前記昇圧回路の出力電圧を電源として使用し、前記内部
電源電圧の分圧と前記基準電圧とを比較する比較回路を
有し、前記内部電源電圧が第2の電圧よりも高い場合に
第1の論理レベルになる第1の信号をパワーオンリセッ
ト信号として出力する電圧検知回路とを具備することを
特徴とする半導体装置。 - 【請求項2】 半導体チップに外部から投入された電源
電圧から降圧回路により生成された降圧電圧を内部電源
電圧として使用する半導体装置において、 前記電源電圧が第1の電圧よりも高くなるとクロックパ
ルスを生成し始める発振回路と、 前記クロックパルスを受けて昇圧動作を行う昇圧回路
と、 前記昇圧回路の出力電圧を電源として使用し、基準電圧
を生成する基準電圧生成回路と、 前記昇圧回路の出力電圧を電源として使用し、前記内部
電源電圧の分圧と前記基準電圧とを比較する比較回路を
有し、前記内部電源電圧が第2の電圧よりも高い場合に
第1の論理レベルになる第1の信号をパワーオンリセッ
ト信号として出力する電圧検知回路とを具備することを
特徴とする半導体装置。 - 【請求項3】 前記昇圧回路は、昇圧回路部と、前記昇
圧回路部の出力側に接続されたローパスフィルタおよび
昇圧電圧安定化のための容量とを含むことを特徴とする
請求項1または2記載の半導体装置。 - 【請求項4】 前記第1の電圧は、前記半導体チップ内
のロジック回路が動作し始める電圧であることを特徴と
する請求項1乃至3のいずれか1項に記載の半導体装
置。 - 【請求項5】 前記発振回路は、前記電源電圧を電源と
して使用し、実質的に奇数段のインバータ回路が直列接
続されたリング発振回路であることを特徴とする請求項
1乃至4のいずれか1項に記載の半導体装置。 - 【請求項6】 前記発振回路は、前記電源電圧が第1の
電圧よりも高くなったことを検知した信号を受けて発振
動作が可能になることを特徴とする請求項1乃至5のい
ずれか1項に記載の半導体装置。 - 【請求項7】 前記昇圧回路の出力電圧を電源として使
用する電流源生成回路をさらに具備することを特徴とす
る請求項1乃至6のいずれか1項に記載の半導体装置。 - 【請求項8】 前記昇圧回路の出力電圧が第3の電圧よ
りも高いか低いかを判定する第1の昇圧電圧検知回路を
有し、該第1の昇圧電圧検知回路によって前記昇圧回路
の出力電圧が前記第3の電圧よりも低いと判定した場合
には、前記内部電源電圧が前記第2の電圧よりも高いか
低いかに拘わらず、前記第1の信号が前記第1の論理レ
ベルになることを抑制する回路を有することを特徴とす
る請求項1乃至7のいずれか1項に記載の半導体装置。 - 【請求項9】 前記昇圧回路の出力電圧が前記第3の電
圧よりも高くなってから、前記基準電圧生成回路および
前記電圧検知回路が稼働状態になるまでに要する第1の
時間が経過するまでは、前記内部電源電圧が前記第2の
電圧よりも高いか低いかに拘わらず、前記第1の信号が
前記第1の論理レベルになることを抑制する回路を有す
ることを特徴とする請求項8記載の半導体装置。 - 【請求項10】 前記昇圧回路の出力電圧を制限する制
限回路を有することを特徴とする請求項1乃至9のいず
れか1項に記載の半導体装置。 - 【請求項11】 前記制限回路は、前記昇圧回路の出力
電圧と電源電圧との間に挿入されたダイオード接続のMO
S トランジスタからなることを特徴とする請求項10記
載の半導体装置。 - 【請求項12】 前記制限回路は、前記昇圧回路の出力
電圧と接地電位との間に挿入されたダイオード接続のMO
S トランジスタからなることを特徴とする請求項10記
載の半導体装置。 - 【請求項13】 前記制限回路は、前記昇圧回路の出力
電圧の分圧と前記基準電圧とを比較して第2の信号を出
力する第2の昇圧電圧検知回路を有し、該第2の昇圧電
圧検知回路は、第1の検知レベルと、それよりも高い第
2の検知レベルとを有し、前記昇圧回路の出力電圧の分
圧が前記第2の検知レベルより高くなってから前記昇圧
回路の出力電圧が降下して前記第1の検知レベルよりも
低くなるまでは前記第2の信号を第1の論理レベルと
し、それ以外の場合には前記第2の信号を第2の論理レ
ベルに保ち、 前記発振回路は、前記第2の信号が前記第1の論理レベ
ルにある時は前記クロックパルスの生成を強制的に停止
させることを特徴とする請求項10記載の半導体装置。 - 【請求項14】 前記第1の信号が第1の論理レベルに
ある時に前記発振回路によるクロックパルスの生成を強
制的に停止させるとともに、前記昇圧回路の出力ノード
と電源電圧とを短絡させることを特徴とする請求項1乃
至9のいずれか1項に記載の半導体装置。 - 【請求項15】 前記昇圧回路の出力ノードと電源電圧
とを短絡する期間に請求項3記載のローパスフィルタの
入出力端間を短絡するバイパス回路を具備することを特
徴とする請求項14記載の半導体装置。 - 【請求項16】 前記バイパス回路は、前記内部電源電
圧の立ち上がり時にも前記ローパスフィルタの入出力端
間を短絡することを特徴とする請求項15記載の半導体
装置。 - 【請求項17】 前記電圧検知回路が前記内部電源電圧
の立ち上がりを検知した時にフラグ信号が第1の論理レ
ベルになってから、前記基準電圧生成回路の基準電圧生
成動作が安定化するまでの時間にほぼ等しい固定時間だ
け遅延させた後に前記昇圧回路の出力ノードと電源電圧
とを短絡させるように制御するフラグ固定回路をさらに
具備することを特徴とする請求項14記載の半導体装
置。 - 【請求項18】 前記フラグ固定回路は、前記フラグ信
号が一方の入力となる第1のナンド回路と、該第1のナ
ンド回路の出力が一方の入力となる第2のナンド回路
と、該第2のナンド回路の出力が入力する第1のインバ
ータ回路と、該第1のインバータ回路の信号を所定時間
遅延させる遅延回路と、該遅延回路の出力が一方の入力
となり、前記第2のナンド回路の出力が他方の入力とな
り、その出力が前記第2のナンド回路の他方の入力とな
る第3のナンド回路と、前記遅延回路の出力が一方の入
力となり、前記遅延回路の出力が他方の入力となるノア
回路と、該ノア回路の出力が入力し、その出力が前記第
1のナンド回路の他方の入力となる第2のインバータ回
路とを具備することを特徴とする請求項17記載の半導
体装置。 - 【請求項19】 半導体チップに外部から投入された電
源電圧が第1の電圧よりも高くなるとクロックパルスを
生成し始める発振回路と、 前記クロックパルスを受けて昇圧動作を行う昇圧回路
と、 前記昇圧回路の出力電圧を検知してパワーオンリセット
信号を生成する電圧検知回路とを具備することを特徴と
する半導体装置。 - 【請求項20】 前記昇圧回路は、昇圧回路部と、前記
昇圧回路部の出力側に接続されたローパスフィルタおよ
び昇圧電圧安定化のための容量とを含むことを特徴とす
る請求項19記載の半導体装置。 - 【請求項21】 前記第1の電圧は、前記半導体チップ
内のロジック回路が動作し始める電圧であることを特徴
とする請求項19または20記載の半導体装置。 - 【請求項22】 前記発振回路は、前記電源電圧を電源
として使用し、実質的に奇数段のインバータ回路が直列
接続されたリング発振回路であることを特徴とする請求
項19乃至21のいずれか1項に記載の半導体装置。 - 【請求項23】 半導体チップに外部から投入された電
源電圧を内部電源電圧として使用する半導体装置におい
て、 基準電圧を生成した後にパワーオンリセット回路以外の
周辺回路のリセットを行うパワーオンリセット動作を行
うことを特徴とする半導体装置。 - 【請求項24】 半導体チップに外部から投入された電
源電圧から降圧回路により生成された降圧電圧を内部電
源電圧として使用する半導体装置において、基準電圧を
生成した後にパワーオンリセット回路以外の周辺回路の
リセットを行うパワーオンリセット動作を行うことを特
徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000287498A JP3816736B2 (ja) | 2000-09-21 | 2000-09-21 | 半導体装置 |
KR10-2001-0056699A KR100394757B1 (ko) | 2000-09-21 | 2001-09-14 | 반도체 장치 |
US09/957,027 US6642757B2 (en) | 2000-09-21 | 2001-09-21 | Semiconductor memory device having a power-on reset circuit |
US10/655,294 US6901012B2 (en) | 2000-09-21 | 2003-09-05 | Semiconductor memory device having a power-on reset circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000287498A JP3816736B2 (ja) | 2000-09-21 | 2000-09-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002100974A true JP2002100974A (ja) | 2002-04-05 |
JP3816736B2 JP3816736B2 (ja) | 2006-08-30 |
Family
ID=18771229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000287498A Expired - Fee Related JP3816736B2 (ja) | 2000-09-21 | 2000-09-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3816736B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7116603B2 (en) | 2002-10-30 | 2006-10-03 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device performing ROM read operation upon power-on |
JP2007104673A (ja) * | 2005-09-29 | 2007-04-19 | Hynix Semiconductor Inc | 内部電圧発生回路 |
US7439782B2 (en) | 2005-06-29 | 2008-10-21 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device with power-on reset circuit for detecting the operating state of an analog circuit |
US7551507B2 (en) * | 2006-11-16 | 2009-06-23 | Kabushiki Kaisha Toshiba | Power supply circuit and semiconductor memory |
JP2010033631A (ja) * | 2008-07-25 | 2010-02-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7940094B2 (en) | 2008-12-26 | 2011-05-10 | Fujitsu Semiconductor Limited | Semiconductor start control device, method, and system |
US7990129B2 (en) | 2008-07-01 | 2011-08-02 | Samsung Electronics Co., Ltd. | Reference voltage generating circuit |
WO2011118119A1 (ja) * | 2010-03-26 | 2011-09-29 | パナソニック株式会社 | 半導体集積回路 |
WO2012060032A1 (ja) * | 2010-11-04 | 2012-05-10 | パナソニック株式会社 | 半導体集積回路 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5875926A (ja) * | 1981-10-30 | 1983-05-07 | Nec Corp | 論理回路のイニシヤル方式 |
JPS6268318A (ja) * | 1985-09-19 | 1987-03-28 | Nec Corp | リセツト回路 |
JPH04321315A (ja) * | 1991-04-19 | 1992-11-11 | Nec Corp | パワーオンリセット装置 |
JPH0522100A (ja) * | 1991-07-11 | 1993-01-29 | Nec Corp | パワーオン回路 |
JPH0667757A (ja) * | 1992-08-20 | 1994-03-11 | Nec Corp | 集積回路 |
JPH06169565A (ja) * | 1990-12-14 | 1994-06-14 | Internatl Business Mach Corp <Ibm> | ドロップアウトの小さい昇圧電源付きオンチップ電圧調整器 |
JPH0654321U (ja) * | 1992-12-25 | 1994-07-22 | 新日本無線株式会社 | パワーオンリセット回路 |
JPH08307225A (ja) * | 1995-05-02 | 1996-11-22 | Matsushita Electron Corp | 半導体集積回路装置の初期化回路 |
JPH09153777A (ja) * | 1995-11-28 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置および比較回路 |
-
2000
- 2000-09-21 JP JP2000287498A patent/JP3816736B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5875926A (ja) * | 1981-10-30 | 1983-05-07 | Nec Corp | 論理回路のイニシヤル方式 |
JPS6268318A (ja) * | 1985-09-19 | 1987-03-28 | Nec Corp | リセツト回路 |
JPH06169565A (ja) * | 1990-12-14 | 1994-06-14 | Internatl Business Mach Corp <Ibm> | ドロップアウトの小さい昇圧電源付きオンチップ電圧調整器 |
JPH04321315A (ja) * | 1991-04-19 | 1992-11-11 | Nec Corp | パワーオンリセット装置 |
JPH0522100A (ja) * | 1991-07-11 | 1993-01-29 | Nec Corp | パワーオン回路 |
JPH0667757A (ja) * | 1992-08-20 | 1994-03-11 | Nec Corp | 集積回路 |
JPH0654321U (ja) * | 1992-12-25 | 1994-07-22 | 新日本無線株式会社 | パワーオンリセット回路 |
JPH08307225A (ja) * | 1995-05-02 | 1996-11-22 | Matsushita Electron Corp | 半導体集積回路装置の初期化回路 |
JPH09153777A (ja) * | 1995-11-28 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置および比較回路 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7116603B2 (en) | 2002-10-30 | 2006-10-03 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device performing ROM read operation upon power-on |
US7439782B2 (en) | 2005-06-29 | 2008-10-21 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device with power-on reset circuit for detecting the operating state of an analog circuit |
JP2007104673A (ja) * | 2005-09-29 | 2007-04-19 | Hynix Semiconductor Inc | 内部電圧発生回路 |
US7551507B2 (en) * | 2006-11-16 | 2009-06-23 | Kabushiki Kaisha Toshiba | Power supply circuit and semiconductor memory |
US7742358B2 (en) | 2006-11-16 | 2010-06-22 | Kabushiki Kaisha Toshiba | Power supply circuit and semiconductor memory |
US7990129B2 (en) | 2008-07-01 | 2011-08-02 | Samsung Electronics Co., Ltd. | Reference voltage generating circuit |
JP2010033631A (ja) * | 2008-07-25 | 2010-02-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7940094B2 (en) | 2008-12-26 | 2011-05-10 | Fujitsu Semiconductor Limited | Semiconductor start control device, method, and system |
WO2011118119A1 (ja) * | 2010-03-26 | 2011-09-29 | パナソニック株式会社 | 半導体集積回路 |
WO2012060032A1 (ja) * | 2010-11-04 | 2012-05-10 | パナソニック株式会社 | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3816736B2 (ja) | 2006-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100394757B1 (ko) | 반도체 장치 | |
US7595682B2 (en) | Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations | |
KR100231951B1 (ko) | 반도체 집적회로 | |
JP3124781B2 (ja) | 半導体集積回路装置 | |
JP4686222B2 (ja) | 半導体装置 | |
US6525972B2 (en) | Semiconductor memory device with boosting control circuit and control method | |
JP3238526B2 (ja) | 基準電位発生回路とそれを用いた半導体集積回路 | |
US8710914B1 (en) | Voltage regulators with improved wake-up response | |
US6084386A (en) | Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal | |
US6285222B1 (en) | Power-on reset circuit, and semiconductor device | |
US10038372B2 (en) | Method and device for controlling a charge pump circuit | |
KR100309602B1 (ko) | 전위검출회로에서의전력소비를감소시키는반도체장치 | |
JPH07321608A (ja) | 時間を安定化された出力パルスを発生する回路 | |
JP3816736B2 (ja) | 半導体装置 | |
KR100695421B1 (ko) | 반도체 메모리 소자의 내부전압 발생기 | |
JPH0554650A (ja) | 半導体集積回路 | |
US6977828B2 (en) | DC-DC converter applied to semiconductor device | |
JP2002134695A (ja) | 半導体装置 | |
US8076984B2 (en) | Periodic signal generating circuit dependent upon temperature for establishing a temperature independent refresh frequency | |
KR19990050472A (ko) | 승압전압 발생회로 | |
US6771115B2 (en) | Internal voltage generating circuit with variable reference voltage | |
KR100818655B1 (ko) | 파워-업 신호 발생 장치 | |
US7173479B2 (en) | Semiconductor integrated circuit device | |
JP2002042496A (ja) | 強誘電体メモリ | |
US5793224A (en) | Voltage generator for antifuse programming |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060608 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3816736 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |