JP2002110911A - 半導体装置、電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 - Google Patents
半導体装置、電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法Info
- Publication number
- JP2002110911A JP2002110911A JP2000299675A JP2000299675A JP2002110911A JP 2002110911 A JP2002110911 A JP 2002110911A JP 2000299675 A JP2000299675 A JP 2000299675A JP 2000299675 A JP2000299675 A JP 2000299675A JP 2002110911 A JP2002110911 A JP 2002110911A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminal
- supply voltage
- semiconductor device
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 互いに独立した電源電圧を、複数の回路ブロ
ックに対して供給することが可能な半導体装置を提供す
る。 【解決手段】 半導体装置１００１は、ＭＣＵブロック
１００３、ＵＳＢ制御ブロック１００５及びＩ／Ｏブロ
ック１００７とで構成されている。各ブロックには専用
の電源端子が設けられており、各ブロックは専用の電源
電圧で動作する。
ックに対して供給することが可能な半導体装置を提供す
る。 【解決手段】 半導体装置１００１は、ＭＣＵブロック
１００３、ＵＳＢ制御ブロック１００５及びＩ／Ｏブロ
ック１００７とで構成されている。各ブロックには専用
の電源端子が設けられており、各ブロックは専用の電源
電圧で動作する。
Description
【０００１】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ（以下、ＰＣと称す。）等の上位装置（ホストと
も称される。）と、プリンタ、デジタルカメラ、デジタ
ルオーディオプレーヤ等の周辺装置との間で実行される
データの通信を制御する半導体装置に関するものであ
る。特に、本発明は、上位装置と周辺装置との間のデー
タ通信が、Universal Serial Bus（以下、ＵＳＢと称
す。）を使用して実行される技術に好適な半導体装置に
関するものである。さらに、本発明は、電源電圧供給シ
ステムを備えた上記の半導体装置及び電源電圧供給シス
テムを備えた上記の半導体装置に電源電圧を供給する電
源電圧供給方法に関するものである。
ュータ（以下、ＰＣと称す。）等の上位装置（ホストと
も称される。）と、プリンタ、デジタルカメラ、デジタ
ルオーディオプレーヤ等の周辺装置との間で実行される
データの通信を制御する半導体装置に関するものであ
る。特に、本発明は、上位装置と周辺装置との間のデー
タ通信が、Universal Serial Bus（以下、ＵＳＢと称
す。）を使用して実行される技術に好適な半導体装置に
関するものである。さらに、本発明は、電源電圧供給シ
ステムを備えた上記の半導体装置及び電源電圧供給シス
テムを備えた上記の半導体装置に電源電圧を供給する電
源電圧供給方法に関するものである。
【０００２】
【従来の技術】近年、周辺装置として、携帯可能なデジ
タルオーディオプレーヤ等の需要が急増してきている。
このような周辺装置は、主に、実装基板と、この実装基
板上に搭載されたＵＳＢコネクタ、Flashメモリ等のメ
モリが接続可能なスロットとを備えている。この実装基
板上には、さらにＵＳＢ制御回路（ＵＳＢトランシーバ
とも称する。）、マイクロコントローラユニット（以
下、ＭＣＵと称す。）、Flashメモリ等の外部装置との
インターフェイスを行うＩ／Ｏブロックとが1チップに
集積化されたコントローラＩＣが搭載されている。この
実装基板は、デジタルタルオーディオプレーヤーに内蔵
されている。
タルオーディオプレーヤ等の需要が急増してきている。
このような周辺装置は、主に、実装基板と、この実装基
板上に搭載されたＵＳＢコネクタ、Flashメモリ等のメ
モリが接続可能なスロットとを備えている。この実装基
板上には、さらにＵＳＢ制御回路（ＵＳＢトランシーバ
とも称する。）、マイクロコントローラユニット（以
下、ＭＣＵと称す。）、Flashメモリ等の外部装置との
インターフェイスを行うＩ／Ｏブロックとが1チップに
集積化されたコントローラＩＣが搭載されている。この
実装基板は、デジタルタルオーディオプレーヤーに内蔵
されている。
【０００３】ＵＳＢコネクタはＵＳＢが接続可能になっ
ており、上位装置であるＰＣと周辺装置とはＵＳＢを介
して接続される。
ており、上位装置であるＰＣと周辺装置とはＵＳＢを介
して接続される。
【０００４】ＵＳＢ制御回路は、ＵＳＢからのデータを
受信する機能、及びＵＳＢへデータを出力する機能を有
している。
受信する機能、及びＵＳＢへデータを出力する機能を有
している。
【０００５】ＭＣＵは、ＵＳＢ制御回路、及びＩ／Ｏブ
ロックが所望の動作を実行するよう、これらの回路に対
して所定の指示を与える。
ロックが所望の動作を実行するよう、これらの回路に対
して所定の指示を与える。
【０００６】スロットには周辺部品、すなわち音楽デー
タ等を格納するFlashメモリ等のメモリが接続される。
タ等を格納するFlashメモリ等のメモリが接続される。
【０００７】ＰＣに格納された音楽データは、ＰＣの制
御に基きＵＳＢを介して周辺装置へ転送され、転送され
た音楽データはＭＣＵの制御に基きＵＳＢ制御回路を介
してFlashメモリに格納される。また、Flashメモリに格
納されたデータは、ＭＣＵの制御に基きＭＣＵ、ＵＳＢ
制御回路、ＵＳＢを介してＰＣへ転送され、転送された
音楽データはＰＣに格納される。このように、音楽デー
タなどのコンテンツデータをＰＣと周辺装置間で転送す
るためにＵＳＢが使用される。
御に基きＵＳＢを介して周辺装置へ転送され、転送され
た音楽データはＭＣＵの制御に基きＵＳＢ制御回路を介
してFlashメモリに格納される。また、Flashメモリに格
納されたデータは、ＭＣＵの制御に基きＭＣＵ、ＵＳＢ
制御回路、ＵＳＢを介してＰＣへ転送され、転送された
音楽データはＰＣに格納される。このように、音楽デー
タなどのコンテンツデータをＰＣと周辺装置間で転送す
るためにＵＳＢが使用される。
【０００８】以上のような周辺装置は、携帯可能である
が故に、電池で駆動される。従って、電池の消耗を抑え
るため、周辺装置内の動作電圧は低く設定されなければ
ならない。動作電圧とは、周辺装置に供給される電源電
圧を意味する。
が故に、電池で駆動される。従って、電池の消耗を抑え
るため、周辺装置内の動作電圧は低く設定されなければ
ならない。動作電圧とは、周辺装置に供給される電源電
圧を意味する。
【０００９】
【発明が解決しようとする課題】しかしながら、ＵＳＢ
制御回路の動作電圧、Flashメモリ等の動作電圧は規格
化されているため、例えば周辺装置の動作電圧はこの規
格化された動作電圧を無視して低くすることはできな
い。つまり、周辺装置の最低動作電圧は、ＵＳＢ制御回
路、Ｉ／Ｏブロックの規格化された動作電圧に依存して
しまう。従って、周辺装置全体（デジタルオーディオプ
レーヤ全体）としてさらなる低消費電力化は望めない。
特に、ＵＳＢを使用してデータ通信が実行されている間
は、ＵＳＢ制御回路は、比較的高い周波数のクロック信
号を使用して動作するため、電池の消耗が激しい。従っ
て、消費電力が改善された半導体装置が望まれていた。
制御回路の動作電圧、Flashメモリ等の動作電圧は規格
化されているため、例えば周辺装置の動作電圧はこの規
格化された動作電圧を無視して低くすることはできな
い。つまり、周辺装置の最低動作電圧は、ＵＳＢ制御回
路、Ｉ／Ｏブロックの規格化された動作電圧に依存して
しまう。従って、周辺装置全体（デジタルオーディオプ
レーヤ全体）としてさらなる低消費電力化は望めない。
特に、ＵＳＢを使用してデータ通信が実行されている間
は、ＵＳＢ制御回路は、比較的高い周波数のクロック信
号を使用して動作するため、電池の消耗が激しい。従っ
て、消費電力が改善された半導体装置が望まれていた。
【００１０】
【課題を解決するための手段】本発明は、上記課題を克
服するために、考え出されたものである。本願において
開示される発明のうち、代表的なものの概要は以下の通
りである。
服するために、考え出されたものである。本願において
開示される発明のうち、代表的なものの概要は以下の通
りである。
【００１１】すなわち、第１の電源電圧が供給される第
１電源端子と、第２の電源電圧が供給される第２電源端
子と、第３の電源電圧が供給される第３電源端子と、上
位装置と接続可能な第1の端子と、周辺装置と接続可能
な第２の端子と、前記第1の端子及び前記第1電源端子に
接続され、前記第1の電源電圧に基き、前記上位装置か
ら出力されたデータを受信する第1の回路ブロックと、
前記第2の端子及び前記第3の電源端子に接続され、前記
第3の電源電圧に基き、前記周辺装置から出力されたデ
ータを受信する第2の回路ブロックと、前記第2の電源端
子に接続され、前記第2の電源電圧に基き、前記第1の回
路ブロック及び前記第2の回路ブロックの動作を制御す
る第3の回路ブロックとを有する半導体装置である。
１電源端子と、第２の電源電圧が供給される第２電源端
子と、第３の電源電圧が供給される第３電源端子と、上
位装置と接続可能な第1の端子と、周辺装置と接続可能
な第２の端子と、前記第1の端子及び前記第1電源端子に
接続され、前記第1の電源電圧に基き、前記上位装置か
ら出力されたデータを受信する第1の回路ブロックと、
前記第2の端子及び前記第3の電源端子に接続され、前記
第3の電源電圧に基き、前記周辺装置から出力されたデ
ータを受信する第2の回路ブロックと、前記第2の電源端
子に接続され、前記第2の電源電圧に基き、前記第1の回
路ブロック及び前記第2の回路ブロックの動作を制御す
る第3の回路ブロックとを有する半導体装置である。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００１３】なお、説明を容易にするため、同様の構成
には同様の符号を付与する。また、重複した構成の説明
は省略する。
には同様の符号を付与する。また、重複した構成の説明
は省略する。
【００１４】（第１の実施の形態）図１は本発明の半導
体装置の概略を説明する図である。
体装置の概略を説明する図である。
【００１５】本発明の半導体装置１００１は、主に、Ｍ
ＣＵブロック１００３、ＵＳＢ制御ブロック１００５、
Ｉ／Ｏブロック１００７、電源端子１００９、電源端子
１０１１及び電源端子１０１３を有している。
ＣＵブロック１００３、ＵＳＢ制御ブロック１００５、
Ｉ／Ｏブロック１００７、電源端子１００９、電源端子
１０１１及び電源端子１０１３を有している。
【００１６】ＭＣＵブロック１００３は、電源端子１０
１１に接続されている。ＭＣＵブロック１００３内の全
ての回路は、電源端子１０１１に供給される電源電圧Ｖ
ＤＤ２に基いて動作する。ここで、電源電圧ＶＤＤ２に
基いて動作するとは、ＭＣＵブロック１００３内の回路
の電源ノードが、電源端子１０１１に接続されている
が、電源端子１００９及び電源端子１０１３には接続さ
れていないということを意味する。例えば、ＣＭＯＳイ
ンバータを例にとると、ＰＭＯＳトランジスタのソース
電極が電源端子１０１１に接続されていているが、電源
端子１００９及び電源端子１０１３には接続されていな
いことを意味する。
１１に接続されている。ＭＣＵブロック１００３内の全
ての回路は、電源端子１０１１に供給される電源電圧Ｖ
ＤＤ２に基いて動作する。ここで、電源電圧ＶＤＤ２に
基いて動作するとは、ＭＣＵブロック１００３内の回路
の電源ノードが、電源端子１０１１に接続されている
が、電源端子１００９及び電源端子１０１３には接続さ
れていないということを意味する。例えば、ＣＭＯＳイ
ンバータを例にとると、ＰＭＯＳトランジスタのソース
電極が電源端子１０１１に接続されていているが、電源
端子１００９及び電源端子１０１３には接続されていな
いことを意味する。
【００１７】ＵＳＢ制御ブロック１００５は、電源端子
１００９に接続されている。ＵＳＢ制御ブロック１００
５内の全ての回路は、電源端子１００９に供給される電
源電圧ＶＤＤ１に基いて動作する。ここで、電源電圧Ｖ
ＤＤ１に基いて動作するとは、ＵＳＢ制御ブロック１０
０５内の回路の電源ノードが、電源端子１００９に接続
されているが、電源端子１０１１及び電源端子１０１３
には接続されていないということを意味する。例えば、
ＣＭＯＳインバータの場合、ＰＭＯＳトランジスタのソ
ース電極が電源端子１００９に接続されていているが、
電源端子１０１１及び電源端子１０１３には接続されて
いないことを意味する。
１００９に接続されている。ＵＳＢ制御ブロック１００
５内の全ての回路は、電源端子１００９に供給される電
源電圧ＶＤＤ１に基いて動作する。ここで、電源電圧Ｖ
ＤＤ１に基いて動作するとは、ＵＳＢ制御ブロック１０
０５内の回路の電源ノードが、電源端子１００９に接続
されているが、電源端子１０１１及び電源端子１０１３
には接続されていないということを意味する。例えば、
ＣＭＯＳインバータの場合、ＰＭＯＳトランジスタのソ
ース電極が電源端子１００９に接続されていているが、
電源端子１０１１及び電源端子１０１３には接続されて
いないことを意味する。
【００１８】Ｉ／Ｏブロック１００７は、電源端子１０
１３に接続されている。Ｉ／Ｏブロック１００７内の全
ての回路は、電源端子１０１３に供給される電源電圧Ｖ
ＤＤ３に基いて動作する。ここで、電源電圧ＶＤＤ３に
基いて動作するとは、Ｉ／Ｏブロック１００７内の回路
の電源ノードが、電源端子１０１３に接続されている
が、電源端子１００９及び電源端子１０１１には接続さ
れていないということを意味する。例えば、ＣＭＯＳイ
ンバータの場合、ＰＭＯＳトランジスタのソース電極が
電源端子１０１３に接続されているが、電源端子１００
９及び電源端子１０１１には接続されていないことを意
味する。各電源端子１００９、１０１１、１０１３に供
給される電圧のレベルについては後述する。
１３に接続されている。Ｉ／Ｏブロック１００７内の全
ての回路は、電源端子１０１３に供給される電源電圧Ｖ
ＤＤ３に基いて動作する。ここで、電源電圧ＶＤＤ３に
基いて動作するとは、Ｉ／Ｏブロック１００７内の回路
の電源ノードが、電源端子１０１３に接続されている
が、電源端子１００９及び電源端子１０１１には接続さ
れていないということを意味する。例えば、ＣＭＯＳイ
ンバータの場合、ＰＭＯＳトランジスタのソース電極が
電源端子１０１３に接続されているが、電源端子１００
９及び電源端子１０１１には接続されていないことを意
味する。各電源端子１００９、１０１１、１０１３に供
給される電圧のレベルについては後述する。
【００１９】本発明の半導体装置１００１の特徴点の１
つは、ＭＣＵブロック１００３を構成する回路の電源ノ
ードと、ＵＳＢ制御ブロック１００５を構成する回路の
電源ノードと、Ｉ／Ｏブロック１００７を構成する回路
の電源ノードとが互いに電気的に分離されていることで
ある。このような構成を、以下セパレート電源方式と称
す。このようなセパレート電源方式の半導体装置に電源
電圧を供給する方法をセパレート電源供給方法と称す。
つは、ＭＣＵブロック１００３を構成する回路の電源ノ
ードと、ＵＳＢ制御ブロック１００５を構成する回路の
電源ノードと、Ｉ／Ｏブロック１００７を構成する回路
の電源ノードとが互いに電気的に分離されていることで
ある。このような構成を、以下セパレート電源方式と称
す。このようなセパレート電源方式の半導体装置に電源
電圧を供給する方法をセパレート電源供給方法と称す。
【００２０】本発明の半導体装置１００１は、例えばＵ
ＳＢ１０１９を介して上位装置であるＰＣ１０１５と接
続され、スロットもしくはデータバス１０２１を介して
周辺部品であるフラッシュメモリ１０１７と接続され
る。半導体装置１００１は、例えばＰＣ１０１５とフラ
ッシュメモリ１０１７との間で行われるデータ転送を制
御する。
ＳＢ１０１９を介して上位装置であるＰＣ１０１５と接
続され、スロットもしくはデータバス１０２１を介して
周辺部品であるフラッシュメモリ１０１７と接続され
る。半導体装置１００１は、例えばＰＣ１０１５とフラ
ッシュメモリ１０１７との間で行われるデータ転送を制
御する。
【００２１】ＭＣＵブロック１００３、ＵＳＢ制御ブロ
ック１００５、Ｉ／Ｏブロック１００７は、１つの半導
体チップに集積化されている。集積化された半導体チッ
プは、樹脂封止工程等を経てパッケージングされ、図示
のような半導体装置１００１となる。なお、ＭＣＵブロ
ック１００３、ＵＳＢ制御ブロック１００５、Ｉ／Ｏブ
ロック１００７は、必ずしも１つの半導体チップに集積
化されていなくても良い。例えば、ＭＣＵブロック１０
０３とＩ／Ｏブロック１００７とが第１の半導体チップ
に集積化され、ＵＳＢ制御ブロック１００５が第２の半
導体チップに集積化されていても良い。この場合、第１
の半導体チップと第２の半導体チップは、樹脂封止工程
等を経てパッケージングされ、図示のような半導体装置
１００１となる。パッケージングされた半導体装置１０
０１の概観については後述する。
ック１００５、Ｉ／Ｏブロック１００７は、１つの半導
体チップに集積化されている。集積化された半導体チッ
プは、樹脂封止工程等を経てパッケージングされ、図示
のような半導体装置１００１となる。なお、ＭＣＵブロ
ック１００３、ＵＳＢ制御ブロック１００５、Ｉ／Ｏブ
ロック１００７は、必ずしも１つの半導体チップに集積
化されていなくても良い。例えば、ＭＣＵブロック１０
０３とＩ／Ｏブロック１００７とが第１の半導体チップ
に集積化され、ＵＳＢ制御ブロック１００５が第２の半
導体チップに集積化されていても良い。この場合、第１
の半導体チップと第２の半導体チップは、樹脂封止工程
等を経てパッケージングされ、図示のような半導体装置
１００１となる。パッケージングされた半導体装置１０
０１の概観については後述する。
【００２２】図２は、本発明の半導体装置１００１の使
用方法の一例を説明する図である。
用方法の一例を説明する図である。
【００２３】図２には、上記セパレート電源供給方法を
実現するために、電源端子１００９と電源端子１０１１
との間に電源電圧降下手段としてのダイオード２００１
が接続され、電源端子１０１１と電源端子１０１３との
間に電源電圧降下手段としてのダイオード２００３、２
００５が接続されている例が示されている。
実現するために、電源端子１００９と電源端子１０１１
との間に電源電圧降下手段としてのダイオード２００１
が接続され、電源端子１０１１と電源端子１０１３との
間に電源電圧降下手段としてのダイオード２００３、２
００５が接続されている例が示されている。
【００２４】例えば、ダイオード２００１のアノード及
びダイオード２００５のアノードに３．３Ｖが供給され
ると、ＵＳＢ制御ブロック１００５及びＩ／Ｏブロック
１００７にはそれぞれ３．３Ｖが供給される。よって、
ＵＳＢ制御ブロック１００５及びＩ／Ｏブロック１００
７はそれぞれ３．３Ｖで動作する。
びダイオード２００５のアノードに３．３Ｖが供給され
ると、ＵＳＢ制御ブロック１００５及びＩ／Ｏブロック
１００７にはそれぞれ３．３Ｖが供給される。よって、
ＵＳＢ制御ブロック１００５及びＩ／Ｏブロック１００
７はそれぞれ３．３Ｖで動作する。
【００２５】一方、電源端子１０１１には、下記の式
（１）、もしくは式（２）のいずれか高い方の電圧が現
れる。すなわち、ダイオード２００１、２００３、２０
０５は、外部から供給された２つの電源電圧のうちの一
方を選択するスイッチング素子として機能する。“外部
から供給された２つの電源電圧のうちの一方を選択す
る”とは、図２で示された経路Ａが選択されるか、経路
Ｂが選択されるかということを意味する。
（１）、もしくは式（２）のいずれか高い方の電圧が現
れる。すなわち、ダイオード２００１、２００３、２０
０５は、外部から供給された２つの電源電圧のうちの一
方を選択するスイッチング素子として機能する。“外部
から供給された２つの電源電圧のうちの一方を選択す
る”とは、図２で示された経路Ａが選択されるか、経路
Ｂが選択されるかということを意味する。
【００２６】 （ダイオード２００１のアノードの電圧）−（ダイオード２００１の順方向降 下電圧Ｖｆ）・・・式（１） （ダイオード２００５のアノードの電圧）−（ダイオード２００３の順方向降 下電圧Ｖｆ＋ダイオード２００５の順方向降下電圧Ｖｆ）・・・式（２） ここで、ダイオードの順方向降下電圧Ｖｆは、約０．４
５Ｖであると仮定する。
５Ｖであると仮定する。
【００２７】今、ダイオード２００１のアノードの電圧
及びダイオード２００５のアノードの電圧が共に３．３
Ｖであるため、電源端子１０１１には、上記式（１）で
計算された電圧レベルが現れる。（経路Ａが選択され
る。）すなわち、電源端子１０１１には３．３Ｖ−０．
４５Ｖ＝２．８５Ｖが現れる。電源端子１０１１に２．
８５Ｖが供給されると、ＭＣＵブロック１００３は２．
８５Ｖで動作する。電源端子１００９，１０１１、１０
１３の全てに電源電圧が供給されている状態を第１のモ
ードと称す。
及びダイオード２００５のアノードの電圧が共に３．３
Ｖであるため、電源端子１０１１には、上記式（１）で
計算された電圧レベルが現れる。（経路Ａが選択され
る。）すなわち、電源端子１０１１には３．３Ｖ−０．
４５Ｖ＝２．８５Ｖが現れる。電源端子１０１１に２．
８５Ｖが供給されると、ＭＣＵブロック１００３は２．
８５Ｖで動作する。電源端子１００９，１０１１、１０
１３の全てに電源電圧が供給されている状態を第１のモ
ードと称す。
【００２８】一方、ダイオード２００１のアノードの電
圧が０Ｖであり、ダイオード２００５のアノードの電圧
が３．３Ｖである時は、電源端子１０１１には、上記式
（２）で計算された電圧レベルが現れる。（経路Ｂが選
択される。）すなわち、電源端子１０１１には３．３Ｖ
−（０．４５Ｖ＋０．４５Ｖ）＝２．４Ｖが現れる。電
源端子１０１１に２．４Ｖが供給されると、ＭＣＵブロ
ック１００３は２．４Ｖで動作する。電源端子１０１
１、１０１３に電源電圧が供給されているが、電源端子
１００９には電源電圧が供給されていない状態を第２の
モードと称す。
圧が０Ｖであり、ダイオード２００５のアノードの電圧
が３．３Ｖである時は、電源端子１０１１には、上記式
（２）で計算された電圧レベルが現れる。（経路Ｂが選
択される。）すなわち、電源端子１０１１には３．３Ｖ
−（０．４５Ｖ＋０．４５Ｖ）＝２．４Ｖが現れる。電
源端子１０１１に２．４Ｖが供給されると、ＭＣＵブロ
ック１００３は２．４Ｖで動作する。電源端子１０１
１、１０１３に電源電圧が供給されているが、電源端子
１００９には電源電圧が供給されていない状態を第２の
モードと称す。
【００２９】図２における半導体装置１００１の使用方
法として、次のような例が考えられる。以下の例は、半
導体装置１００１がデジタルオーディオプレーヤ等の携
帯可能な装置に組み込まれ、上位装置であるＰＣにＵＳ
Ｂを介して接続されている場合が想定されている。
法として、次のような例が考えられる。以下の例は、半
導体装置１００１がデジタルオーディオプレーヤ等の携
帯可能な装置に組み込まれ、上位装置であるＰＣにＵＳ
Ｂを介して接続されている場合が想定されている。
【００３０】電池によって駆動され３．３Ｖの電源電圧
を出力する第１のレギュレータの出力を電源端子１０１
３に接続し、ＵＳＢの電源バスによって駆動され３．３
Ｖの電源電圧を出力する第２のレギュレータの出力を電
源端子１００９に接続する。第１及び第２のレギュレー
タがともに３．３Ｖを出力している場合、半導体装置１
００１は、上記第１のモードになる。
を出力する第１のレギュレータの出力を電源端子１０１
３に接続し、ＵＳＢの電源バスによって駆動され３．３
Ｖの電源電圧を出力する第２のレギュレータの出力を電
源端子１００９に接続する。第１及び第２のレギュレー
タがともに３．３Ｖを出力している場合、半導体装置１
００１は、上記第１のモードになる。
【００３１】この第１のモードにおいては、経路Ａが選
択されるので、ＭＣＵブロック１００３、ＵＳＢ制御ブ
ロック１００５は、ＵＳＢの電源バスの電源電圧に基い
て動作するが、電池の起電力に基いて動作するブロック
はＩ／Ｏブロック１００７のみである。ＵＳＢ制御ブロ
ック１００５は、比較的高い周波数のクロック信号を使
用して動作する。しかし、ＵＳＢ制御ブロック１００５
の電源電圧は電池から供給されないので、電池の消耗を
抑える事が可能である。言い換えると、ＵＳＢ制御ブロ
ック１００５の電源電圧であるＵＳＢの電源バスには、
上位装置であるＰＣから供給されるため、電池の起電力
が、ＭＣＵブロック１００３とＵＳＢ制御ブロック１０
０５により消費されることはない。
択されるので、ＭＣＵブロック１００３、ＵＳＢ制御ブ
ロック１００５は、ＵＳＢの電源バスの電源電圧に基い
て動作するが、電池の起電力に基いて動作するブロック
はＩ／Ｏブロック１００７のみである。ＵＳＢ制御ブロ
ック１００５は、比較的高い周波数のクロック信号を使
用して動作する。しかし、ＵＳＢ制御ブロック１００５
の電源電圧は電池から供給されないので、電池の消耗を
抑える事が可能である。言い換えると、ＵＳＢ制御ブロ
ック１００５の電源電圧であるＵＳＢの電源バスには、
上位装置であるＰＣから供給されるため、電池の起電力
が、ＭＣＵブロック１００３とＵＳＢ制御ブロック１０
０５により消費されることはない。
【００３２】第１のレギュレータが３．３Ｖを出力し、
第２のレギュレータが０Ｖを出力している場合、すなわ
ち、半導体装置１００１が上位装置から切り離されてい
る場合、ＵＳＢの電源バスから半導体装置１００１への
電源電圧の供給が停止される。半導体装置１００１は、
上記第２のモードになる。
第２のレギュレータが０Ｖを出力している場合、すなわ
ち、半導体装置１００１が上位装置から切り離されてい
る場合、ＵＳＢの電源バスから半導体装置１００１への
電源電圧の供給が停止される。半導体装置１００１は、
上記第２のモードになる。
【００３３】この第２のモードにおいては、電源端子１
００９に電源電圧が供給されないので、ＵＳＢ制御ブロ
ック１００５は動作を停止する。この第２のモードにお
いては、半導体装置１００１が上位装置であるＰＣから
切り離されている。この第２のモードは、データの送受
信（あるいはデータの通信とも称される。）が半導体装
置１００１とＰＣとの間で実行されないモードであるの
で、ＵＳＢ制御ブロック１００５は動作を行う必要がな
い。従って、電源端子１００９には電源電圧が供給され
る必要はない。
００９に電源電圧が供給されないので、ＵＳＢ制御ブロ
ック１００５は動作を停止する。この第２のモードにお
いては、半導体装置１００１が上位装置であるＰＣから
切り離されている。この第２のモードは、データの送受
信（あるいはデータの通信とも称される。）が半導体装
置１００１とＰＣとの間で実行されないモードであるの
で、ＵＳＢ制御ブロック１００５は動作を行う必要がな
い。従って、電源端子１００９には電源電圧が供給され
る必要はない。
【００３４】電源端子１０１１には２．４Ｖが供給さ
れ、電源端子１０１３には３．３Ｖが供給される。電源
端子１０１１、１０１３に供給される電源電圧は、第１
のレギュレータを介して電池から供給される。第２のモ
ードにおいては、Ｉ／Ｏブロック１００７に加えて、Ｍ
ＣＵブロック１００３が電池の起電力に基いて動作す
る。しかしながら、ＭＣＵブロック１００３の電源電圧
２．４Ｖは、Ｉ／Ｏブロック１００７の電源電圧３．３
Ｖよりも低い。
れ、電源端子１０１３には３．３Ｖが供給される。電源
端子１０１１、１０１３に供給される電源電圧は、第１
のレギュレータを介して電池から供給される。第２のモ
ードにおいては、Ｉ／Ｏブロック１００７に加えて、Ｍ
ＣＵブロック１００３が電池の起電力に基いて動作す
る。しかしながら、ＭＣＵブロック１００３の電源電圧
２．４Ｖは、Ｉ／Ｏブロック１００７の電源電圧３．３
Ｖよりも低い。
【００３５】従って、本発明に基くセパレート電源供給
方法を採用すると、ＭＣＵブロック１００３の電源電圧
がＩ／Ｏブロック１００７の電源電圧と同じである場合
に比較して、電池の消耗をより抑えることができる。
方法を採用すると、ＭＣＵブロック１００３の電源電圧
がＩ／Ｏブロック１００７の電源電圧と同じである場合
に比較して、電池の消耗をより抑えることができる。
【００３６】さらに、本発明に基くセパレート電源供給
方法を採用すると、上位装置とデータの送受信を行うＵ
ＳＢ制御ブロック１００５には、電池の起電力に基く電
源電圧が供給されない。従って、ＵＳＢ制御ブロック、
ＭＣＵブロック、Ｉ／Ｏブロック等の全ての回路に対し
て、電池の起電力に基く電源電圧が供給される一般的な
携帯可能な装置に比較して、電池の消耗をより抑えるこ
とができる。なぜなら、動作に必要な回路ブロックのみ
に電源電圧が供給されるからである。
方法を採用すると、上位装置とデータの送受信を行うＵ
ＳＢ制御ブロック１００５には、電池の起電力に基く電
源電圧が供給されない。従って、ＵＳＢ制御ブロック、
ＭＣＵブロック、Ｉ／Ｏブロック等の全ての回路に対し
て、電池の起電力に基く電源電圧が供給される一般的な
携帯可能な装置に比較して、電池の消耗をより抑えるこ
とができる。なぜなら、動作に必要な回路ブロックのみ
に電源電圧が供給されるからである。
【００３７】以上の使用例では、電源端子１００９に供
給される電源電圧がＵＳＢの電源バスから供給される例
が説明されている。しかしながら、電源端子１００９に
供給される電源電圧は、ＵＳＢの電源バスに限定される
ものではない。電源端子１００９に供給される電源電圧
は、上位装置から供給される電源電圧であれば良い。言
い換えると、電源端子１００９に供給される電源電圧
は、電池から供給される電源電圧以外のものであり、か
つ上位装置から供給される電源電圧であれば良い。
給される電源電圧がＵＳＢの電源バスから供給される例
が説明されている。しかしながら、電源端子１００９に
供給される電源電圧は、ＵＳＢの電源バスに限定される
ものではない。電源端子１００９に供給される電源電圧
は、上位装置から供給される電源電圧であれば良い。言
い換えると、電源端子１００９に供給される電源電圧
は、電池から供給される電源電圧以外のものであり、か
つ上位装置から供給される電源電圧であれば良い。
【００３８】また以上の使用例では、電源端子１００９
に供給される電源電圧ＶＤＤ１が３．３Ｖ、電源端子１
０１１に供給される電源電圧ＶＤＤ２が２．４Ｖ〜２．
８５Ｖ、電源端子１０１３に供給される電源電圧ＶＤＤ
３が３．３Ｖである例が説明されている。しかしなが
ら、本発明のセパレート電源供給方法が、これらの電源
電圧の値に限定されるものと解釈されるものではない。
少なくとも第２のモード時において、ＭＣＵブロックに
供給される電源電圧が、他のいかなるブロックに供給さ
れる電源電圧よりも低くなるような供給方法であれば良
い。
に供給される電源電圧ＶＤＤ１が３．３Ｖ、電源端子１
０１１に供給される電源電圧ＶＤＤ２が２．４Ｖ〜２．
８５Ｖ、電源端子１０１３に供給される電源電圧ＶＤＤ
３が３．３Ｖである例が説明されている。しかしなが
ら、本発明のセパレート電源供給方法が、これらの電源
電圧の値に限定されるものと解釈されるものではない。
少なくとも第２のモード時において、ＭＣＵブロックに
供給される電源電圧が、他のいかなるブロックに供給さ
れる電源電圧よりも低くなるような供給方法であれば良
い。
【００３９】さらに、図２の使用例では、電源端子１０
１１に現れる電源電圧ＶＤＤ２を、電源端子１０１３に
現れる電源電圧ＶＤＤ３よりも低くするための手段とし
てダイオード２００３、２００５が開示されている。し
かしながら、本発明のセパレート電源供給方法が、以上
の構成に限定されるものと解釈されるものではない。電
池の起電力に基き２．４Ｖの電源電圧及び３．３Ｖの電
源電圧を出力するレギュレータを、電源端子１０１１及
び電源端子１０１３に接続しても良い。要するに、ＶＤ
Ｄ２＜ＶＤＤ３なる関係が電池の起電力に基き生成でき
れば良い。但し、この場合、電源端子１０１１とレギュ
レータの出力端子との間には、逆流防止用のダイオード
を設けることが望ましい。
１１に現れる電源電圧ＶＤＤ２を、電源端子１０１３に
現れる電源電圧ＶＤＤ３よりも低くするための手段とし
てダイオード２００３、２００５が開示されている。し
かしながら、本発明のセパレート電源供給方法が、以上
の構成に限定されるものと解釈されるものではない。電
池の起電力に基き２．４Ｖの電源電圧及び３．３Ｖの電
源電圧を出力するレギュレータを、電源端子１０１１及
び電源端子１０１３に接続しても良い。要するに、ＶＤ
Ｄ２＜ＶＤＤ３なる関係が電池の起電力に基き生成でき
れば良い。但し、この場合、電源端子１０１１とレギュ
レータの出力端子との間には、逆流防止用のダイオード
を設けることが望ましい。
【００４０】図３は、本発明の半導体装置１００１のブ
ロック図である。図３は、図１に示されている半導体装
置１００１をより詳細に説明した図である。
ロック図である。図３は、図１に示されている半導体装
置１００１をより詳細に説明した図である。
【００４１】半導体装置１００１には、先に説明した電
源端子１００９、電源端子１０１１、電源端子１０１３
の他に、データ端子３００１、３００３、接地端子３０
０７、及びバス接続検出端子３００９とが設けられてい
る。半導体装置１００１には、その他にも多くの端子が
存在するが、本発明の説明を容易にするため全ての端子
は開示されていない。
源端子１００９、電源端子１０１１、電源端子１０１３
の他に、データ端子３００１、３００３、接地端子３０
０７、及びバス接続検出端子３００９とが設けられてい
る。半導体装置１００１には、その他にも多くの端子が
存在するが、本発明の説明を容易にするため全ての端子
は開示されていない。
【００４２】データ端子３００１、３００３、電源端子
１００９、接地端子３００７は、ＵＳＢを構成する４本
のラインに対応している。データ端子３００１、３００
３は、ＵＳＢ制御ブロック１００５に接続されている。
１００９、接地端子３００７は、ＵＳＢを構成する４本
のラインに対応している。データ端子３００１、３００
３は、ＵＳＢ制御ブロック１００５に接続されている。
【００４３】データ端子３００１は、ＵＳＢの第１のデ
ータ線を介して転送される上位装置からのデータＤ＋を
受信するための端子である。さらに、データ端子３００
１は、Ｉ／Ｏブロック１００７を介して受信した、図示
しないフラッシュメモリ等の周辺部品からのデータＤ＋
をＵＳＢの第１のデータ線に対して送信するための端子
である。この周辺部品からのデータＤ＋には、ＭＣＵブ
ロック１００３で処理されたデータも含まれる。
ータ線を介して転送される上位装置からのデータＤ＋を
受信するための端子である。さらに、データ端子３００
１は、Ｉ／Ｏブロック１００７を介して受信した、図示
しないフラッシュメモリ等の周辺部品からのデータＤ＋
をＵＳＢの第１のデータ線に対して送信するための端子
である。この周辺部品からのデータＤ＋には、ＭＣＵブ
ロック１００３で処理されたデータも含まれる。
【００４４】データ端子３００３は、ＵＳＢの第２のデ
ータ線を介して転送される上位装置からのデータＤ−を
受信するための端子である。さらに、データ端子３００
３は、Ｉ／Ｏブロック１００７を介して受信した、図示
しないフラッシュメモリ等の周辺部品からのデータをデ
ータＤ−としてＵＳＢの第２のデータ線に対して送信す
るための端子である。この周辺部品からのデータには、
ＭＣＵブロック１００３で処理されたデータである場合
もある。データＤ＋とデータＤ−とは互いに相補的であ
る。故に、データ端子３００１に接続されるＵＳＢのう
ちの1本のバス及びデータ端子３００３に接続されるＵ
ＳＢのうちの1本のバスは、データバス対と称される。
ータ線を介して転送される上位装置からのデータＤ−を
受信するための端子である。さらに、データ端子３００
３は、Ｉ／Ｏブロック１００７を介して受信した、図示
しないフラッシュメモリ等の周辺部品からのデータをデ
ータＤ−としてＵＳＢの第２のデータ線に対して送信す
るための端子である。この周辺部品からのデータには、
ＭＣＵブロック１００３で処理されたデータである場合
もある。データＤ＋とデータＤ−とは互いに相補的であ
る。故に、データ端子３００１に接続されるＵＳＢのう
ちの1本のバス及びデータ端子３００３に接続されるＵ
ＳＢのうちの1本のバスは、データバス対と称される。
【００４５】ＵＳＢ制御ブロック１００５は、例えば６
ＭＨｚのクロック信号を４８ＭＨｚのクロック信号に逓
倍するＰＬＬ回路３０１１を有する。ＵＳＢ制御ブロッ
ク１００５は、ＰＬＬ回路３０１１の出力に基き、デー
タバス対からのデータを受信する。この受信したデータ
は、ＣＰＵの指示に基づき、他の回路、例えばＭＣＵブ
ロック１００３内のＤＭＡブロック３０１３へ転送され
る。さらに、ＵＳＢ制御ブロック１００５は、ＣＰＵの
指示に基き、他の回路、例えばＤＭＡブロック３０１３
に格納されたデータをデータバス対を介して上位装置へ
転送する。
ＭＨｚのクロック信号を４８ＭＨｚのクロック信号に逓
倍するＰＬＬ回路３０１１を有する。ＵＳＢ制御ブロッ
ク１００５は、ＰＬＬ回路３０１１の出力に基き、デー
タバス対からのデータを受信する。この受信したデータ
は、ＣＰＵの指示に基づき、他の回路、例えばＭＣＵブ
ロック１００３内のＤＭＡブロック３０１３へ転送され
る。さらに、ＵＳＢ制御ブロック１００５は、ＣＰＵの
指示に基き、他の回路、例えばＤＭＡブロック３０１３
に格納されたデータをデータバス対を介して上位装置へ
転送する。
【００４６】ＵＳＢを使用したデータ転送は、１２Ｍｂ
ｐｓ（フルスピード）、１．５Ｍｂｐｓ（スロースピー
ド）の速度で実行される。データ転送がこのような速度
で実現されるためには、ＵＳＢ制御ブロック１００５
は、４８ＭＨｚという比較的高い周波数で動作すること
が要求される。一方、ＭＣＵブロック１００３は、１２
ＭＨｚという比較的低い周波数で動作させることによ
り、半導体装置全体の低消費電力化が図られている。特
に、先に説明したような第２のモードにおいては、この
効果は顕著である。
ｐｓ（フルスピード）、１．５Ｍｂｐｓ（スロースピー
ド）の速度で実行される。データ転送がこのような速度
で実現されるためには、ＵＳＢ制御ブロック１００５
は、４８ＭＨｚという比較的高い周波数で動作すること
が要求される。一方、ＭＣＵブロック１００３は、１２
ＭＨｚという比較的低い周波数で動作させることによ
り、半導体装置全体の低消費電力化が図られている。特
に、先に説明したような第２のモードにおいては、この
効果は顕著である。
【００４７】ＭＣＵブロック１００３は、図示したよう
に、ＣＰＵと、割り込み要求発生回路ＩＮＴ、タイマ、
ＰＷＭ、ＡＤコンバータ、ＲＯＭ、ＲＡＭ等の周辺回路
とで構成されている。これらＣＰＵ及び周辺回路は一般
的なものであるため、これらの詳細な説明は省略する。
但し、割り込み要求発生回路ＩＮＴに関する説明は後述
する。
に、ＣＰＵと、割り込み要求発生回路ＩＮＴ、タイマ、
ＰＷＭ、ＡＤコンバータ、ＲＯＭ、ＲＡＭ等の周辺回路
とで構成されている。これらＣＰＵ及び周辺回路は一般
的なものであるため、これらの詳細な説明は省略する。
但し、割り込み要求発生回路ＩＮＴに関する説明は後述
する。
【００４８】ＭＣＵブロック１００３は、さらに周辺回
路としてDirect Memory Access block（以下、ＤＭＡブ
ロックと称す。）を含む。このＤＭＡブロック３０１３
は、ＵＳＢ制御ブロック１００５から転送されたデータ
Ｄ＋、Ｄ−を一時的に格納し、この格納されたデータを
Ｉ／Ｏブロック１００７に接続されるフラッシュメモリ
等の周辺部品へ転送する。さらに、このＤＭＡブロック
３０１３は、Ｉ／Ｏブロック１００７に接続されるフラ
ッシュメモリ等の周辺部品から転送されたデータを一時
的に格納し、ＵＳＢ制御ブロック１００５へ転送する。
路としてDirect Memory Access block（以下、ＤＭＡブ
ロックと称す。）を含む。このＤＭＡブロック３０１３
は、ＵＳＢ制御ブロック１００５から転送されたデータ
Ｄ＋、Ｄ−を一時的に格納し、この格納されたデータを
Ｉ／Ｏブロック１００７に接続されるフラッシュメモリ
等の周辺部品へ転送する。さらに、このＤＭＡブロック
３０１３は、Ｉ／Ｏブロック１００７に接続されるフラ
ッシュメモリ等の周辺部品から転送されたデータを一時
的に格納し、ＵＳＢ制御ブロック１００５へ転送する。
【００４９】ＵＳＢ制御ブロック１００５からＤＭＡブ
ロック３０１３へのデータの転送は、ＣＰＵからの指示
により逐次実行されるものではない。よって、データ転
送が高速に実行される。このようなデータ転送は、ＤＭ
Ａ転送として知られている。
ロック３０１３へのデータの転送は、ＣＰＵからの指示
により逐次実行されるものではない。よって、データ転
送が高速に実行される。このようなデータ転送は、ＤＭ
Ａ転送として知られている。
【００５０】ＭＣＵブロック１００３はさらに、ＵＳＢ
制御ブロック１００５から転送されたデータＤ＋，Ｄ−
に基いて、ＭＣＵブロック１００３内の所定の回路の動
作を制御する制御信号を発生する機能を有する。
制御ブロック１００５から転送されたデータＤ＋，Ｄ−
に基いて、ＭＣＵブロック１００３内の所定の回路の動
作を制御する制御信号を発生する機能を有する。
【００５１】バス接続検出端子３００９には、ＵＳＢコ
ネクタを介して、ＵＳＢを構成する電源バス５００１
（Ｖｂｕｓと称される。）が接続される。割り込み要求
発生回路ＩＮＴは端子３００９に接続されており、この
端子３００９の電位レベルをモニターする。割り込み要
求発生回路ＩＮＴは、この端子３００９の電位レベルを
モニターすることによって、ＵＳＢが半導体装置１００
１に接続されたことを検知し、ＣＰＵに割込み要求を出
力する。この割込み要求によって、ＣＰＵは、半導体装
置１００１が上位装置であるＰＣと接続されたことを認
識する。
ネクタを介して、ＵＳＢを構成する電源バス５００１
（Ｖｂｕｓと称される。）が接続される。割り込み要求
発生回路ＩＮＴは端子３００９に接続されており、この
端子３００９の電位レベルをモニターする。割り込み要
求発生回路ＩＮＴは、この端子３００９の電位レベルを
モニターすることによって、ＵＳＢが半導体装置１００
１に接続されたことを検知し、ＣＰＵに割込み要求を出
力する。この割込み要求によって、ＣＰＵは、半導体装
置１００１が上位装置であるＰＣと接続されたことを認
識する。
【００５２】Ｉ／Ｏブロック１００７は、半導体装置１
００１内のデータを周辺部品である例えばフラッシュメ
モリに出力する機能及びフラッシュメモリのデータを入
力する機能を有する。Ｉ／Ｏブロック１００７は、主に
入出力バッファで構成されている。この入出力バッファ
の電源電圧ＶＤＤ３は、ＭＣＵブロック１００３の電源
電圧ＶＤＤ２及びＵＳＢ制御ブロック１００５の電源電
圧ＶＤＤ１とは独立して、周辺部品の動作電圧に対応し
て設定可能になっている。すなわち、半導体装置１００
１には、上記したセパレート電源方式が採用されてい
る。
００１内のデータを周辺部品である例えばフラッシュメ
モリに出力する機能及びフラッシュメモリのデータを入
力する機能を有する。Ｉ／Ｏブロック１００７は、主に
入出力バッファで構成されている。この入出力バッファ
の電源電圧ＶＤＤ３は、ＭＣＵブロック１００３の電源
電圧ＶＤＤ２及びＵＳＢ制御ブロック１００５の電源電
圧ＶＤＤ１とは独立して、周辺部品の動作電圧に対応し
て設定可能になっている。すなわち、半導体装置１００
１には、上記したセパレート電源方式が採用されてい
る。
【００５３】具体的には、周辺部品であるフラッシュメ
モリの動作電圧が３．３Ｖであるため、入出力バッファ
には３．３Ｖが供給可能になっている。
モリの動作電圧が３．３Ｖであるため、入出力バッファ
には３．３Ｖが供給可能になっている。
【００５４】Ｉ／Ｏブロック１００７にはさらに、発振
回路３０１５が設けられている。発振回路３０１５は、
例えば１２ＭＨｚの発振信号を生成し、この発振信号に
基くクロック信号を出力する。このクロック信号は、レ
ベルシフタ３０１７を介してＭＣＵブロック１００３に
出力される。ＭＣＵブロック１００３は、この１２ＭＨ
ｚのクロック信号に基き動作する。１２ＭＨｚのクロッ
ク信号は、１／２分周回路３０２３に供給され、６ＭＨ
ｚのクロック信号に分周される。６ＭＨｚのクロック信
号は、レベルシフタ３０１９を介してＵＳＢ制御ブロッ
ク１００５内のＰＬＬ回路３０１１に伝達される。ＰＬ
Ｌ回路３０１１は、６ＭＨｚのクロック信号を８倍に逓
倍し、４８ＭＨｚのクロック信号を出力する。ＵＳＢ制
御ブロック１００５は、この４８ＭＨｚのクロック信号
に基き動作する。
回路３０１５が設けられている。発振回路３０１５は、
例えば１２ＭＨｚの発振信号を生成し、この発振信号に
基くクロック信号を出力する。このクロック信号は、レ
ベルシフタ３０１７を介してＭＣＵブロック１００３に
出力される。ＭＣＵブロック１００３は、この１２ＭＨ
ｚのクロック信号に基き動作する。１２ＭＨｚのクロッ
ク信号は、１／２分周回路３０２３に供給され、６ＭＨ
ｚのクロック信号に分周される。６ＭＨｚのクロック信
号は、レベルシフタ３０１９を介してＵＳＢ制御ブロッ
ク１００５内のＰＬＬ回路３０１１に伝達される。ＰＬ
Ｌ回路３０１１は、６ＭＨｚのクロック信号を８倍に逓
倍し、４８ＭＨｚのクロック信号を出力する。ＵＳＢ制
御ブロック１００５は、この４８ＭＨｚのクロック信号
に基き動作する。
【００５５】ＵＳＢ制御ブロック１００５とＭＣＵブロ
ック１００３との間には、レベルシフタ３０１９が設け
られている。ＭＣＵブロック１００３とＩ／Ｏブロック
１００７との間には、レベルシフタ３０１７、３０２１
が設けられている。このように、電源電圧が異なるブロ
ック間には、レベルシフタを設けなくてはならない。こ
のことは、本技術分野においては周知な技術である。
ック１００３との間には、レベルシフタ３０１９が設け
られている。ＭＣＵブロック１００３とＩ／Ｏブロック
１００７との間には、レベルシフタ３０１７、３０２１
が設けられている。このように、電源電圧が異なるブロ
ック間には、レベルシフタを設けなくてはならない。こ
のことは、本技術分野においては周知な技術である。
【００５６】しかしながら、本発明の半導体装置１００
１には、特別なレベルシフタが採用されている。特に、
レベルシフタ３０１９には、特別な構造が要求される。
なぜなら、ＵＳＢ制御ブロック１００５は、ＵＳＢが半
導体装置１００１に接続されている時、ＵＳＢの電源バ
ス経由で電源供給を受けるが、ＵＳＢが半導体装置１０
０１から取り外された時は、電源の供給が断たれる。従
って、単に電圧レベルを変換するだけでなく、電源の供
給が断たれる時にも対応した特殊なレベルシフタが必要
なのである。
１には、特別なレベルシフタが採用されている。特に、
レベルシフタ３０１９には、特別な構造が要求される。
なぜなら、ＵＳＢ制御ブロック１００５は、ＵＳＢが半
導体装置１００１に接続されている時、ＵＳＢの電源バ
ス経由で電源供給を受けるが、ＵＳＢが半導体装置１０
０１から取り外された時は、電源の供給が断たれる。従
って、単に電圧レベルを変換するだけでなく、電源の供
給が断たれる時にも対応した特殊なレベルシフタが必要
なのである。
【００５７】図４には、レベルシフタ３０１９の詳細回
路図が示されている。
路図が示されている。
【００５８】レベルシフタ３０１９は、インバータ４０
０１、４００３、４００５及び４００７を有している。
インバータ４００１、４００３の電源ノードは、電源端
子１００９に接続された電源端子ＶＩに接続され、イン
バータ４００５、４００７の電源ノードは、電源端子１
０１１に接続された電源端子ＶＯに接続されている。
０１、４００３、４００５及び４００７を有している。
インバータ４００１、４００３の電源ノードは、電源端
子１００９に接続された電源端子ＶＩに接続され、イン
バータ４００５、４００７の電源ノードは、電源端子１
０１１に接続された電源端子ＶＯに接続されている。
【００５９】さらにレベルシフタ３０１９は、ＵＳＢ制
御ブロック１００５からのデータを受信する入力端子Ｉ
Ｎと、ＭＣＵブロック１００３へデータを出力する出力
端子ＯＵＴとを有する。
御ブロック１００５からのデータを受信する入力端子Ｉ
Ｎと、ＭＣＵブロック１００３へデータを出力する出力
端子ＯＵＴとを有する。
【００６０】さらにレベルシフタ３０１９は、ＰＭＯＳ
４０１３とＮＭＯＳ４０１５とで構成されたインバータ
ＩＮＶ１と、ＰＭＯＳ４０１７とＮＭＯＳ４０１９とで
構成されたインバータＩＮＶ２とを有する。これらイン
バータＩＮＶ１とＩＮＶ２とは互いにクロス接続されて
おり、ラッチ回路を構成している。
４０１３とＮＭＯＳ４０１５とで構成されたインバータ
ＩＮＶ１と、ＰＭＯＳ４０１７とＮＭＯＳ４０１９とで
構成されたインバータＩＮＶ２とを有する。これらイン
バータＩＮＶ１とＩＮＶ２とは互いにクロス接続されて
おり、ラッチ回路を構成している。
【００６１】さらにレベルシフタ３０１９は、ノードＮ
１に接続されたＮＭＯＳ４００９と、ノードＮ２に接続
されたＮＭＯＳ４０１１を有している。
１に接続されたＮＭＯＳ４００９と、ノードＮ２に接続
されたＮＭＯＳ４０１１を有している。
【００６２】インバータ４００１、４００３の電源ノー
ドには、ＵＳＢ制御ブロック１００５の動作電源である
ＶＤＤ１が供給されているので、インバータ４００１、
４００３は電源電圧３．３Ｖで動作する。よって、イン
バータ４００１、４００３は、０Ｖの論理Ｌレベル及び
３．３Ｖの論理Ｈレベルを出力する。
ドには、ＵＳＢ制御ブロック１００５の動作電源である
ＶＤＤ１が供給されているので、インバータ４００１、
４００３は電源電圧３．３Ｖで動作する。よって、イン
バータ４００１、４００３は、０Ｖの論理Ｌレベル及び
３．３Ｖの論理Ｈレベルを出力する。
【００６３】インバータ４００５、４００７の電源ノー
ドには、ＭＣＵブロック１００３の動作電源であるＶＤ
Ｄ２供給されているので、インバータ４００５、４００
７は第１のモードの時、電源電圧２．８５Ｖで動作し、
第２のモードの時、２．４Ｖで動作する。よって、イン
バータ４００１、４００３は、第１のモードの時、０Ｖ
の論理Ｌレベル及び２．８５Ｖの論理Ｈレベルを出力
し、第２のモードの時、０Ｖの論理Ｌレベル及び２．４
Ｖの論理Ｈレベルを出力する。
ドには、ＭＣＵブロック１００３の動作電源であるＶＤ
Ｄ２供給されているので、インバータ４００５、４００
７は第１のモードの時、電源電圧２．８５Ｖで動作し、
第２のモードの時、２．４Ｖで動作する。よって、イン
バータ４００１、４００３は、第１のモードの時、０Ｖ
の論理Ｌレベル及び２．８５Ｖの論理Ｈレベルを出力
し、第２のモードの時、０Ｖの論理Ｌレベル及び２．４
Ｖの論理Ｈレベルを出力する。
【００６４】次に、このレベルシフタ３０１９の動作を
説明する。 （半導体装置１００１が第１のモードの時）ＵＳＢ制御
ブロック１００５から論理Ｈレベル（３．３Ｖ）の信号
が入力端子ＩＮに与えられると、ＮＭＯＳ４００９がオ
ン状態になり、ノードＮ１が０Ｖになる。ノードＮ１が
０Ｖになると、ＰＭＯＳ４０１７がオン状態になるの
で、ノードＮ２が２．８５Ｖの論理Ｈレベルになる。ノ
ードＮ２が論理Ｈレベルになると、出力端子ＯＵＴが論
理Ｈレベルになる。またノードＮ２が論理Ｈレベルにな
ると、ＮＭＯＳ４０１５がオン状態になる。このよう
に、ＵＳＢ制御ブロック１００５から出力された３．３
Ｖの論理Ｈレベルが、ＭＣＵブロック１００３へ２．８
５Ｖの論理Ｈレベルとして転送されたことになる。
説明する。 （半導体装置１００１が第１のモードの時）ＵＳＢ制御
ブロック１００５から論理Ｈレベル（３．３Ｖ）の信号
が入力端子ＩＮに与えられると、ＮＭＯＳ４００９がオ
ン状態になり、ノードＮ１が０Ｖになる。ノードＮ１が
０Ｖになると、ＰＭＯＳ４０１７がオン状態になるの
で、ノードＮ２が２．８５Ｖの論理Ｈレベルになる。ノ
ードＮ２が論理Ｈレベルになると、出力端子ＯＵＴが論
理Ｈレベルになる。またノードＮ２が論理Ｈレベルにな
ると、ＮＭＯＳ４０１５がオン状態になる。このよう
に、ＵＳＢ制御ブロック１００５から出力された３．３
Ｖの論理Ｈレベルが、ＭＣＵブロック１００３へ２．８
５Ｖの論理Ｈレベルとして転送されたことになる。
【００６５】（半導体装置１００１が第２のモードの
時）この状態で、半導体装置１００１が上位装置から切
り離されてしまった場合、上位装置からの電源供給が断
たれてしまう。すなわち、半導体装置１００１は第２の
モードに入る。半導体装置１００１が第２のモードに入
ると、電源端子ＶＩのレベルがフローティング状態にな
る。しかしながら、ラッチ回路を構成するインバータＩ
ＮＶ１、ＩＮＶ２には、電源端子ＶＯから電源電圧２．
４Ｖが供給されている。従って、第１のモード時にＵＳ
Ｂブロック１００５から出力された論理Ｈレベルは、こ
のラッチ回路に記憶されている。よって、出力端子ＯＵ
Ｔの論理Ｈレベルは維持される。
時）この状態で、半導体装置１００１が上位装置から切
り離されてしまった場合、上位装置からの電源供給が断
たれてしまう。すなわち、半導体装置１００１は第２の
モードに入る。半導体装置１００１が第２のモードに入
ると、電源端子ＶＩのレベルがフローティング状態にな
る。しかしながら、ラッチ回路を構成するインバータＩ
ＮＶ１、ＩＮＶ２には、電源端子ＶＯから電源電圧２．
４Ｖが供給されている。従って、第１のモード時にＵＳ
Ｂブロック１００５から出力された論理Ｈレベルは、こ
のラッチ回路に記憶されている。よって、出力端子ＯＵ
Ｔの論理Ｈレベルは維持される。
【００６６】もし、レベルシフタ３０１９が、単なるレ
ベルシフトを実行する機能のみを有する回路であれば、
第２のモード時に出力端子ＯＵＴのレベルが不定にな
る。その結果、不定のレベルを受信するＭＣＵブロック
１００３内の回路部において不要な貫通電流が生じ、消
費電流が増大することなる。
ベルシフトを実行する機能のみを有する回路であれば、
第２のモード時に出力端子ＯＵＴのレベルが不定にな
る。その結果、不定のレベルを受信するＭＣＵブロック
１００３内の回路部において不要な貫通電流が生じ、消
費電流が増大することなる。
【００６７】本発明のレベルシフタを採用することによ
り、ＵＳＢ制御ブロック１００５の電流消費を完全に断
つことができる。その結果、半導体装置１００１全体の
消費電流を低下させることが可能になる。
り、ＵＳＢ制御ブロック１００５の電流消費を完全に断
つことができる。その結果、半導体装置１００１全体の
消費電流を低下させることが可能になる。
【００６８】図４に示した構造のレベルシフタは、複数
個設けられている。また、入力端子ＩＮがＭＣＵブロッ
ク１００３に接続され、出力端子ＯＵＴがＵＳＢ制御ブ
ロック１００５に接続され、電源端子ＶＩが電源端子１
０１１に接続され、電源端子ＶＯが電源端子１００９に
接続されているレベルシフタも、レベルシフタ３０１９
として設けられている。なぜならば、ＭＣＵブロック１
００３とＵＳＢ制御ブロック１００５との間は、双方向
にデータが転送されるからである。
個設けられている。また、入力端子ＩＮがＭＣＵブロッ
ク１００３に接続され、出力端子ＯＵＴがＵＳＢ制御ブ
ロック１００５に接続され、電源端子ＶＩが電源端子１
０１１に接続され、電源端子ＶＯが電源端子１００９に
接続されているレベルシフタも、レベルシフタ３０１９
として設けられている。なぜならば、ＭＣＵブロック１
００３とＵＳＢ制御ブロック１００５との間は、双方向
にデータが転送されるからである。
【００６９】図５は、本発明の半導体装置１００１をデ
ジタルオーディオプレーヤーに応用した例を示す図であ
る。
ジタルオーディオプレーヤーに応用した例を示す図であ
る。
【００７０】図５において、周辺部品としてのフラッシ
ュメモリ１０１７、１．５Ｖの起電力を有する電池５０
０９、電源バス５００１、接地電圧バス５００３、デー
タバス対５００５で構成されたＵＳＢを除く全ての構成
要素は、図示しない実装基板上に実装されている。実装
基板は、デジタルオーディオプレーヤーに内蔵されてい
る。
ュメモリ１０１７、１．５Ｖの起電力を有する電池５０
０９、電源バス５００１、接地電圧バス５００３、デー
タバス対５００５で構成されたＵＳＢを除く全ての構成
要素は、図示しない実装基板上に実装されている。実装
基板は、デジタルオーディオプレーヤーに内蔵されてい
る。
【００７１】フラッシュメモリ１０１７は、スロット１
０２１に着脱可能になっている。電池５００９は、図示
しない電池用ボックスに着脱可能になっている。ＵＳＢ
は、ケーブルの形態になっており、ＵＳＢコネクタに着
脱可能になっている。
０２１に着脱可能になっている。電池５００９は、図示
しない電池用ボックスに着脱可能になっている。ＵＳＢ
は、ケーブルの形態になっており、ＵＳＢコネクタに着
脱可能になっている。
【００７２】電源端子１００９と、電源バス５００１に
対応するＵＳＢコネクタの端子との間には、ＵＳＢから
供給される５Ｖの電源電圧を３．３Ｖに変換するレギュ
レータ５０１１が接続されている。電源バス５００１に
対応するＵＳＢコネクタの端子と、バス接続検出端子３
００９とは実装基板上に形成された配線で接続され、こ
の配線は例えば１Ｍオームの抵抗素子５０１３を介して
接地されている。つまり、バス接続検出端子３００９は
抵抗素子５０１３によりプルダウンされている。
対応するＵＳＢコネクタの端子との間には、ＵＳＢから
供給される５Ｖの電源電圧を３．３Ｖに変換するレギュ
レータ５０１１が接続されている。電源バス５００１に
対応するＵＳＢコネクタの端子と、バス接続検出端子３
００９とは実装基板上に形成された配線で接続され、こ
の配線は例えば１Ｍオームの抵抗素子５０１３を介して
接地されている。つまり、バス接続検出端子３００９は
抵抗素子５０１３によりプルダウンされている。
【００７３】データ端子３００１とＵＳＢコネクタとの
間には、例えば２２オームの抵抗素子５０１５が接続さ
れている。
間には、例えば２２オームの抵抗素子５０１５が接続さ
れている。
【００７４】データ端子３００３とＵＳＢコネクタとの
間には、例えば２２オームの抵抗素子５０１７が接続さ
れている。
間には、例えば２２オームの抵抗素子５０１７が接続さ
れている。
【００７５】接地端子３００７と接地電圧バス５００３
に対応するＵＳＢコネクタの端子との間は、他の配線よ
りも太い実装基板上に形成された配線で接続され、この
配線は接地されている。他の配線よりも太い配線を使用
する理由は、ノイズ低減のためである。
に対応するＵＳＢコネクタの端子との間は、他の配線よ
りも太い実装基板上に形成された配線で接続され、この
配線は接地されている。他の配線よりも太い配線を使用
する理由は、ノイズ低減のためである。
【００７６】電源端子１００９と電源端子１０１１との
間には、電源電圧降下素子としてのダイオード２００１
が接続されている。
間には、電源電圧降下素子としてのダイオード２００１
が接続されている。
【００７７】電源端子１０１１と電源端子１０１３との
間には、電圧降下素子としてのダイオード２００３とダ
イオード２００５とが直列に接続されている。
間には、電圧降下素子としてのダイオード２００３とダ
イオード２００５とが直列に接続されている。
【００７８】電源端子１０１３と、電池５００９との間
には、電池５００９から供給される１．５Ｖの電圧を
３．３Ｖに変換するレギュレータ５００７が接続されて
いる。レギュレータ５００７の出力は、フラッシュメモ
リ１０１７の電源端子５０１９にも供給されている。
には、電池５００９から供給される１．５Ｖの電圧を
３．３Ｖに変換するレギュレータ５００７が接続されて
いる。レギュレータ５００７の出力は、フラッシュメモ
リ１０１７の電源端子５０１９にも供給されている。
【００７９】図６は、半導体装置１００１の外観を示す
図である。
図である。
【００８０】図６において、“ＶＢＵＳ”が付与されて
いる端子は図５の電源端子１００９に対応し、“Ｐ９
０／ＶＢＵＳＩＮ”が付与されている端子は図５のバス
接続検出端子３００９に対応し、“Ｄ＋”が付与されて
いる端子は図５のデータ端子３００１に対応し、“Ｄ
−”が付与されている端子は図５のデータ端子３００３
に対応し、“ＶＤＤ ＣＯＲＥ”が付与されている端子
は図５の電源端子１０１１に対応し、“ＶＤＤ ＩＯ”
が付与されている端子は図５の電源端子１０１３に対応
する。図6において、“ＶＤＤ ＣＯＲＥ”が付与され
ている端子は、複数個存在するが、これらは全て半導体
装置１００１の内部で共通接続されている。“ＶＤＤ
ＩＯ”が付与されている端子についても同様である。
いる端子は図５の電源端子１００９に対応し、“Ｐ９
０／ＶＢＵＳＩＮ”が付与されている端子は図５のバス
接続検出端子３００９に対応し、“Ｄ＋”が付与されて
いる端子は図５のデータ端子３００１に対応し、“Ｄ
−”が付与されている端子は図５のデータ端子３００３
に対応し、“ＶＤＤ ＣＯＲＥ”が付与されている端子
は図５の電源端子１０１１に対応し、“ＶＤＤ ＩＯ”
が付与されている端子は図５の電源端子１０１３に対応
する。図6において、“ＶＤＤ ＣＯＲＥ”が付与され
ている端子は、複数個存在するが、これらは全て半導体
装置１００１の内部で共通接続されている。“ＶＤＤ
ＩＯ”が付与されている端子についても同様である。
【００８１】以上のようなデジタルオーチオプレーヤに
ＵＳＢケーブルが接続されることによって、このプレー
ヤが上位装置であるＰＣに接続された場合の動作（第１
のモード）と、ＵＳＢケーブルが取り外されることによ
って、このプレーヤがＰＣから離れた場所で使用可能に
なった場合の動作（第２のモード）は、上述した説明に
よって容易に理解されるであろう。
ＵＳＢケーブルが接続されることによって、このプレー
ヤが上位装置であるＰＣに接続された場合の動作（第１
のモード）と、ＵＳＢケーブルが取り外されることによ
って、このプレーヤがＰＣから離れた場所で使用可能に
なった場合の動作（第２のモード）は、上述した説明に
よって容易に理解されるであろう。
【００８２】（第２の実施の形態）図７は、本発明の半
導体装置１００１の第２の実施の形態を示す図である。
導体装置１００１の第２の実施の形態を示す図である。
【００８３】第２の実施の形態と第1の実施の形態との
差異は、ＵＳＢから供給される５Ｖの電源電圧を３．３
Ｖに変換するレギュレータ５０１１が半導体装置１００
１に内蔵されている点である。その他の構成について
は、実質的に同様であるので説明を省略する。
差異は、ＵＳＢから供給される５Ｖの電源電圧を３．３
Ｖに変換するレギュレータ５０１１が半導体装置１００
１に内蔵されている点である。その他の構成について
は、実質的に同様であるので説明を省略する。
【００８４】図８は、本発明の半導体装置１００１をデ
ジタルオーディオプレーヤーに応用した例を示す図であ
る。図８に示されたデジタルオーディオプレーヤーの動
作は、図５に示された応用例の説明によって容易に理解
されるであろう。
ジタルオーディオプレーヤーに応用した例を示す図であ
る。図８に示されたデジタルオーディオプレーヤーの動
作は、図５に示された応用例の説明によって容易に理解
されるであろう。
【００８５】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果の概要を簡単に説明す
ると以下の通りである。
表的なものによって得られる効果の概要を簡単に説明す
ると以下の通りである。
【００８６】すなわち、本発明の半導体装置によれば、
上位装置から出力されたデータを受信する第1の回路ブ
ロックと、周辺装置から出力されたデータを受信する第
2の回路ブロックと、第1の回路ブロック及び第2の回路
ブロックの動作を制御する第3の回路ブロックとの各ブ
ロックには、互いに独立した電源電圧を供給することが
可能である。従って、各ブロックに要求される動作電圧
を満足しつつ電池の消耗を最低限に抑えることが可能な
半導体装置を得ることができる。
上位装置から出力されたデータを受信する第1の回路ブ
ロックと、周辺装置から出力されたデータを受信する第
2の回路ブロックと、第1の回路ブロック及び第2の回路
ブロックの動作を制御する第3の回路ブロックとの各ブ
ロックには、互いに独立した電源電圧を供給することが
可能である。従って、各ブロックに要求される動作電圧
を満足しつつ電池の消耗を最低限に抑えることが可能な
半導体装置を得ることができる。
【図１】本発明の半導体装置の概略を説明する図であ
る。
る。
【図２】本発明の半導体装置の使用方法の一例を説明す
る図である。
る図である。
【図３】本発明の半導体装置のブロック図である。
【図４】レベルシフタの詳細回路図である。
【図５】本発明の半導体装置をデジタルオーディオプレ
ーヤーに応用した例を示す図である。
ーヤーに応用した例を示す図である。
【図６】半導体装置の外観を示す図である。
【図７】本発明の半導体装置の第２の実施の形態を示す
図である。
図である。
【図８】本発明の半導体装置の第２の実施の形態をデジ
タルオーディオプレーヤーに応用した例を示す図であ
る。
タルオーディオプレーヤーに応用した例を示す図であ
る。
１００１・・・半導体装置 １００３・・・ＭＣＵブロック １００５・・・ＵＳＢ制御ブロック １００７・・・Ｉ／Ｏブロック １００９・・・電源端子 １０１１・・・電源端子 １０１３・・・電源端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋立 修一 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 Ｆターム(参考） 5F038 BE09 BG06 CA07 CD02 DF04 DF08 DF11 DF17 EZ20
Claims (5)
- 【請求項１】 第１の電源電圧が供給される第１電源端
子と、 第２の電源電圧が供給される第２電源端子と、 第３の電源電圧が供給される第３電源端子と、 上位装置と接続可能な第1の端子と、 周辺装置と接続可能な第２の端子と、 前記第1の端子及び前記第1電源端子に接続され、前記第
1の電源電圧に基き、前記上位装置から出力されたデー
タを受信する第1の回路ブロックと、 前記第2の端子及び前記第3の電源端子に接続され、前記
第3の電源電圧に基き、前記周辺装置から出力されたデ
ータを受信する第2の回路ブロックと、 前記第2の電源端子に接続され、前記第2の電源電圧に基
き、前記第1の回路ブロック及び前記第2の回路ブロック
の動作を制御する第3の回路ブロックとを有することを
特徴とする半導体装置。 - 【請求項２】 請求項1記載の半導体装置と、 前記第1電源端子と前記第２電源端子との間に接続さ
れ、前記第1の電源電圧を降圧させ前記第２の電源電圧
を生成する第1の電源電圧降圧手段と、 前記第２電源端子と前記第３電源端子との間に接続さ
れ、前記第３の電源電圧を降圧させ前記第２の電源電圧
を生成する第２の電源電圧降圧手段とを有することを特
徴とする電源電圧供給システムを備えた半導体装置。 - 【請求項３】 前記第1の電源電圧は前記上位装置から
供給され、前記第３の電源電圧は電池から供給されるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記第1の電源電圧は前記上位装置から
供給され、前記第３の電源電圧は電池から供給されるこ
とを特徴とする請求項２記載の電源電圧供給システムを
備えた半導体装置。 - 【請求項５】 請求項４記載の電源電圧供給システムを
備えた半導体装置に電源電圧を供給する電源電圧供給方
法であって、 前記第1電源端子に前記上位装置を接続することにより
前記第1電源端子に前記第1の電源電圧を供給するととも
に、前記第３電源端子に前記電池を接続することにより
前記第３電源端子に前記第３の電源電圧を供給し、前記
第1の電源電圧降圧手段を介して前記第２電源端子に前
記第２の電源電圧を供給するステップと、 その後、前記第1電源端子と前記上位装置を非接続とす
ることにより、前記第２の電源電圧降圧手段を介して前
記第２電源端子に前記第２の電源電圧を供給するステッ
プとを有することを特徴とする電源電圧供給システムを
備えた半導体装置に電源電圧を供給する電源電圧供給方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000299675A JP4619511B2 (ja) | 2000-09-29 | 2000-09-29 | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 |
| US09/946,512 US6971032B2 (en) | 2000-09-29 | 2001-09-06 | Supplying multiple voltages via three power supply terminals to a semiconductor device that is connectable to a host device and a peripheral device |
| US11/231,824 US7664969B2 (en) | 2000-09-29 | 2005-09-22 | Semiconductor device for supplying external power supply voltages to three circuit blocks including USB controller and I/O block |
| US12/649,480 US8407491B2 (en) | 2000-09-29 | 2009-12-30 | Semiconductor device for supplying power supply voltage to semiconductor device |
| US13/786,532 US8745420B2 (en) | 2000-09-29 | 2013-03-06 | Semiconductor device for supplying power supply voltage to semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000299675A JP4619511B2 (ja) | 2000-09-29 | 2000-09-29 | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010108429A Division JP5839781B2 (ja) | 2010-05-10 | 2010-05-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110911A true JP2002110911A (ja) | 2002-04-12 |
| JP4619511B2 JP4619511B2 (ja) | 2011-01-26 |
Family
ID=18781450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000299675A Expired - Lifetime JP4619511B2 (ja) | 2000-09-29 | 2000-09-29 | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6971032B2 (ja) |
| JP (1) | JP4619511B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4619511B2 (ja) * | 2000-09-29 | 2011-01-26 | Ｏｋｉセミコンダクタ株式会社 | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 |
| US6744634B2 (en) * | 2001-11-23 | 2004-06-01 | Power Quotient International Co., Ltd. | Low height USB interface connecting device and a memory storage apparatus thereof |
| JP2005535213A (ja) * | 2002-07-30 | 2005-11-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ２電源電圧付き中継器 |
| US20050240692A1 (en) * | 2004-04-27 | 2005-10-27 | I-Ying Li | USB laser pen drive |
| US20060290404A1 (en) * | 2005-06-23 | 2006-12-28 | Ati Technologies Inc. | Apparatus and methods for voltage level conversion |
| US8035368B2 (en) * | 2006-02-13 | 2011-10-11 | Freescale Semiconductor, Inc. | Integrated circuit, universal serial bus on-the-go power source and methods for use therewith |
| US7602217B2 (en) * | 2007-08-16 | 2009-10-13 | Globalfoundries Inc. | Level shifter circuit with pre-charge/pre-discharge |
| JP2009048405A (ja) * | 2007-08-20 | 2009-03-05 | Funai Electric Co Ltd | 通信装置 |
| US9502079B2 (en) | 2011-02-01 | 2016-11-22 | 3M Innovative Properties Company | Passive interface for an electronic memory device |
| CN102223439B (zh) * | 2011-04-29 | 2014-09-17 | 中兴通讯股份有限公司 | 一种具有usb接口的电子设备及其usb通信启动方法 |
| TWI705325B (zh) * | 2019-02-27 | 2020-09-21 | 同星科技股份有限公司 | 具雙電源之usb擴展裝置及雙電源供電方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61122262A (ja) * | 1984-11-16 | 1986-06-10 | アメリカン・サイアナミド・カンパニー | フエニルイソプロピル尿素化合物類の改良された製造方法 |
| JPH1039969A (ja) * | 1996-07-24 | 1998-02-13 | Toshiba Corp | コンピュータシステム及び同システムに適用する入出力インターフェース装置 |
| JP2000196945A (ja) * | 1998-12-25 | 2000-07-14 | Olympus Optical Co Ltd | 電子カメラ |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616943A (en) * | 1993-09-29 | 1997-04-01 | At&T Global Information Solutions Company | Electrostatic discharge protection system for mixed voltage application specific integrated circuit design |
| JPH09135030A (ja) | 1995-11-08 | 1997-05-20 | Hitachi Ltd | 半導体集積回路装置およびそれを用いたコンピュータシステム、ならびに半導体集積回路装置の製造方法 |
| US6025737A (en) * | 1996-11-27 | 2000-02-15 | Altera Corporation | Circuitry for a low internal voltage integrated circuit |
| KR100193737B1 (ko) * | 1996-07-19 | 1999-06-15 | 윤종용 | 디스플레이 장치 및 그의 전원공급제어방법 |
| US6449662B1 (en) * | 1997-01-13 | 2002-09-10 | Micro Ear Technology, Inc. | System for programming hearing aids |
| JPH10256515A (ja) | 1997-03-13 | 1998-09-25 | Toshiba Corp | 半導体記憶装置及び画像入力処理装置 |
| JPH10285826A (ja) | 1997-04-08 | 1998-10-23 | Toshiba Battery Co Ltd | 電池パック |
| KR100218003B1 (ko) * | 1997-04-22 | 1999-09-01 | 윤종용 | Usb 허브 전원을 이용한 디스플레이 장치의 전원 제어장치 및 제어방법 |
| JPH11143446A (ja) | 1997-11-13 | 1999-05-28 | Hitachi Ltd | ディスプレイ装置 |
| US6137144A (en) * | 1998-04-08 | 2000-10-24 | Texas Instruments Incorporated | On-chip ESD protection in dual voltage CMOS |
| DE19824154C2 (de) * | 1998-05-29 | 2003-07-17 | Siemens Ag | Schaltungsanordnung zum Schutz einer integrierten Schaltung |
| JPH11353061A (ja) | 1998-06-09 | 1999-12-24 | Casio Electronics Co Ltd | 電源制御装置 |
| US6271999B1 (en) * | 1998-11-20 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | ESD protection circuit for different power supplies |
| JP2000184264A (ja) | 1998-12-14 | 2000-06-30 | Olympus Optical Co Ltd | カメラ |
| US6472903B1 (en) * | 1999-01-08 | 2002-10-29 | Altera Corporation | Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards |
| US6182497B1 (en) * | 1999-08-20 | 2001-02-06 | Neodym Systems Inc | Gas detection system and method |
| US6662301B1 (en) * | 1999-08-27 | 2003-12-09 | Canon Kabushiki Kaisha | Computer peripheral device, its control method, image pickup device, storage medium, computer system, and computer |
| JP2001110184A (ja) * | 1999-10-14 | 2001-04-20 | Hitachi Ltd | 半導体装置 |
| JP2001184147A (ja) * | 1999-12-27 | 2001-07-06 | Sanyo Electric Co Ltd | 携帯電子機器 |
| JP4619511B2 (ja) * | 2000-09-29 | 2011-01-26 | Ｏｋｉセミコンダクタ株式会社 | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 |
| JP2002175127A (ja) * | 2000-09-29 | 2002-06-21 | Oki Electric Ind Co Ltd | マイクロコントローラ |
-
2000
- 2000-09-29 JP JP2000299675A patent/JP4619511B2/ja not_active Expired - Lifetime
-
2001
- 2001-09-06 US US09/946,512 patent/US6971032B2/en not_active Expired - Lifetime
-
2005
- 2005-09-22 US US11/231,824 patent/US7664969B2/en not_active Expired - Fee Related
-
2009
- 2009-12-30 US US12/649,480 patent/US8407491B2/en not_active Expired - Lifetime
-
2013
- 2013-03-06 US US13/786,532 patent/US8745420B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61122262A (ja) * | 1984-11-16 | 1986-06-10 | アメリカン・サイアナミド・カンパニー | フエニルイソプロピル尿素化合物類の改良された製造方法 |
| JPH1039969A (ja) * | 1996-07-24 | 1998-02-13 | Toshiba Corp | コンピュータシステム及び同システムに適用する入出力インターフェース装置 |
| JP2000196945A (ja) * | 1998-12-25 | 2000-07-14 | Olympus Optical Co Ltd | 電子カメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100146309A1 (en) | 2010-06-10 |
| US7664969B2 (en) | 2010-02-16 |
| US20020039319A1 (en) | 2002-04-04 |
| JP4619511B2 (ja) | 2011-01-26 |
| US8745420B2 (en) | 2014-06-03 |
| US8407491B2 (en) | 2013-03-26 |
| US20060015760A1 (en) | 2006-01-19 |
| US20130185575A1 (en) | 2013-07-18 |
| US6971032B2 (en) | 2005-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8745420B2 (en) | Semiconductor device for supplying power supply voltage to semiconductor device | |
| US7447930B2 (en) | USB control circuit for saving power and the method thereof | |
| JP3109641B2 (ja) | 多重電源分離を備えたフルスイングパワーダウンバッファ回路 | |
| US7908499B2 (en) | Semiconductor integrated circuit comprising master-slave flip-flop and combinational circuit with pseudo-power supply lines | |
| JP2002175127A (ja) | マイクロコントローラ | |
| TWI464596B (zh) | 促進可攜式電子裝置中之組件間之通訊之系統及方法與可攜式電子裝置 | |
| US5508653A (en) | Multi-voltage circuit arrangement and method for accommodating hybrid electronic system requirements | |
| US20180191348A1 (en) | Low power general purpose input/output level shifting driver | |
| JP4187430B2 (ja) | 半導体装置 | |
| JP5839781B2 (ja) | 半導体装置 | |
| US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
| JP2004096563A (ja) | レベルシフト回路 | |
| JP5981002B2 (ja) | コントローラｉｃ及び携帯機器 | |
| JP2004165993A (ja) | 半導体集積回路の多電源インターフェース装置 | |
| US6646473B1 (en) | Multiple supply voltage dynamic logic | |
| JP4965161B2 (ja) | メモリーカードコントローラ | |
| CN111338460A (zh) | 电子装置以及供电方法 | |
| TWI792840B (zh) | Usb晶片及其操作方法 | |
| JPH06232349A (ja) | 半導体集積回路 | |
| CN113225064A (zh) | 一种管脚控制电路和集成芯片 | |
| JP2003140780A (ja) | Ｕｓｂ用電源コントロール装置 | |
| CN112380161A (zh) | 一种芯片间的通信系统 | |
| JPH07160379A (ja) | 信号処理装置 | |
| JPH05303546A (ja) | 半導体集積回路 | |
| US20090128220A1 (en) | Isolation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4619511 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |