JP2005286675A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2005286675A JP2005286675A JP2004097440A JP2004097440A JP2005286675A JP 2005286675 A JP2005286675 A JP 2005286675A JP 2004097440 A JP2004097440 A JP 2004097440A JP 2004097440 A JP2004097440 A JP 2004097440A JP 2005286675 A JP2005286675 A JP 2005286675A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- supply voltage
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】 内部回路を第1電源電圧で動作させ、複数の入出力回路を上記第1電源電圧によりも大きな複数の電源電圧で動作させ、上記第1電源電圧に対応した信号振幅をそれぞれの電源電圧に対応した信号振幅に変換するレベルシフト回路を設け、複数の電源検出回路により上記第1電源電圧及び上記複数の電源電圧がそれぞれ所定レベルに到達するまで第1制御信号を形成して、それに対応した入出力回路の動作を所定の動作状態に制御し、上記複数の電源電圧のいずれかで動作する入力バッファを通して外部端子から供給される第3制御信号により上記入出力回路の動作を上記所定状態にする。
【選択図】 図5
Description
Claims (8)
- 第1電源電圧を動作電圧とする内部回路と、
上記第1電源電圧によりも大きな第2電源電圧を動作電圧とし、上記第1電源電圧に対応した信号振幅を上記第2電源電圧に対応した信号振幅に変換する第1レベルシフト回路を含む第1入出力回路と、
上記第1電源電圧によりも大きな第3電源電圧を動作電圧とし、上記第1電源電圧に対応した信号振幅を上記第3電源電圧に対応した信号振幅に変換する第2レベルシフト回路を含む第2入出力回路と、
上記第1電源電圧及び上記第2電源電圧がそれぞれ所定レベルに到達するまで上記第1入出力回路の動作を所定の動作状態に制御する第1制御信号を形成する第1電源検出回路と、
上記第1電源電圧及び上記第3電源電圧がそれぞれ所定レベルに到達するまで上記第2入出力回路の動作を所定の動作状態に制御する第2制御信号を形成する第2電源検出回路とを備えてなることを特徴とする半導体集積回路装置。 - 請求項1において、
外部端子から供給される第3制御信号を受け、上記第2又は第3電源電圧で動作する入力回路を更に備え、
上記第1入出力回路は、上記第1制御信号と上記入力回路を通した上記第3制御信号とにより上記所定状態にされ、
上記第2入出力回路は、上記第2制御信号と上記入力回路を通した上記第3制御信号とにより上記所定状態にされてなることを特徴とする半導体集積回路装置。 - 請求項2において、
上記第1レベルシフト回路は、上記第1電源電圧に対応した信号振幅を上記第2電源電圧に対応した信号振幅に変換するレベル変換部と、かかるレベル変換部の出力信号と上記第1制御信号とを受けるゲート回路からなる不定伝播防止部とからなり、
上記第2レベルシフト回路は、上記第1電源電圧に対応した信号振幅を上記第3電源電圧に対応した信号振幅に変換するレベル変換部と、かかるレベル変換部の出力信号と上記第2制御信号とを受けるゲート回路からなる不定伝播防止部とからなることを特徴とする半導体集積回路装置。 - 請求項3において、
上記第1入出力回路及び第2入出力回路は、それぞれ3状態出力バッファを備え、上記所定状態は上記3状態出力バッファが出力ハイインピーダンス状態であることを特徴とする半導体集積回路装置。 - 請求項4において、
上記第1電源検出回路は、上記第1電源電圧が所定レベルに到達したことを検知する第1電圧検出回路と、上記第2電源電圧が所定レベルに到達したことを検知する第2電圧検出回路と、上記第1と第2電圧検出回路の出力信号を受けて上記第1制御信号を形成するゲート回路からなり、
上記第2電源検出回路は、上記第1電源電圧が所定レベルに到達したことを検知する第3電圧検出回路と、上記第3電源電圧が所定レベルに到達したことを検知する第4電圧検出回路と、上記第3と第4電圧検出回路の出力信号を受けて上記第2制御信号を形成するゲート回路からなることを特徴とする半導体集積回路装置。 - 請求項4において、
上記第1ないし第3制御信号は、上記内部回路に伝えられ、上記第1と第2入出力回路の3状態出力バッファに伝えられる入力信号及び出力制御信号により、上記所定状態にされることを特徴とする半導体集積回路装置。 - 第1電源電圧を動作電圧とする内部回路と、
上記第1電源電圧によりも大きな第2電源電圧を動作電圧とし、上記第1電源電圧に対応した信号振幅を上記第2電源電圧に対応した信号振幅に変換する第1レベルシフト回路を含む第1入出力回路と、
上記第1電源電圧及び上記第2電源電圧がそれぞれ所定レベルに到達するまで上記第1入出力回路の動作を所定の動作状態に制御する第1制御信号を形成する第1電源検出回路と、
上記第2電源電圧で動作して外部端子から供給される第3制御信号を取り込む入力回路とを備え、
上記第1入出力回路は、上記第1制御信号と上記第3制御信号とにより上記所定状態にされてなることを特徴とする半導体集積回路装置。 - 請求項7において、
上記第1レベルシフト回路は、上記第1電源電圧に対応した信号振幅を上記第2電源電圧に対応した信号振幅に変換するレベル変換部と、かかるレベル変換部の出力信号と上記第1制御信号とを受けるゲート回路からなる不定伝播防止部とからなり、
上記第1入出力回路は、3状態出力バッファを備え、上記所定状態は上記3状態出力バッファが出力ハイインピーダンス状態であることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004097440A JP4492852B2 (ja) | 2004-03-30 | 2004-03-30 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004097440A JP4492852B2 (ja) | 2004-03-30 | 2004-03-30 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005286675A true JP2005286675A (ja) | 2005-10-13 |
JP4492852B2 JP4492852B2 (ja) | 2010-06-30 |
Family
ID=35184600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004097440A Expired - Fee Related JP4492852B2 (ja) | 2004-03-30 | 2004-03-30 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4492852B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008035385A (ja) * | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | 出力バッファ回路 |
WO2008072280A1 (ja) * | 2006-12-08 | 2008-06-19 | Fujitsu Microelectronics Limited | レベルシフト回路、レベルシフト回路の駆動方法、及び、レベルシフト回路を有する半導体回路装置 |
JP2009081805A (ja) * | 2007-09-27 | 2009-04-16 | Oki Semiconductor Co Ltd | レベルシフタ回路 |
JP2010183269A (ja) * | 2009-02-04 | 2010-08-19 | Elpida Memory Inc | 半導体装置 |
US8138807B2 (en) | 2008-04-18 | 2012-03-20 | Kabushiki Kaisha Toshiba | Power-on detecting circuit and level converting circuit |
JP2013074339A (ja) * | 2011-09-26 | 2013-04-22 | Fujitsu Ltd | レベルコンバータ及びプロセッサ |
JP2013106063A (ja) * | 2011-11-10 | 2013-05-30 | Ricoh Co Ltd | 半導体装置及びそれを用いた電子機器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144600A (ja) * | 1999-11-17 | 2001-05-25 | Nec Corp | 多電源対応の半導体集積回路用入出力バッファ |
JP2001210076A (ja) * | 2000-01-27 | 2001-08-03 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の内部電源電圧発生方法 |
JP2002280893A (ja) * | 2001-03-21 | 2002-09-27 | Ricoh Co Ltd | 半導体装置 |
JP2003069404A (ja) * | 2001-08-24 | 2003-03-07 | Fujitsu Ltd | 半導体装置 |
JP2003258621A (ja) * | 2002-02-26 | 2003-09-12 | Nec Microsystems Ltd | インタフェースバッファ |
JP2004072434A (ja) * | 2002-08-06 | 2004-03-04 | Sony Corp | データ出力回路とそれを備えた集積回路 |
-
2004
- 2004-03-30 JP JP2004097440A patent/JP4492852B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144600A (ja) * | 1999-11-17 | 2001-05-25 | Nec Corp | 多電源対応の半導体集積回路用入出力バッファ |
JP2001210076A (ja) * | 2000-01-27 | 2001-08-03 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の内部電源電圧発生方法 |
JP2002280893A (ja) * | 2001-03-21 | 2002-09-27 | Ricoh Co Ltd | 半導体装置 |
JP2003069404A (ja) * | 2001-08-24 | 2003-03-07 | Fujitsu Ltd | 半導体装置 |
JP2003258621A (ja) * | 2002-02-26 | 2003-09-12 | Nec Microsystems Ltd | インタフェースバッファ |
JP2004072434A (ja) * | 2002-08-06 | 2004-03-04 | Sony Corp | データ出力回路とそれを備えた集積回路 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008035385A (ja) * | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | 出力バッファ回路 |
WO2008072280A1 (ja) * | 2006-12-08 | 2008-06-19 | Fujitsu Microelectronics Limited | レベルシフト回路、レベルシフト回路の駆動方法、及び、レベルシフト回路を有する半導体回路装置 |
US8143916B2 (en) | 2006-12-08 | 2012-03-27 | Fujitsu Semiconductor Limited | Level shift circuit, method for driving the same, and semiconductor circuit device having the same |
JP2009081805A (ja) * | 2007-09-27 | 2009-04-16 | Oki Semiconductor Co Ltd | レベルシフタ回路 |
US8138807B2 (en) | 2008-04-18 | 2012-03-20 | Kabushiki Kaisha Toshiba | Power-on detecting circuit and level converting circuit |
JP2010183269A (ja) * | 2009-02-04 | 2010-08-19 | Elpida Memory Inc | 半導体装置 |
US9209797B2 (en) | 2009-02-04 | 2015-12-08 | Ps4 Luxco S.A.R.L. | Semiconductor device |
JP2013074339A (ja) * | 2011-09-26 | 2013-04-22 | Fujitsu Ltd | レベルコンバータ及びプロセッサ |
JP2013106063A (ja) * | 2011-11-10 | 2013-05-30 | Ricoh Co Ltd | 半導体装置及びそれを用いた電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP4492852B2 (ja) | 2010-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7508242B2 (en) | Driving circuit that eliminates effects of ambient temperature variations and increases driving capacity | |
US7495483B2 (en) | Input buffer for CMOS integrated circuits | |
US6897688B2 (en) | Input/output buffer having analog and digital input modes | |
US7288963B2 (en) | Level-conversion circuit | |
US10340917B2 (en) | Receiver circuitry and method for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
KR100333666B1 (ko) | 다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로 | |
JP4494390B2 (ja) | チップ及びシステム | |
JP4492852B2 (ja) | 半導体集積回路装置 | |
US7932748B1 (en) | 2×VDD-tolerant logic circuits and a related 2×VDD-tolerant I/O buffer with PVT compensation | |
US7459957B2 (en) | Fuse circuit with leakage path elimination | |
TW200507454A (en) | Semiconductor device | |
KR100919655B1 (ko) | 입출력 회로 | |
US7541835B1 (en) | Circuit technique to achieve power up tristate on a memory bus | |
JP5565252B2 (ja) | 半導体集積回路 | |
TWI618219B (zh) | 驅動電路 | |
US6765433B1 (en) | Low power implementation for input signals of integrated circuits | |
JP2011119979A (ja) | レベルシフト回路 | |
US5883528A (en) | Five volt tolerant TTL/CMOS and CMOS/CMOS voltage conversion circuit | |
KR100439041B1 (ko) | 반도체 장치의 입출력 회로 | |
KR20100133610A (ko) | 전압 레벨 시프터 | |
US6731139B1 (en) | Short circuit protection apparatus with self-clocking self-clearing latch | |
JP5266974B2 (ja) | 入出力回路 | |
JP2007060582A (ja) | 論理回路、半導体集積回路および携帯端末装置 | |
JP2004304475A (ja) | トレラント入力回路 | |
JP2006345577A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100331 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |