TWI317206B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI317206B
TWI317206B TW091105098A TW91105098A TWI317206B TW I317206 B TWI317206 B TW I317206B TW 091105098 A TW091105098 A TW 091105098A TW 91105098 A TW91105098 A TW 91105098A TW I317206 B TWI317206 B TW I317206B
Authority
TW
Taiwan
Prior art keywords
power supply
circuit
output
supply voltage
state
Prior art date
Application number
TW091105098A
Other languages
English (en)
Inventor
Koike Yoshihiko
Yoshida Shuji
Yoshida Tetsuya
Original Assignee
Fujitsu Microelectronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Microelectronics Ltd filed Critical Fujitsu Microelectronics Ltd
Application granted granted Critical
Publication of TWI317206B publication Critical patent/TWI317206B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)

Description

1317206 A7 £7_ 五、發明說明(i ) 本發明係有關於一種半導體裝置,更特別地,係有關於 一種以一外部電源供應電壓和一在電壓上與該外部電源供 (請先閲讀背面之注意事項再填寫本頁) 應電壓不同之内部電源供應電壓運作的半導體裝置。 為了提升處理速度和降低電力損耗,近年來在很多半導 5 艘裝置上的電路,像中央處理單元(CPUs)般,業已係以比 5V低的電壓(1.8-3.3V ’例如)運作,5V是為供像電晶 艎-電晶艘邏輯(TTL)電路般之習知介面用的電源供應電壓 〇 然而’在相當多的系統中’習知介面,像TTL電路般 10 ’係被使用作為外部電路以降低成本。因此,在這些系統 中,一内部電路,是為CPU,係以一低電壓運作,而5V的 電源供應電壓係被使用於外部電路。 結果’通常5V的電源供應電壓係被使用於整個系統而 •^降壓電路係被包括在該系統内。這降壓電路產生一較低 15 的電壓並且把它供應到半導體裝置,像CPU般,作為電源 供應電壓。 第13圖是為顯示如此之習知半導體裝置之例子的圖示 〇 如在第13圖中所示,一習知半導體裝置i包含一降壓 2〇 電路2、内部電路3、及位準轉換器4。 該降壓電路2把從外部供應出來的電源供應電壓 Vcc2(5V,例如)降低以產生Vccl(3.3V ’例如)並且把它 供應到該内部電路3和位準轉換電路4。 該内部電路3是為’例如,CPU並且以從該降壓電路2 第4頁 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1317206 五、發明説明(2 5 10 15 供應出來的Vccl作為電源供應電壓來執行各種 該位準轉換器4把從該内部電路3輪出的ζ城 = 位準的訊號)轉換成-外部位準訊號(杯二2 位準的訊號)並且把它輸㈣該半導體裝置 作 輸出訊號。 I °丨竹钩 第!4圓是為躲描述在第g中所*之習 裝置之運作的時序圖。如在第14(A)圖中所示,當電源供 應電壓Vc:e2開始供應職半導體裝置1 _,它會被供^ 到該降壓電路2和位準轉換器4。 '‘ 該降壓電路2把VCC2降低到Vccl。如在第14⑻圖 中所示,電壓穩定化需要若干時間周期β該内部電路3係 處於一過渡狀態直到Vccl穩定為止,而從該内部電路3 輸出的内部訊號(見第14(C)圖)是為不確定的。Vccl亦 被供應到該位準轉換器4。該位準轉換器4因此係處於一 過渡狀態直到Vccl穩定為止。 VCC2亦被供應到該位準轉換器4。Vcc2上升比Vccl 快,所以從該内部電路3輸出的一訊號及在該位準轉換器 4中產生之一訊號的部份將會被輸出到外部作為一輸出訊號 (請先閲讀背面之注意事項再填寫本頁) -裝_ 訂- ..線- 20 結果,如在第14(D)圖中所示,在Vccl開始上升之 後且在Vccl穩定之前,由該内部電路3等等所產生的不 確定輸出將會被輸出到外部作為一輸出訊號。因此,在連 接至該半導體裝置1的外部電路中會發生故障。 針對如此的問題,本發明係被作成。換句話說,本發明 第5頁 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1317206 A7 __B7_ 五、發明説明(s ) 之目的是為提供一種半導體裝置,其能夠防止在電力被施 加之時的故障。 為了達成以上之目的,一種以一外部電源供應電壓和一 在電壓上與該外部電源供應電壓不同之内部電源供應電壓 5 運作的半導體裝置係被提供。這半導體裝置包含一處理電 路,該處理電路係以該内部電源供應電壓運作俾可執行一 預定的處理;一輸出電路,該輸出電路係用於把由該處理 電路所作之處理的結果輸出;一控制電路,該控制電路係 以該外部電源供應電壓運作及控制以致於來自該輸出電路 10 的輸出在該外部電源供應電壓開始供應之後被保持在一預 定狀態一預定的時間周期;及一供應電路,該供應電路係 用於把該外部電源供應電壓供應到該控制電路。 本發明之以上及其他目的、特徵和優點將會由於後面配 合該等描繪本發明之作為例子之較佳實施例之附圖的描述 15 而變得明顯。 第1圖是為用於描述在本發明中之運作之原理的圖示 〇 第2圖是為顯示本發明實施例之半導體裝置之結構的 圖示。 20 第3圖是為顯示在第2圖中所示之第一位準轉換器之 詳細結構的圖示。 第4圖是為顯示在第2圖中所示之第二位準轉換器之 詳細結構的圖示。 第5圖是為用於描述在第2圖中所示之實施例中之運 第6頁 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) '裝· 訂— .0, 1317206 A7 B7 五、發明説明(4·) 作的時序圖。 第6圖是為顯示在第2圖中所示之控制電路之例子之 詳細結構的圖不。 5 10 (請先閲讀背面之注意事項再填寫本頁) 第7圖是為顯示在第2圖中所示之控制電路之另一例 子之詳細結構的圖示。 第8圖是為顯示在第2圖中所示之控制電路之又另一 例子之詳細胞的圖示。 第9圖是為顯示本發明之另一實施例之結構的圖示。 第10圖是為顯示本發明之又另一實施例之結構的圖示 〇 第11圖是為顯示本發明之再另一實施例之結構的圖示 第12圖是為顯示本發明之又再另一實施例之結構的圖 示 15 第13圖是為顯示一習知半導體裝置之結構的圖▲示。 :線, 第14圖是為用於描述在第13圖中所示之習知半導體 裝置之運作的時序圖。 本發明的實施例現在將會配合該等圖式作描述。 第1圖是為用於描述在本發明中之運作之原理的圖示 20 。如在第1圖中所示,本發明之半導體裝置10包含一内部 電源供應電壓產生電路10a、處理電路10b、輸出電路 10c、控制電路10d、及供應電路10e。 該内部電源供應電壓產生電路10a把從外部供應出來 的外部電源供應電壓轉換成預定的電壓並且把它輸出作為 第7頁 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1317206 A7 B7 五、發明説明(5 ) 5 10 15 20 一内部電源供應電壓。 該處理電路_係被供應有一從該内部電源供應電壓 產生電路1〇a輸出的内部電源供應電壓並且執行各種處理 〇 該輸出電路10C把由該處理電路1〇b所作之處理的結 果輸出到外部。.. 當一外部電源供應電壓開始被供應到該半導體裝置工〇 時,該控制電路10d控制以致於來自該輸出電 出將會進人-預定的n H 該供應電路10e把一外部電源供應電壓供應到該控制 電路10d » 現在,在第1圈中的運作將會作描述。 當一外部電源供應電壓開始被供應到該半導體裝置1〇 時,該供應電路l〇e把該外部電源供應電壓供應到該控制 電路10de 該控制電路l〇d係被控制以致於來自該輸出電路1〇c 的輸出進入一預定的狀態(高阻抗狀態,例如)。 這時,該内部,電源供應電壓產生電路l〇a把該外部電 源供應電壓降低以產生一内部電源供應電壓並且把它輪出 〇 當該内部電源供應電壓開始從該内部電源供應電壓產生 電路10a供應時’該處理電路l〇b從一用於輸出處理結果 的埠把一輸出訊號供應到該輸出電路l〇c。 該内部電源供應電壓產生電路l〇a從一外部電源供應 (請先閲讀背面之注意事項再填寫本頁) .訂- Φ, 第8買 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1317206 A7 B7 Φ 五、發明説明(6 ) 電壓產生一參考電壓並且根據該參考電壓產生一内部電壓 。因此,在該外部電源供應電壓到達該參考電壓之前,一 内部電源供應電壓不被輸出。此外,即使該外部電源供應 電壓到達該參考電壓,一内部電源供應電壓需要若干時間 5 周期來穩定。結果,在該内部電源供應電壓產生電路10a 被供應有該外部電源供應電壓之後一若干時間周期,該處 理電路10b將會被供應有一内部電源供應電壓。 來自該處理電路10b的輸出會是不確定的直到被供應 到該處理電路10b的内部電源供應電壓穩定為止。然而, 10 該輸出電路10c係由該控制電路10d控制以致於該輸出電 路10c會處於一預定的狀態。此外,該控制電路10d以從 該供應電路l〇e供應出來的外部電源供應電壓運作。因此 ,該輸出電路l〇c在被供應有不確定的輸出之前係安置於 該預定的輸出狀態。這意味著來自該處理電路l〇b之不確 15 定的輸出不輸出到外部。 如上所述,在本發明的半導體裝置10中,該輸出電路 10c係由該控制電路10d控制以致於該輸出電路10c將會 處於一預定的輸出狀態,而該供應電路l〇e供應該輸出電 路10c —外部電源供應電壓。這使該輸出電路10c在一内 20 部電源供應電壓穩定之前能夠安置於一預定的輸出狀態而 因此防止一不確定的訊號被輸出。 現在,本發明的實施例將會被描述。 第2圖是為顯示本發明實施例之半導體裝置之結構的 圖示。如在第2圖中所示,這半導體裝置包含一内部電路 第9頁 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) ......................裝---------------訂------------------線. (請先閲讀背面之注意事項再填寫本頁) 1317206 A7 B7 五、發明説明( 5 10 15 20 2〇、埠21、第一位準轉換器22、第二位準轉換器23、 通道金屬氧化半導體場效電晶體 (MOSFET) 24、η、通、、 MOSFET 25、外部電路26、及控制電路27。 道 該内部電路20是為,例如,CPU而且是為該半導趙较 置的核心。一内部電源供應電壓產生電路(圖中未示)把 部電源供應電壓Vccl供應到該内部電路20。 内 該埠21是為該内部電路20的工/0埠、由緩衝器等 組成、並且係被供應有該内部電源供應電壓Vcc:^ 等 該第一位準轉換器22把一從該埠21輸出之處於鴿 部電源供應電壓Vccl之位準的訊號轉換成一處於該外/内 源供應電壓Vcc2之位準的訊號並且把它輸出。此外,:電 力被施加時,該第一位準轉換器22在該控制電路27均電 制下保持該輸出在最初時的"H"狀態。 的检 該第二位準轉換器23把一從該埠21輸出之處於 部電源供應電壓VCC1之位準的訊號轉換成一處於該外,内 源供應電壓VCC2之位準的訊號並且把它輸出。此^,=電 力被施加時,該第二位準轉換器23在該控制電路虽電 制下保持該輸出在最初時的"L"狀態❶ 的控 如果來自該第-位準轉換器22之輪出係處於,的話 ’該P-通道MOSFET 24進入截止狀態。如果來自談二 位準轉換器22之輸出係處於〃!/'的話,該·、s & S ^~艰道 MOSFET 24進入導通狀態。 如果來自該第二位準轉換器23之輪出係處於的話 ’該η-通道M0SFET 25進入截止狀態。如果來自該第1 第10頁 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)
(請先閱讀背面之注意事項再填寫本頁J
1317206 A7 B7 五、發明説明(致) 位準轉換器23之輸出係處於〃H"的話,該η-通道MOSFET 25進入導通狀態。 該外部電路26是為位於該半導體裝置外部的電路、被 供應有該外部電源供應電壓Vcc2、並根據從該Ρ-通道 5 MOSFET 24與η-通道MOSFET 25輸出的訊號來執行各種 處理。 .. φ 當一重置訊號係從外部供應到該控制電路27時,該控 制電路27把它供應到該第一位準轉換器22和第二位準轉 換器23»該控制電路27係被供應有該外部電源供應電壓 10 VCC2。 第3圖是為顯示該第一位準轉換器22之詳細結構的圖 示·。 如在第3圖中所示,該第一位準轉換器22包括一反相 器2 2a、位準轉換電路22b、反相器22c、及ρ-通道 15 MOSFET 22d° 該反相器22a係被供應有該内部電源供應電壓Vccl 並且反相與輸出一輸入訊號》 該位準轉換電路22b接受從該反相器22a輸出的一訊 號、把該訊號的電壓提升到該外部電源供應電壓Vcc2的位 20 準、並輸出該訊號。 該反相器22c係被供應有該外部電源供應電壓vCC2 並且反相與輸出來自該位準轉換電路22b的輸出》 如果一重置訊號係處於"L"狀態(有源狀態)的話,該 ρ-通道MOSFET 22d進入導通狀態並且強制地把從該反相 第11頁 衣紙張尺度適用中國國家標準(®S) A4規格(21〇><297公^·) .......................裝-...............訂------……--……線 (請先閲讀背面之注意事項再填寫本頁) 1317206 A7 _________Β7____ 五、發明説明(3 ) (請先閱讀背面之注意事项再填寫本頁} 器22c輸出的一訊號置於〃Η〃狀態。如果一重置訊號係處 於"Η"狀態的話’該ρ-通道MOSFET 22d進入截止狀態並 且把從該反相器22c輸出的一訊號照原狀輸出。 第4圖是為顯示該第二位準轉換器23之詳細結構的圖 5 示0 如在第4圖中所示,該第二位準轉換器23包括一反相 器23a、位準轉換電路Mb、反相器23C、反相器23d、 及 II-通道 MOSFET 23e 〇 該反相器23a係被供應有該内部電源供應電壓Vccl 10 並且反相與輸出一輸入訊號。 該位準轉換電路23b接受從該反相器2Sa輸出的-訊 號、把該訊號的電壓提升到該外部電源供應電壓Vcc2的位 準、及輸出該訊號。 該反相器23C係被供應有該外部電源供應電壓Vcc2 15 並且反相與輸出來自該位準轉換電路23b的輸出》 該反相器23d係被供應有該外部電源供應電壓vcc2 並且反相與輸出一重置訊號。 如果一重置訊號係處於"L"狀態(有源狀態)的話,來自 該反相器23d的輸出進入"H"狀態。因此,該n-通道 20 MOSFET 23e進入導通狀態並且強制地把從該反相器23c: 輸出的一訊號置於"L〃狀態。如果一重置訊號係處於"η"狀 態的話,該η-通道MOSFET 23e進入截止狀態並且把從該 反相器23c輸出的一訊號照原狀輸出。 現在,在以上之實施例中的運作將會被描述。 第12頁 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公楚·) 1317206 A7 B7 五、發明説明( 5 10 15 20 第5圖是為用於描述在第2圖中所示之實施例中之運 作的時序囷。如在第5 (A)囷中所示,當該外部電源供應電 壓Vcc2開始被供應時,Vcc2係被供應到該第一位準轉換 器22、第一位準轉換器23、卜通道M〇SFET Μ、和控制 電路27。 當Vcc2開始被供應時,根據Vcc2來被產生的一重置 訊號(見第5 (c)圖)係被供應到該控制電路27。該控制電 路27係被供應有該外部電源供應電壓Vcc2。該控制電路 27在該外部電源供應電壓Vcc2被施加到它的瞬間開始運 作。該控制電路27把被供應到該第一位準轉換器22和第 二位準轉換器23的重置訊號置於有源狀態狀態見 第5(D)圖)。 如在第3圖中所示,該外部電源供應電壓VCC2係被供 應到在該第一位準轉換器22内的p_通道MOSFET 22d, 所以該p-通道MOSFET 22d在該外部電源供應電壓vcc2 被供應到它的瞬間進入一可運作狀態。該重置訊號亦係根 據該外部電源供應電壓Vcc2來被產生,所以它在該外部電 源供應電壓Vc C2被施加時彳艮早進入該"l 〃狀態。同此,來 自該第一位準轉換器22内之ρ-通道]MOSFET 22d的輸出 進入該"Η"狀態(見第(G)圖)》結果,該p_通道MOSFET 24進入截止狀態。 另一方面’該外部電源供應電壓Vcc2亦被供應到該第 二位準轉換器23内的反相器23d»因此,該η-通道 MOSFET 23e在該外部電源供應電壓Vcc2被施加到該反 第13頁 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) f請先閲讀背面之注意事項再塡寫本頁) ,裝— 訂- :線, 1317206 A7 ________B7_ 五、發明説明(Η ) 相器23d的瞬間進入一可運作狀態。此外,如上所述,該 重置訊號亦係根據該外部電源供應電壓VC”來被產生,所 以它在該外部電源供應電壓Vcc2被施加時很早進入該,,L" 狀態。因此,來自該第二位準轉換器23内之n_通道 5 MOSFET 23e的輪出進入該"L"狀態(見第5(H)圖)。結果 ,該η-通道MOSFET 25進入截止狀態。 這樣’該ρ-通道MOSFET 24與η-通道MOSFET 25 皆進入截止狀態’所以在連接有該外部電路26之端處的輸 出將會進入一高阻抗狀態(見第5(工)圖)。 10 此外’當該外部電源供應電壓Vcc2超過一預定的臨界 時,一内部電源供應電壓產生電路(圖中未示)開始產生該 内部電源供應電壓Vccl (見第5(B)圖)而vccl係被供應 到該内部電路2〇、埠21、第一位準轉換器22、和第二位 準轉換器23。 15 當Vccl的供應開始時,該内部電路20和埠21將會 進入一過渡狀態而不確定的訊號將會從該埠21輸出作為内 部訊號#1和#2(見第5(E)和S (F)圖)》 這些不確定的訊號係分別被供應到該第一位準轉換器 22和第二位準轉換器21。來自這些位準轉換器的輸出係由 20 該重置訊號強制地分別置於"H 〃和"L"狀態《因此,即使該 等不確定的訊號係被輸入這些位準轉換器,來自這些位準 轉換器的輸出將不會改變。結果’在連接有該外部電路26 之端處之輸出的狀態將不會改變(於該端處的輸出將會被保 持在高阻抗狀態)。 第14頁 本紙張尺度適用t國國家標準(CNS) A4規格(210X297公爱)
裝…! (請先閲讀背面之注意事項再填寫本頁) .訂— 1317206 A7 B7 麯 五、發明説明(心) 當該重置訊號在一預定的時間周期之後進入"H〃狀態( 有源狀態)時(見第5(C)圖),來自該控制電路27的輸出 亦進入"H"狀態(見第5(D)圖)。 結果’在該第一位準轉換器22内的p-通道MOSFET 5 22d進入截止狀態而從該反相器22c輸出的訊號將會被直 接輸出。 另一方面,來自該第二位準轉換器23内之反相器23d 的輸出進入"Η"狀態。結果,該η-通道MOSFET 23e進入 截止狀態而從該反相器23c輸出的訊號將會被直接輸出。 .10 因此’從該埠21輸出之内部訊號#1(見第5(E)圖)與 内部訊號#2 (見第5 (F)圖)的位準係分別由該第一位準轉 換器22與第二位準轉換器23轉換,然後該内部訊號#1與 内部訊號#2係分別被供應到該p-通道MOSFET 24和n-通道 MOSFET 25。 15 結果,當該重置訊號進入〃H"狀態時,一對應於從該埠
21輸出之該内部訊號#1和内部訊號#2的訊號將會被輸出 到該外部電路2 P 如上所述,在本發明的實施例中,來自該第一位準轉換 器22與第二位準轉換器23的輸出係由一重置訊號強制地 20 保持於一預定的狀態直到該輸出穩定。這防止由一被供應 到該外部電路26之不確定之訊號所引致的故障。 在以上的實施例中,有一單一埠21的情況係被描述。 然而,本發明係理所當然可應用於有數個埠的情況。如此 的情況能夠藉著使用在第6圖中所示的控制電路來被應付 第15頁 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂. 1317206 A7 ______B7_ 五、發明説明(〇 ) 0 這控制電路包括一反相器4〇和反相器41_;L到41_η 。該反相器40反相並輸出一輸入重置訊號。該等反相器 41-1到4l_n再一次把一從該反相器40輸出的訊號反相 5 並分別把經反相的訊號供應到埠#0到#n。所有的反相器 40和反相器41-1至彳41-η係被供應有Vcc2。 就這實施例而言,本發明亦可應用於包括數個埠的半導 體裝置。,结果’在外部電路中的故障能夠被防止。 第7圖是為顯示該控制電路27之另一例子之結構的圖 10 示。在這例子中’該控制電路27包括一 NOR元件50和反 相器51而一重置訊號與單晶片模式訊號係被輸入到該NOR 元件50。 單晶片模式是為内部電路20係與外部電路26獨立地 運作的一種模式。單晶片模式訊號是為進入"L"狀態以致使 15 該内部電路20以單晶片模式運作的一種訊號。 在這實施例中,一重置訊號係僅在一單晶片模式訊號處 於"L〃狀態時被發送到該反相器51,那就是說,僅在該内 部電路20係以單晶片模式運作時。因此,如果該$部電路 20係以單晶片模式運作的話’連接有該外部電路26的端 20 將會在一重置訊號進入一有源狀態時進入一高阻抗狀態。 如上所述’在這實施例中’在一重置訊號進入一有源狀 態的瞬間’連接有該外部電路2 6的端將會在單晶片模式中 進入一高阻抗狀態,其中,該内部電路20獨立地運作。這 防止在該外部電路26中之由·一輸出至其那禮之不確定之訊 第16頁 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
1317206 A7 B7 五、發明説明(κ) 號所引起的故障。 在以上的實施例中,該控制電路27根據一重置訊號來 控制該第一位準轉換器22和第二位準轉換器23。然而, 該第一位準轉換器22和第二位準轉換器23能夠根據該内 5 部電源供應電壓Vccl的狀態來被控制。 第8圖是為顯示根據該内部電源供應電壓Vccl來運作 之控制電路之結構的圖示。這控制電路包括一内部電壓監 視電路60、反相器61、及反相器62。 該内部電壓監視電路60利用Vcc2作為電源供應電壓 10 來運作。如果Vccl到達一界定的電壓(臨界)的話,那麼 該内部電壓監視電路60把其之輸出訊號置於"H〃狀態。如 果Vccl不到達一界定的電壓的話,那麼該内部電壓監視電 路60輸出一"L"訊號。 該等反相器61和62利用Vcc2作為電源供應電壓來 15 運作並且分別反相與輸出該内部電壓監視電路60和反相器 61的輸出。 現在,在以上之控制電路的運作將會被描述。 當該外部電源供應電壓Vcc2的供應被開始時,該内部 電壓監視電路60開始監視該内部電源供應電壓Vccl。在 20 這情況中,該内部電壓監視電路60把其之輸出訊號置於 "L〃訊號。當Vccl超過一預定的臨界值時,該内部電壓監 視電路60把其之輸出訊號置於"H"狀態。 該等反相器61和62中之每一者反相並輸出該内部電 壓監視電路60的輸出。因此,如果從該内部電壓監視電路 第17頁 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) —----------------------裝------------------訂-------------……線. (請先閱讀背面之注意事項再填寫本頁) 1317206 A7 _;_B7_ 五、發明説明(丨5 ) (請先閲讀背面之注意事項再填寫本頁) 60輸出的訊號係處於〃L〃狀態的話,那麼從該第一位準轉 換器22輸出的訊號進入〃H"狀態而從該第二位準轉換器 23輸出的訊號進入〃L〃狀態。結果,連接有該外部電路26 的端將會進入一高阻抗狀態。 5 當Vccl超過該預定的臨界值時,來自該内部電壓監視 電路60的輸出進入"H〃狀態。結果,在該第一位準轉換器 22中的p-通道MOSFET 22d和在該第二位準轉換器23 中的η-通道MOSFET 23e進入截止狀態而來自該反相器 22c和反相器23c的輸出將會照原狀被輸出。因此,從該 10 埠21輸出的訊號將會被供應到該外部電路26。 如上所述,以該外部電源供應電壓Vcc2來運作的内部 電壓監視電路60係被用於控制該第一位準轉換器22和第 二位準轉換器23直到該内部電源供應電壓Vccl到達該界 定的電壓為止。這防止由被供應到該外部電路26之不確定 15 的輸出所引起的故障。 第9圖是為顯示一是為在第7圖中所示之實施例與在 第8圖中所示之實施例之組合之實施例的圖示。這控制電 路包括一内部電壓監視電路70、反相器71、反相器72到 75、NOR元件76和77。在第9圖中所示之所有的電路和 20 元件係被供應有該外部電源供應電壓VCC2。 該内部電壓監視電路70具有與在第8圖中所示之内部 電壓監視電路60相同的電路結構而且運作相同。 該反相器71把一從該内部電壓監視電路70輸出的訊 號反相並且把它供應到該NOR元件77。 ^181 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1317206 A7 B7 五、發明説明() 該反相器72把一單一晶片模式訊號反相並且把它供應 到該反相器73。該反相器73把從該反相器72輸出的一訊 號反相並且把它供應到該NOR元件76。 該反相器74把一重置訊號反相並且把它供應到該反相 5 器75。該反相器75把一從該反相器74輸出的訊號反相並 且把它供應到該NOR元件76。 該NOR元件76執行在來自該反相器73之輸出與來自 該反相器75之輸出之間的反相OR並且把結果輸出。 該NOR元件77執行在來自該反相器71之輸出與來自 10 該NOR元件76之輸出之間的反相OR並且把結果輸出。 現在’在以上之實施例中的運作將會被描述。 當電力係被供應且該電源供應電壓Vcc2的供應被開始 時,該内部電壓監視電路70判斷Vccl是否已到達一界定 的電壓。如果Vccl已到達該界定的電壓的話,那麼該内部 15 電壓監視電路70把其之輸出置於〃Η〃狀態。如果vccl未 到達該界定的電壓的話’那麼該内部電壓監視電路7〇把其 之輸出置於"L"狀態。結果,如果Vccl係比該界定的電壓 高的話,來自該反相器71的輸出進入"L〃狀態。如果 Vccl係比該界定的電壓低的話,來自該反相器71的輸出 20 進入"H 〃狀態。 如果該單晶片模式是為有源(''L〃)且一重置訊號是為有 源(ML〃)的話,來自該NOR元件76的輸出進入"η"狀態。 如果這些條件不符合的話,來自該NOR元件76的輸出進 入"L"狀態》 第19頁 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐) ------------------------裝------------------訂------------------線. (請先閲讀背面之注意事項再填寫本頁) 1317206 A7 _B7_ 五、發明説明(Π ) (請先閲讀背面之注意事項再填寫本頁) 如果Vccl係比該界定的電壓高且一單晶片模式訊號或 重置訊號是為非有源的話,來自該NOR元件77的輸出因 此進入"H〃狀態。如果這些條件不符合的話,來自該NOR 元件77的輸出進入〃L〃狀態。 5 換句話說,該第一位準轉換器22和第二位準轉換器 23係被強制地保持初始化直到該内部電源供應電壓Vccl 到達該界定的電壓。在Vccl穩定之後,該第一位準轉換器 22和第二位準轉換器23將會僅在該單晶片模式是為有源 及一重置訊號變成有源時被保持初始化。 10 在以上的實施例中,連接有該外部電路26之端的狀態 能夠被強制地保持於一預定的狀態(高阻抗狀態)直到該内 部電源供應電壓Vccl穩定為止。在該内部電源供應電壓 Vccl穩定之後,該端的狀態僅在一重置訊號在該單晶片模 式中變成有源時能夠被強制地保持於該預定的狀態。 15 第10圖是為顯示一在該内部電源供應電壓Vccl穩定 之前接受由來自外部之重置訊號所作之重置及在該内部電 源供應電壓Vccl穩定之後接受由内部重置訊號所作之重置 之實施例的圖示。 在第10圖中所示的實施例包括一内部電壓監視電路 20 80、反相器81和82、反相器83和84、位準轉換器85、 AND元件86和87、NOR元件88、及反相器89。 該内部電壓監視電路8 0使用該外部電源供應電壓 VCC2作為電源供應電壓並且觀察該内部電源供應電壓 Vccl是否已到達一界定的電壓。如果該内部電源供應電壓 第20頁 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1317206 A7 B7 五、發明説明(/s )
Vcci已到達該界定的電壓的話,該内部電壓監視電路80 輸出〃H〃。如果該内部電源供應電壓Vccl未到達該界定的 電壓,該内部電壓監視電路8 0輸出"L" ° 該反相器81把一從該内部電壓監視電路8〇輸出的訊 5 號反相並且把它供應到該反相器82和和AND元件86。 該反相器82把一從該反相器81輸出的訊號反相並且 把它供應到該AND元件87。 該反相器83把一重置訊號反相並且把它供應到該反相 器84。該反相器84把一從該反相器83輸出的訊號反相並 10 且把它供應到該AND元件86。 該位準轉換器85把一處於該内部電源供應電壓Vccl 之位準的内部重置訊號轉換成一處於該外部電源供應電壓 Vcc2之位準的訊號並且把它供應到該AND元件87。 該AND元件86執行在來自該反相器81之輸出與來自 15 該反相器84之輸出之間的邏輯AND並且把結果供應到該 NOR元件88 ° 該AND元件87執行在來自該反相器82之輸出與來自 該位準轉換器85之輸出之間的邏輯AND並且把結果供應 到該NOR元件88。 20 該NOR元件88執行在來自該AND元件86之輸出與來 自該AND元件87之輸出之間的邏輯AND並且把結果供應 到該反相器89。 該反相器89把從該NOR元件88輸出的訊號反相並且 把它供應到該第一位準轉換器22和第二位準轉換器23。 第21頁 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) .........-............裝--------------訂.......................線· (請先閲讀背面之注意事項再填寫本頁) 1317206 A7 _B7_ 五、發明説明(θ ) 現在,在以上之實施例中的運作將會被描述。 (請先閲讀背面之注意事項再填寫本頁) 當電力係被施加且該外部電源供應電壓Vcc2的供應係 被開始時,該内部電壓監視電路80觀察該内部電源供應電 壓Vccl是否已到達一界定的電壓。如果該内部電源供應電 5 壓Vccl未到達該界定的電壓的話,該内部電壓監視電路 80輸出"L〃。如果該内部電源供應電壓Vccl已到該界定 的電壓的話,該内部電壓監視電路80輸出〃 H〃。 假設該内部電源供應電壓Vccl尚未到達該界定的電壓 。那麼來自該反相器81的輸出是為"H 〃而來自該反相器 10 82的輸出是為〃 L"。因此,不管來自該位準轉換器85的 輸出,來自該AND元件87的輸出是為〃L"。如果一重置訊 號是為有源的話,來自該AND元件86的輸出是為〃 L"。如 果一重置訊號是為非有源的話,來自該AND元件86的輸 出是為"H"。該NOR元件88和反相器89形成一個OR元 15 件。因此,如果一重置訊號是為"L〃的話,來自該反相器 89的輸出是為"L"。如果一重置訊號是為"H〃的話,來自 該反相器89的輸出是為〃 H"。在這情況中,一内部重置訊 號的狀態對來自該反相器89之輸出的狀態沒有影饗。 換句話說,如果該内部電源供應電壓Vccl未到達該界 20 定的電壓的話,如果一重置訊號變成有源的話,"L"係被輸 入到該第一位準轉換器22和第二位準轉換器23。結果, 來自該第一位準轉換器22與第二位準轉換器23的輸出係 被強制地置於一預定的狀態。在這情況中,一内部重置訊 號的狀態對該第一位準轉換器22和第二位準轉換器23之 第22頁 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1317206 A7 B7 五、發明説明(〇〇) 輸入的狀態沒有影響。 如果該内部電源供應電壓Vccl到達該界定的電壓的話 ,那麼來自該内部電壓監視電路80的輸出進入〃H"狀態。 因此,來自該反相器8 1的輸出進入"L"狀態而來自該反相 5 器82的輸出進入"H"狀態。 當來自該反相器81的輸出進入"L"狀態時,來自該 AND元件86的輸出經常進入〃L·〃狀態。在這情況中,一重 置訊號的狀態對來自該AND元件86之輸出的狀態沒有影 響。 10 來自該反相器82的輸出進入"H〃狀態,所以如果來自 該位準轉換器85的輸出係處於"H"狀態的話,來自該AND 元件87的輸出進入〃Η〃狀態。如果來自該位準轉換器85 的輸出係處於"L〃狀態的話,那麼來自該AND元件87的輸 出進入〃L〃狀態。 15 因此,如果該内部電源供應電壓Vccl已到達該界定的 電壓的話,一重置訊號係被忽略而且來自該第一位準轉換 器22與第二位準轉換器23的輸出能夠藉著一内部重置訊 號來被初始化到一預定的狀態。 總括來說,在第10圖中所示的實施例中,如果該内部 20 電源供應電壓Vccl未到達一界定的電壓的話(剛在當該内 部電源供應電壓Vccl未到達該界定之電壓的時間之後), 該半導體裝置能夠藉著一來自外部的重置訊號來被重置。 如果該内部電源供應電壓Vccl已到達該界定的電壓的話, 該半導體裝置能夠僅藉著一内部重置訊號來被重置。 第23頁 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -----------------------裝------------------訂,.................線. (請先閲讀背面之注意事項再填寫本頁) 1317206 A7 --------;______B7 五、發明説明(21 ) 在該等以上的實施例中,當,例如,—重置訊號係被輸 入時,於該半導趙裝置上的一輸出端係被置於一高阻抗狀 態。然而,它能夠被置於,例如,〃 H"或"L〃狀態。 第11圖«顯示-實施例的圖示,在—重置訊號被作 5成有源:情況中,來自該實施例的輪出變成。 在這例子中,在第2圖中所示的第—位準轉換器22係 由第一位準轉換器9〇代替。其餘的組件係與在第2圖中 的那二相同。在第1!圖中所示之對應於在第2圖中之那些 的該等組件係由相同的符號標示而且它們的描述會被省略 .10 » 在這實施例中,當-重置訊號進人—有源狀態('、l„狀 態)時’來自該第二位準轉換器9Q與第二位準轉換器23 兩者的輸出進入"L"狀態。結果,該p_通道m〇sfet % 進入一導通狀態而n_通道M〇SFET 25進入一截止狀態。 15因此’於連接有該外部電路26之端處的輸出將會進入〃H〃 狀態* 在以上的實施例中,如果一重置訊號變成有源,來自該 半導體裝置的輸出能夠被強制地設定到„ H"狀態。 第12圖是為顯示一實施例的圖示,在一重置訊號係被 20 作成有源的情況中.,來自該實施例的輸出變成"L"。 在這例子中,在第2圖中所示的第二位準轉換器23係 由一第一位準轉換器1〇〇代替。其餘的組件係與在第2圖 中的那些相同。在第12圖中所示之對應於在第2圖中之那 些的該等組件係由相同的符號標示而且它們的描述會被省 第24頁 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂. 1317206 A7 B7 鷂丨 五、發明説明() 略。 在這實施例中,當一重置訊號進入一有源狀態(WL"狀 態)時,來自該第一位準轉換器100與第一位準轉換器22 兩者的輸出進入〃 H"狀態。結果,該p-通道MOSFET 24 5 進入一截止狀態而η-通道MOSFET 25進入一導通狀態。 因此,於連接有該外部電路26之端處的輸出將會進入〃L〃 狀態。 在以上的實施例中,如果一重置訊號變成有源,來自該 半導體裝置的輸出能夠被強制地設定到〃 L 〃狀態。 10 在該等以上的實施例中,於第1圖中所示之輸出電路 10c是為一位準轉換器之情況的描述係被提供。然而,理 所當然的是本發明不受限於如此之一種情況。 此外,在該等以上的實施例中,僅有一個内部電源供應 電壓(Vccl)之情況的描述係被提供。然而,理所當然的是 15 ,本發明亦可應用於有數個内部電源供應電壓的情況。 此外,在該等以上的實施例中,僅該外部電源供應電壓 Vcc2係被供應到該半導體裝置而該半導體裝置從該外部電 源供應電壓Vcc2產生該内部電源供應電壓Vccl。然而, 理所當然的是,該内部電源供應電壓Vccl亦能夠從外部供 20 應。 如同在前面被描述一樣,根據本發明,以一外部電源供 應電壓和一在電壓上與該外部電源供應電壓不同之内部電 源供應電壓運作的半導體裝置包含:一處理電路,該處理 電路係以該内部電源供應電壓運作俾可執行一預定的處理 第25頁 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) .訂| :線— 1317206 5 10 15 20 發明説明(〇b ) ;一輸出電路,該輸出電路係用於把由該處理電路所處理 的結果輸出,一控制電路,該控制電路係以該外部電源供 應電壓運作俾可控制以致於來自該輸出電路的輸出在該外 部電源供應電壓之供應的開始之後會被保持在__預定的狀 態-預定的時間周期;及—供應電路,該供應電路係用於 把該外部電源供應電壓供應到該控制電路。因此a 、 被施加時,在-外部電路中之由於—不掩虽電力 所引起的故障能夠被防止。 成就的輸出 别文係僅被視為本發明之原理的舉例說明 對於熟知此項技術之人仕來說,若干變化 此外,由於 現,本發明係不受限於所顯示和描述之確實改變會隨時出 ’而據此,所有適當的變化和等效物會被视構和應用 之於後附之申請專利範圍及它們之等效物,、、落在本發明 科缝賴表 1 半導體裝置 3 内部電路 電源供應電壓 半導體裝置 内部電源供應電壓產生電路 處理電路 2 讀>裝----- (請先閲讀背面之注意事項再填寫本頁〕 -§
Vccl10 10a 10b 10clOe21 23
Vcc2 降壓電路 位準轉換器 電壓 輸出電路 供應電路 埠 第二位準轉換器 10d 控制電路 20 内部電路 22 24 第一位準轉換器 卜通道M〇SPet 第26頁 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐) 1317206 A7 B7 5 .10 15 20 發明説明 (24) 25 n-通道 MOSFET 26 外部電路 27 控制電路 22a 反相器 22b 位準轉換電路 22c 反相器 22d p-通道 MOSFET 23a 反相器 23b 位準轉換電路 23c 反相器 23d 反相器 23e n-itit MOSFET 40 反相器 41-1 到 41-Π 反相器 50 NOR元件 51 反相器 27 控制電路 61 反相器 60 内部電壓監視電路 62 反相器 7Q 内部電壓監視電路 71 反相器 72 反相器 73 反相器 74 反相器 75 反相器 76 NOR元件 77 NOR元件 80 内部電壓監視電路 81 反相器 82 反相器 83 反相器 84 反相器 85 位準轉換器 86 AND元件 87 AND元件 88 NOR元件 89 反相器 90 第二位準轉換器 100 第一位準轉換器 第27頁 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) .......................裝..................訂------------------線- (請先閲讀背面之注意事項再填寫本頁)

Claims (1)

  1. 申請專利範圍 1317206 第911。5。98號巾請”請專利範圍修正本 97.!^ 縣置,該半導體裝置係H外部電源供應電 電壓上與該外部電源供應電壓不同之内部 供應電壓運作,該裝置包含: 5 10 15 20 -處理電路’該處理電路係以該内部電源供應電壓 運作並且執行—預定的處理; 輸出電路,該輸出電路係用於把由該處理電路 作之處理的結果輸出; -控制電路’該控制電路係以該外部電源供應電壓 運作並且控制以致於來自該輸出電路的輸出在該外部電 源供應電壓之供應的開始之後被保持在—預定的狀,離— 預定的時間周期; 一供應電路,該供應電路係用於把該外部電源供應 電壓供應到該控制電路;及 八’' 一内部電源供應電壓產生電路,該内部電源供應電 壓產生電路係用以自該外部電源供應電壓產生該内部電 ,、t、應電壓’其中該内部電源供應電壓產生電路將該内 部電源供應電壓供應至該處理電路。 2_如申請專利_第1項所述之半導體裝置,其中,該輪 出電路是為一位準轉換器並且把一處於從該處理電路輸 出之内部電源供應電壓位準的訊號轉換成一處於該外部 電源供應電壓位準的訊號。 3.如申請專利範圍第1項所述之半導體裝置,其中,該控 弗】電路把來自該輸出電路的輸出強制地置於〃H"狀態。 第28頁 六、申請專利範圍 4·如申請專利範圍第1項所述之半導體裝置,其中,該控 制電路把來自該輸出電路的輸出強制地置於,,L,,狀態。 5·如申請專利範圍第1項所述之半導體裝置,其中,該控 制電路把來自該輸出電路的輸出強制地置於—高阻抗狀 態。 6·如申請專利範圍帛!項所述之半導體裝置,射,該控 制電路係根據一根據該外部電源供應電壓來被產生的重 置讯號來控制該輸出電路。 7 ·如申請專利範圍第6項所述之半導體裝置,其中,該# ::路係僅在該處理電路處於一預定的運作模式時: 該重置訊號來控制該輸出電路。 8.如申請專利範圍第6項所述之半導體裝置,1中,如果 ,内部電源供應電㈣供應4穩定㈣,該控制電路 忽略該重置訊號。 9·如申4專利範圍帛8項所述之半導體裝置,其中,在一 Γ峨被供應的情況巾,縱使_部電源供應電 &供應-旦穩定,該控制電路控制來自 輸出的狀態。 ®电塔之 10化如中4專職圍第i項所述之半導體裝置,其中,談 電路㈣騎A電路直職㈣電源 一界定的電壓。 11*如巾4專職圍第i項所述之半導體裝置, 該處理電路係處於-預定的運作模式時: 第29頁 1317206 5 六、申請專利範圍 12.如申請專利範圍第1項所述之半導體裝置,其中: 當該内部電源供應電壓未到達該界定的電壓時,該 輪出電路無條件地被控制;及 當該内部電源供應電壓已到達該界定的電壓時,來 自該輸出電路之輸出的狀態僅在該處理電路係處於一預 定的運作模式且根據該外部電源供應電壓來產生的一重 置訊號被輸入時被控制。 第30頁
TW091105098A 2001-08-24 2002-03-18 Semiconductor device TWI317206B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001253968A JP4187430B2 (ja) 2001-08-24 2001-08-24 半導体装置

Publications (1)

Publication Number Publication Date
TWI317206B true TWI317206B (en) 2009-11-11

Family

ID=19082199

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091105098A TWI317206B (en) 2001-08-24 2002-03-18 Semiconductor device

Country Status (4)

Country Link
US (1) US6621328B2 (zh)
JP (1) JP4187430B2 (zh)
KR (1) KR100709535B1 (zh)
TW (1) TWI317206B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3825300B2 (ja) * 2001-10-31 2006-09-27 Necエレクトロニクス株式会社 内部降圧回路
KR100548557B1 (ko) * 2003-05-21 2006-02-02 주식회사 하이닉스반도체 반도체 장치의 내부 전원발생장치
JP4492852B2 (ja) * 2004-03-30 2010-06-30 株式会社ルネサステクノロジ 半導体集積回路装置
DE102004049744B4 (de) * 2004-10-13 2009-07-30 Infineon Technologies Ag Schaltungsanordnung
KR100850272B1 (ko) * 2007-01-25 2008-08-04 삼성전자주식회사 반도체 메모리 장치의 전압 발생회로 및 사용 전압공급방법
JP5191196B2 (ja) * 2007-09-27 2013-04-24 ラピスセミコンダクタ株式会社 レベルシフタ回路
JP5554115B2 (ja) * 2010-03-30 2014-07-23 シチズンホールディングス株式会社 電子回路
JP6057665B2 (ja) * 2012-10-25 2017-01-11 ローム株式会社 半導体装置、電子機器、車両
JP2015156922A (ja) * 2014-02-24 2015-09-03 株式会社大一商会 遊技機
CN104079273B (zh) * 2014-06-06 2017-11-28 广州三星通信技术研究有限公司 保存用户操作的电路及具有所述电路的电子设备
JP6630538B2 (ja) * 2015-10-29 2020-01-15 パナソニック デバイスSunx株式会社 出力回路、出力ユニット、プログラマブルコントローラ
US10812138B2 (en) 2018-08-20 2020-10-20 Rambus Inc. Pseudo-differential signaling for modified single-ended interface
WO2020133383A1 (en) * 2018-12-29 2020-07-02 Citrix Systems, Inc. System with real-time detection and resolution of conflicts for shared resources

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307225A (ja) * 1995-05-02 1996-11-22 Matsushita Electron Corp 半導体集積回路装置の初期化回路
JPH098632A (ja) * 1995-06-23 1997-01-10 Nec Corp 半導体集積回路
JP3650186B2 (ja) * 1995-11-28 2005-05-18 株式会社ルネサステクノロジ 半導体装置および比較回路
JP3705880B2 (ja) * 1996-11-28 2005-10-12 富士通株式会社 レベルコンバータ及び半導体装置
JPH10336007A (ja) * 1997-05-29 1998-12-18 Fujitsu Ltd レベルコンバータ、出力回路及び入出力回路
US6078201A (en) * 1998-01-06 2000-06-20 Xilinx, Inc. Power-on reset circuit for dual supply voltages
JP3719868B2 (ja) * 1999-02-09 2005-11-24 ローム株式会社 半導体集積回路装置
JP2001144600A (ja) 1999-11-17 2001-05-25 Nec Corp 多電源対応の半導体集積回路用入出力バッファ
JP2001186005A (ja) * 1999-12-24 2001-07-06 Matsushita Electric Ind Co Ltd 半導体装置
JP2002042459A (ja) * 2000-07-26 2002-02-08 Mitsubishi Electric Corp 半導体集積回路装置

Also Published As

Publication number Publication date
KR100709535B1 (ko) 2007-04-23
JP4187430B2 (ja) 2008-11-26
US6621328B2 (en) 2003-09-16
JP2003069404A (ja) 2003-03-07
KR20030017307A (ko) 2003-03-03
US20030038673A1 (en) 2003-02-27

Similar Documents

Publication Publication Date Title
TWI317206B (en) Semiconductor device
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
KR20170116042A (ko) 독립적인 전력 콜랩스 방법론
JP2007102994A (ja) 電流消耗を減少させる内部電源電圧発生回路を有するマルチチップ半導体メモリ装置
JP2007066037A (ja) 半導体集積回路
TW201117556A (en) Apparatus and method providing an interface between a first voltage domain and a second voltage domain
JP3763775B2 (ja) 電源立ち上がり時の動作を安定化したレベルコンバータ回路
US6700407B1 (en) Extended voltage range level shifter
JP3889954B2 (ja) 半導体装置
KR19990086044A (ko) 대기 전류 감소 기능을 갖는 동기식 디램 반도체 장치
US6624673B2 (en) Circuit for resetting a microcontroller
TW509838B (en) Microcontroller having core logic power shutdown while maintaining input-output port integrity
JP2010182393A (ja) プリドライバ及びこれを用いた出力ドライバ回路
US7545171B2 (en) Input/output device with fixed value during sleep mode or at a time of supplying initial voltage to system
JP2006054499A (ja) 半導体集積回路装置及びそれを用いた半導体システム
US6597215B2 (en) Power detector for digital integrated circuits
US6534806B1 (en) System for generating a reference voltage
JPH1117119A (ja) ゼロ電流ドロー回路
KR100909637B1 (ko) 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법
US7706115B2 (en) Over-voltage indicator and related circuit and method
US7733709B2 (en) Semiconductor memory device with internal voltage generating circuit and method for operating the same
JP6410253B2 (ja) 電子機器
US6731139B1 (en) Short circuit protection apparatus with self-clocking self-clearing latch
JP2005286675A (ja) 半導体集積回路装置
JP4160088B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees