KR100909637B1 - 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법 - Google Patents

고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법 Download PDF

Info

Publication number
KR100909637B1
KR100909637B1 KR1020080024990A KR20080024990A KR100909637B1 KR 100909637 B1 KR100909637 B1 KR 100909637B1 KR 1020080024990 A KR1020080024990 A KR 1020080024990A KR 20080024990 A KR20080024990 A KR 20080024990A KR 100909637 B1 KR100909637 B1 KR 100909637B1
Authority
KR
South Korea
Prior art keywords
high voltage
response
node
signal
pump
Prior art date
Application number
KR1020080024990A
Other languages
English (en)
Inventor
김재훈
정봉화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080024990A priority Critical patent/KR100909637B1/ko
Priority to US12/315,007 priority patent/US7944275B2/en
Application granted granted Critical
Publication of KR100909637B1 publication Critical patent/KR100909637B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073Charge pumps of the Schenkel-type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/36Means for starting or stopping converters

Abstract

본 발명은 제1 인에이블 신호에 응답하여 고전압을 초기화하는 초기화부; 상기 제1 인에이블 신호에 응답하여 상기 고전압을 펌핑하는 제1 펌프; 제2 인에이블 신호 및 제1 모드신호에 응답하여 상기 고전압을 펌핑하는 제2 펌프; 및 상기 제2 인에이블 신호 및 상기 제1 모드신호에 응답하여 제2 모드신호를 생성하는 모드신호 전달부를 포함하되, 상기 초기화부 및 상기 제1 펌프는 상기 제2 모드신호에 응답하여 구동이 조절되는 고전압 펌핑회로를 제공한다.
더블러 구조의 고전압 펌프, 트리플러 구조의 고전압 펌프, 저전력 모드

Description

고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법 {VPP Pumping Circuit And VPP Pumping Method Using The Same}
본 발명은 반도체 메모리 장치에 관한 것으로서, 더욱 구체적으로는 트리플러(Tripler) 구조의 펌프를 이용하여 고전압(VPP)을 일정 레벨까지 펌핑한 후에 더블러(Doubler) 구조의 펌프를 이용하여 고전압(VPP)을 펌핑함으로써, 신뢰성과 효율성을 동시에 만족시킬 수 있도록 한 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법에 관한 것이다.
통상적으로 메모리 장치는 외부로부터 외부전압(VDD)과 접지전압(VSS)을 공급받아 내부동작에 필요한 내부전압을 생성하여 사용하고 있다. 메모리 장치의 내부동작에 필요한 전압으로는 메모리 코어영역에 공급하는 코어전압(Vcore), 워드라인을 구동하거나 오버드라이빙 시에 사용되는 고전압(VPP), 코어영역의 앤모스트랜지스터의 벌크(bulk)전압으로 공급되는 백바이어스전압(VBB) 등이 있다.
여기서, 코어전압(Vcore)은 외부에서 입력되는 외부전압(VDD)을 일정한 레벨로 감압하여 공급하면 되지만, 고전압(VPP)은 외부로부터 입력되는 외부전압(VDD) 보다 높은 레벨의 전압을 가지며, 백바이어스전압(VBB)은 외부로부터 입력되는 접지전압(VSS)보다 낮은 레벨의 전압을 유지하기 때문에, 고전압(VPP)과 백바이어스전압(VBB)을 공급하기 위해서는 각각 고전압(VPP)과 백바이어스전압(VBB)을 위해 전하를 공급하는 전하펌프회로가 필요하다.
종래의 고전압 펌핑회로에는 도 1a에 도시된 바와 같이 더블러 구조의 고전압 펌프(2)를 사용하는 방식과, 도 1b에 도시된 바와 같이 트리플러 구조의 고전압 펌프(3)를 사용하는 방식이 있다.
도 1a 및 도 1b에 도시된 방식의 고전압 펌핑회로는 반도체 메모리 장치의 초기 동작 구간에서 외부전압(VDD)의 레벨이 기설정된 레벨 이상인 경우 하이레벨로 인에이블되는 파워업신호(PWRUP)에 응답하여 구동된다.
일반적으로, 더블러 구조의 고전압 펌프(2)의 최대 펌핑 효율은 50%에 달하므로, 33%의 최대 펌핑 효율을 갖는 트리플러 구조의 고전압 펌프(3)에 비해 효율성 측면에서 유리하다.
반면, 신뢰성 측면에서는 트리플러 구조의 고전압 펌프(3)가 유리한데, 이는 더블러 구조의 고전압 펌프(2)가 외부전압(VDD)의 두배 레벨까지 고전압(VPP)을 펌핑할 수 있는데 반해, 트리플러 구조의 고전압 펌프(3)는 외부전압(VDD)의 세배 레벨까지 고전압(VPP)을 펌핑할 수 있기 때문이다.
그런데 종래의 고전압 펌핑회로는 더블러 구조의 고전압 펌프(2) 또는 트리플러 구조의 고전압 펌프(3) 중 하나를 선택적으로 사용하기 때문에 신뢰성과 효율성을 만족시킬 수 없다.
따라서, 본 발명은 트리플러 구조의 고전압 펌프(2)를 이용하여 고전압(VPP)을 일정 레벨까지 펌핑한 후에 더블러 구조의 고전압 펌프(3)를 이용하여 고전압(VPP)을 펌핑함으로써, 신뢰성과 효율성을 동시에 만족시킬 수 있는 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법를 개시한다.
이를 위해 본 발명은 제1 인에이블 신호에 응답하여 고전압을 초기화하는 초기화부; 상기 제1 인에이블 신호에 응답하여 상기 고전압을 펌핑하는 제1 펌프; 제2 인에이블 신호 및 제1 모드신호에 응답하여 상기 고전압을 펌핑하는 제2 펌프; 및 상기 제2 인에이블 신호 및 상기 제1 모드신호에 응답하여 제2 모드신호를 생성 하는 모드신호 전달부를 포함하되, 상기 초기화부 및 상기 제1 펌프는 상기 제2 모드신호에 응답하여 구동이 조절되는 고전압 펌핑회로를 제공한다.
본 발명에 있어서, 상기 제1 인에이블 신호는 외부전압의 레벨에 응답하여 인에이블되는 것이 바람직하다.
본 발명에 있어서, 상기 초기화부 및 상기 제1 펌프는 상기 제1 인에이블 신호에 의해 선택적으로 인에이블되는 것이 바람직하다.
본 발명에 있어서, 상기 초기화부는 상기 제1 인에이블 신호 및 상기 제2 모드신호에 응답하여 제1 노드를 구동하는 제1 구동부; 및 상기 제1 구동부의 출력신호에 응답하여 외부전압을 고전압으로 초기화하는 제2 구동부를 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 제1 구동부는 상기 제1 인에이블 신호 및 상기 제2 모드신호에 응답하여 논리합 연산을 수행하는 제1 논리부; 및 상기 제1 논리부의 출력신호를 버퍼링하는 버퍼부를 포함하는 것이 바람직하다.
본 발명에 있어서, 버퍼부는 외부전압단과 상기 제1 노드 사이에 연결되어, 상기 제1 논리부의 출력신호에 응답하여 상기 제1 노드를 풀업 구동시키는 제1 풀업 소자; 상기 제1 노드와 접지전압단 사이에 연결되어, 상기 제1 논리부의 출력신호에 응답하여 상기 제1 노드를 풀다운 구동시키는 제1 풀다운 소자; 외부전압단과 제2 노드 사이에 연결되어, 상기 제1 노드의 출력신호에 응답하여 상기 제2 노드를 풀업 구동시키는 제2 풀업 소자; 상기 제2 노드와 접지전압단 사이에 연결되어, 상기 제1 노드의 출력신호에 응답하여 상기 제2 노드를 풀다운 구동시키는 제2 풀다 운 소자; 외부전압단과 제3 노드 사이에 연결되어, 상기 제2 노드의 출력신호에 응답하여 상기 제3 노드를 풀업 구동시키는 제3 풀업 소자; 및 상기 제3 노드와 접지전압단 사이에 연결되어, 상기 제2 노드의 출력신호에 응답하여 상기 제3 노드를 풀다운 구동시키는 제3 풀다운 소자를 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 제2 구동부는 고전압단과 제4 노드 사이에 연결되어, 상기 제1 구동부의 출력신호에 응답하여 턴온되는 제1 스위치소자; 및 상기 제4 노드와 외부전압단 사이에 연결되어, 상기 제2 모드신호에 응답하여 턴온되는 제2 스위치소자를 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 제1 및 제2 스위치소자는 PMOS 트랜지스터인 것이 바람직하다.
본 발명에 있어서, 상기 초기화부는 상기 제1 구동부와 상기 제2 구동부 사이에 연결되어, 상기 제1 인에이블 신호에 응답하여 구동하는 레벨 시프터부를 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 레벨 시프터부는 외부전압의 레벨을 고전압의 레벨로 변환시키는 것이 바람직하다.
본 발명에 있어서, 상기 제1 펌프는 트리플러 구조의 고전압 펌프인 것이 바람직하다.
본 발명에 있어서, 상기 제2 인에이블 신호는 상기 고전압의 레벨에 응답하여 인에이블되는 것이 바람직하다.
본 발명에 있어서, 상기 제1 모드신호는 저전력 모드에서 디스에이블되는 것 이 바람직하다.
본 발명에 있어서, 상기 제2 펌프는 더블러 구조의 고전압 펌프인 것이 바람직하다.
본 발명에 있어서, 상기 제2 모드신호는 저전력 모드에서 인에이블되는 상기 제2 인에이블 신호의 인에이블에 응답하여 디스에이블되는 것이 바람직하다.
본 발명에 있어서, 상기 모드신호 전달부는 상기 제2 인에이블 신호 및 상기 제1 모드신호에 응답하여 논리합 연산을 수행하는 제2 논리부; 및 상기 제2 논리부의 출력신호를 버퍼링하는 인버터를 포함하는 것이 바람직하다.
그리고, 본 발명의 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법은 제1 인에이블 신호에 응답하여 고전압을 초기화하는 단계; 상기 제1 인에이블 신호에 응답하여 상기 고전압을 제1 펌프로 펌핑하는 단계; 상기 고전압의 레벨을 감지하여 제2 인에이블 신호를 생성하는 단계; 및 상기 제2 인에이블 신호에 응답하여 상기 고전압을 제2 펌프로 펌핑하는 단계를 포함하는 고전압 펌핑방법을 제공한다.
본 발명에서, 상기 제1 인에이블 신호는 외부전압의 레벨에 응답하여 인에이블되는 것이 바람직하다.
본 발명에서, 상기 초기화하는 단계는 상기 제1 인에이블 신호 및 제2 모드신호에 응답하여 상기 고전압을 상기 외부전압으로 초기화시키는 것이 바람직하다.
본 발명에서, 상기 제1 펌프는 트리플러 구조의 고전압 펌프인 것이 바람직하다.
본 발명에서, 상기 제2 인에이블 신호는 상기 고전압의 레벨에 응답하여 인 에이블되는 것이 바람직하다.
본 발명에서, 상기 제2 펌프는 더블러 구조의 고전압 펌프인 것이 바람직하다.
본 발명에서, 상기 제2 인에이블 신호 및 제1 모드신호에 응답하여 제2 모드신호를 생성하는 단계를 포함하는 것이 바람직하다.
본 발명에서, 상기 제1 모드신호는 저전력 모드에서 디스에이블되는 것이 바람직하다.
본 발명에서, 상기 제2 모드신호는 저전력 모드에서 인에이블되는 상기 제2 인에이블 신호의 인에이블에 응답하여 디스에이블되는 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명의 일실시예에 따른 고전압 펌핑회로의 구성을 도시한 블럭도이고, 도 3은 도 2에 포함된 초기화부의 구성을 도시한 것이며, 도 4는 도 2에 포함된 모드신호 전달부의 구성을 도시한 것이다.
도 2에 도시된 바와 같이, 본 실시예에 따른 고전압 펌핑회로는 외부전압(VDD)을 감지하여 제1 인에이블 신호(enable1)를 생성하는 외부전압 감지부(10)와, 제1 인에이블 신호(enable1) 및 제2 모드신호(DPD2)에 응답하여 고전압(VPP)을 초기화하는 초기화부(12)와, 제1 인에이블 신호(enable1) 및 제2 모드신호(DPD2)에 응답하여 고전압(VPP)을 펌핑하는 트리플러 구조의 고전압 펌프(14)와, 고전압(VPP)을 감지하여 제2 인에이블 신호(enable2)를 생성하는 고전압 감지부(16)와, 제2 인에이블 신호(enable2) 및 제1 모드신호(DPD1)에 응답하여 고전압(VPP)을 펌핑하는 더블러 구조의 고전압 펌프(18)와, 제1 모드신호(DPD1) 및 제2 인에이블 신호(enable2)에 응답하여 제2 모드신호(DPD2)를 생성하는 모드신호 전달부(20)로 구성된다.
여기서, 제1 모드신호(DPD1)는 저전력 모드에서 하이레벨(실시예에 따라서는 로우레벨)로 인에이블되는 신호이고, 저전력 모드는 대기상태에서 소모되는 불필요한 전력소모를 감소시키기 위해 주변 회로의 동작을 정지시키는 모드를 말한다.
초기화부(12)는 도 3에 도시된 바와 같이, 제1 인에이블 신호(enable1) 및 제2 모드신호(DPD2)에 응답하여 논리합 연산을 수행하는 노아게이트(NR21)와, 노드(nd21)의 출력신호를 버퍼링하는 버퍼부(122)와, 버퍼부(122)의 출력신호에 응답하여 외부전압(VDD)의 레벨을 고전압(VPP)의 레벨로 변환하는 레벨 시프터부(124)와, 레벨 시프터부(124)의 출력신호에 응답하여 고전압(VPP)을 외부전압(VDD)으로 초기화하는 구동부(126)로 구성된다.
버퍼부(122)는 외부전압단(VDD)과 노드(nd22) 사이에 연결되어, 노드(nd21)의 출력신호에 응답하여 노드(nd22)를 풀업 구동하는 PMOS 트랜지스터(P21)와, 노드(nd22)와 접지전압단(VSS) 사이에 연결되어, 노드(nd21)의 출력신호에 응답하여 노드(nd22)를 풀다운 구동하는 NMOS 트랜지스터(N21)와, 외부전압단(VDD)과 노드(nd23) 사이에 연결되어, 노드(nd22)의 출력신호에 응답하여 노드(nd23)를 풀업 구동하는 PMOS 트랜지스터(P22)와, 노드(nd23)와 접지전압단(VSS) 사이에 연결되어, 노드(nd22)의 출력신호에 응답하여 노드(nd23)를 풀다운 구동하는 NMOS 트랜지스터(N22)와, 외부전압단(VDD)과 노드(nd24) 사이에 연결되어, 노드(nd23)의 출력신호에 응답하여 노드(nd24)를 풀업 구동하는 PMOS 트랜지스터(P23)와, 노드(nd24)와 접지전압단(VSS) 사이에 연결되어, 노드(nd23)의 출력신호에 응답하여 노드(nd24)를 풀다운 구동하는 NMOS 트랜지스터(N23)로 구성된다.
구동부(126)는 고전압단(VPP)과 노드(nd25) 사이에 연결되어, 레벨 시프터부(124)의 출력신호에 응답하여 턴온되는 PMOS 트랜지스터(P24)와, 노드(nd25)와 외부전압단(VDD) 사이에 연결되어, 제1 모드신호(DPD1)에 응답하여 턴온되는 PMOS 트랜지스터(P25)로 구성된다.
모드신호 전달부(20)는 도 4에 도시된 바와 같이, 제1 모드신호(DPD1) 및 제2 인에이블 신호(enable2)에 응답하여 논리합 연산을 수행하는 노아게이트(NR22)와 인버터(IV21)를 포함하는 제2 논리부(200)로 구성된다.
이와 같이 구성된 고전압 펌핑회로의 동작을 구체적으로 설명하면 다음과 같다.
우선, 외부전압 감지부(10)는 외부전압(VDD)의 레벨을 감지하여 외부전압(VDD)의 레벨이 기설정된 레벨 이하인 경우 로우레벨의 제1 인이블신호(enable1) 를 생성한다. 이때, 고전압(VPP)은 펌핑되기 전이므로, 고전압 감지부(16)는 로우레벨의 제2 인이블신호(enable2)를 생성한다. 또한, 저전력 모드가 아닌 경우 제1 모드신호(DPD1)는 로우레벨이므로, 로우레벨의 제2 인이블신호(enable2)에 응답하여 모드신호 전달부(20)는 로우레벨의 제2 모드신호(DPD2)를 출력한다.
이와 같이, 외부전압 감지부(10)에서 로우레벨의 제1 인이블신호(enable1)가 생성되는 경우, 즉, 외부전압(VDD)의 레벨이 기설정된 레벨 이하인 경우 트리플러 구조의 고전압 펌프(14)는 구동되지 않고, 초기화부(12)만 구동된다. 도 3에 도시된 바와 같이 저전력 모드가 아닌 상태에서 제2 모드신호(DPD2)는 로우레벨이므로, 로우레벨의 제1 인에이블 신호(enable1)가 입력되는 경우 노드(nd21)의 신호는 하이레벨이 된다.
하이레벨의 노드(nd21)의 출력신호에 의해 NMOS 트랜지스터(N21), PMOS 트랜지스터(P22) 및 NMOS 트랜지스터(N23)가 턴온되어 노드(nd24)는 로우레벨이 되고, 레벨 시프터(124)는 로우레벨이 된다. 이에 따라 구동부(126)의 PMOS 트랜지스터(P24)는 로우레벨의 레벨 시프터부(124)의 출력신호에 응답하여 턴온되고, PMOS 트랜지스터(P25)는 제2 모드신호(DPD2)에 의해 턴온되므로, 고전압(VPP)은 외부전압(VDD)으로 초기화된다.
한편, 외부전압 감지부(10)를 통해 감지된 외부전압(VDD)의 레벨이 기설정된 레벨 이상인 경우에 제1 인이블신호(enable1)는 하이레벨로 생성된다. 이때, 하이레벨의 제1 인이블신호(enable1)에 의해 고전압(VPP)이 펌핑되었기 때문에 고전압 감지부(16)는 하이레벨의 제2 인이블신호(enable2)를 생성한다. 또한, 저전력 모드 가 아닌 경우 제1 모드신호(DPD1)는 로우레벨이므로, 하이레벨의 제2 인이블신호(enable2)에 응답하여 모드신호 전달부(20)는 하이레벨의 제2 모드신호(DPD2)를 출력한다.
외부전압 감지부(10)에서 하이레벨의 제1 인이블신호(enable1)가 생성되는 경우, 즉, 외부전압(VDD)의 레벨이 기설정된 레벨 이상인 경우 트리플러 구조의 고전압 펌프(14)가 구동되어 고전압(VPP)을 펌핑한다. 이때, 초기화부(12)는 구동되지 않는다. 즉, 도 3에 도시된 바와 같이 저전력 모드가 아닌 상태에서 제2 모드신호(DPD2)는 로우레벨이므로, 하이레벨의 제1 인이블신호(enable1)가 입력되는 경우 노드(nd21)의 신호는 로우레벨이 된다. 이에 따라 PMOS 트랜지스터(P21), NMOS 트랜지스터(N22) 및 PMOS 트랜지스터(P23)가 턴온되고, 노드(nd24)는 하이레벨로 구동되고, 레벨 시프터부(124)는 하이레벨을 출력한다. 하이레벨의 레벨 시프터부(124)의 출력신호에 응답하여 고전압(VPP)을 외부전압(VDD)으로 초기화시키는 PMOS 트랜지스터(P24)가 턴오프된다. 이때, 외부전압(VDD)의 레벨을 갖는 노드(nd24)의 출력전압이 PMOS 트랜지스터(P24)의 문턱전압보다 작으면 PMOS 트랜지스터(P24)가 턴온되어, 초기화 동작이 수행될 수 있으므로, 레벨 시프터부(124)는 외부전압(VDD)의 레벨을 고전압(VPP)의 레벨로 변환시킨다.
다음으로, 고전압 감지부(16)는 고전압(VPP)의 레벨을 감지하여 고전압(VPP)의 레벨이 소정 전압레벨 이상인 경우 하이레벨의 제2 인에이블 신호(enable2)를 생성한다. 하이레벨의 제2 인에이블 신호(enable2)를 입력받은 더블러 구조의 고전압 펌프(18)는 고전압(VPP)을 펌핑한다. 이때, 트리플러 구조의 고전압 펌프(14) 및 초기화부(12)는 구동되지 않는다. 즉, 도 4에 도시된 바와 같이, 저전력 모드가 아닌 상태에서 제1 모드신호(DPD1)는 로우레벨이므로, 하이레벨의 제2 인에이블 신호(enable2)가 입력되는 경우 제2 모드신호(DPD2)는 하이레벨이 된다. 하이레벨의 제2 모드신호(DPD2)에 의해 트리플러 구조의 고전압 펌프(14) 및 초기화부(12)는 저전력 모드인 상태가 된다.
이상 설명한 바와 같이, 본 실시예에 따른 고전압 펌핑회로는 외부전압(VDD)의 레벨이 기설정된 레벨에 도달하지 않은 경우 초기화부(12)를 통해 고전압(VPP)을 외부전압(VDD)으로 초기화하고, 외부전압(VDD)의 레벨이 기설정된 레벨에 도달한 경우 트리플러 구조의 고전압 펌프(14)를 이용하여 고전압(VPP)을 일정 레벨까지 펌핑한 후에 더블러 구조의 고전압 펌프(18)를 이용하여 고전압(VPP)을 펌핑한다. 이때, 더블러 구조의 고전압 펌프(18)가 동작되는 동안에 트리플러 구조의 고전압 펌프(14)에 전원공급을 차단함으로써, 트리플러 구조의 고전압 펌프(14)는 동작하지 않는다. 따라서, 고전압(VPP)의 레벨에 따라 신뢰성을 요구하는 동작 영역에서는 트리플러 구조의 고전압 펌프(14)를 통해 고전압(VPP)을 펌핑하고, 효율성을 요구하는 동작 영역에서는 더블러 구조의 고전압 펌프(18)를 통해 고전압(VPP)을 펌핑한다.
이와 같이, 고전압(VPP)의 레벨에 의해 모든 동작 영역에서 인에이블되는 제1 및 제2 인에이블 신호(enable1, enable2)에 의해 각각 고전압(VPP) 펌핑 동작을 수행함으로써, 동작 영역에 따라 전류소모를 감소시킬 수 있다.
이상을 정리하면, 본 실시예의 고전압 펌핑회로는 외부전압(VDD)의 레벨을 3배로 펌핑 가능한 트리플러 구조의 고전압 펌프(14)를 통해 고전압(VPP)의 레벨이 소정 전압 레벨까지 펌핑한 후에 더블러 구조의 고전압 펌프(18)에 의해 고전압(VPP)을 펌핑함으로써, 신뢰성과 효율성을 동시에 만족시켜 펌프 동작 영역에 따라 동작하지 않는 영역에 전원공급을 차단하여 전류소모를 감소시킬 수 있다.
도 1a 는 종래기술에 따른 더블러 구조의 고전압 펌핑회로의 구성을 도시한 것이다.
도 1b는 종래기술에 따른 트리플러 구조의 고전압 펌핑회로의 구성을 도시한 것이다.
도 2는 본 발명의 일실시예에 따른 고전압 펌핑회로의 구성을 도시한 블럭도이다.
도 3은 도 2에 포함된 초기화부의 구성을 도시한 것이다.
도 4는 도 2에 포함된 모드신호 전달부의 구성을 도시한 것이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 외부전압 감지부 12 : 초기화부
120 : 제1 논리부 122 : 버퍼부
124 : 레벨 시프터부 126 : 구동부
14 : 트리플러 구조의 고전압 펌프 16 : 고전압 감지부
18 : 더블러 구조의 고전압 펌프 20 : 모드신호 전달부
200 : 제2 논리부

Claims (25)

  1. 제1 인에이블 신호에 응답하여 고전압을 초기화하는 초기화부;
    상기 제1 인에이블 신호에 응답하여 상기 고전압을 펌핑하는 제1 펌프;
    제2 인에이블 신호 및 제1 모드신호에 응답하여 상기 고전압을 펌핑하는 제2 펌프; 및
    상기 제2 인에이블 신호 및 상기 제1 모드신호에 응답하여 제2 모드신호를 생성하는 모드신호 전달부를 포함하되,
    상기 초기화부 및 상기 제1 펌프는 상기 제2 모드신호에 응답하여 구동이 조절되는 고전압 펌핑회로.
  2. 제1 항에 있어서, 상기 제1 인에이블 신호는 외부전압의 레벨에 응답하여 인에이블되는 고전압 펌핑회로.
  3. 제1 항에 있어서, 상기 초기화부 및 상기 제1 펌프는 상기 제1 인에이블 신호에 의해 선택적으로 인에이블되는 고전압 펌핑회로.
  4. 제3 항에 있어서, 상기 초기화부는
    상기 제1 인에이블 신호 및 상기 제2 모드신호에 응답하여 제1 노드를 구동하는 제1 구동부; 및
    상기 제1 노드의 신호에 응답하여 고전압을 외부전압으로 초기화하는 제2 구동부를 포함하는 고전압 펌핑회로.
  5. 제4 항에 있어서, 상기 제1 구동부는
    상기 제1 인에이블 신호 및 상기 제2 모드신호에 응답하여 논리합 연산을 수행하는 제1 논리부; 및
    상기 제1 논리부의 출력신호를 버퍼링하는 버퍼부를 포함하는 고전압 펌핑회로.
  6. 제5 항에 있어서, 버퍼부는
    외부전압단과 제2 노드 사이에 연결되어, 상기 제1 논리부의 출력신호에 응답하여 상기 제2 노드를 풀업 구동시키는 제1 풀업 소자;
    상기 제2 노드와 접지전압단 사이에 연결되어, 상기 제1 논리부의 출력신호에 응답하여 상기 제2 노드를 풀다운 구동시키는 제1 풀다운 소자;
    외부전압단과 제3 노드 사이에 연결되어, 상기 제2 노드의 출력신호에 응답하여 상기 제3 노드를 풀업 구동시키는 제2 풀업 소자;
    상기 제3 노드와 접지전압단 사이에 연결되어, 상기 제2 노드의 출력신호에 응답하여 상기 제3 노드를 풀다운 구동시키는 제2 풀다운 소자;
    외부전압단과 상기 제1 노드 사이에 연결되어, 상기 제3 노드의 출력신호에 응답하여 상기 제1 노드를 풀업 구동시키는 제3 풀업 소자; 및
    상기 제1 노드와 접지전압단 사이에 연결되어, 상기 제3 노드의 출력신호에 응답하여 상기 제1 노드를 풀다운 구동시키는 제3 풀다운 소자를 포함하는 고전압 펌핑회로.
  7. 제4 항에 있어서, 상기 제2 구동부는
    고전압단과 제4 노드 사이에 연결되어, 상기 제1 노드의 신호에 응답하여 턴온되는 제1 스위치소자; 및
    상기 제4 노드와 외부전압단 사이에 연결되어, 상기 제2 모드신호에 응답하여 턴온되는 제2 스위치소자를 포함하는 고전압 펌핑회로.
  8. 제7 항에 있어서, 상기 제1 및 제2 스위치소자는 PMOS 트랜지스터인 고전압 펌핑회로.
  9. 제 4 항에 있어서, 상기 초기화부는
    상기 제1 구동부와 상기 제2 구동부 사이에 연결되어, 상기 제1 노드의 신호에 응답하여 구동하는 레벨 시프터부를 포함하는 고전압 펌핑회로.
  10. 제9 항에 있어서, 상기 레벨 시프터부는 외부전압의 레벨을 고전압의 레벨로 변환시키는 고전압 펌핑회로.
  11. 제1 항에 있어서, 상기 제1 펌프는 트리플러 구조의 고전압 펌프인 고전압 펌핑회로.
  12. 제1 항에 있어서, 상기 제2 인에이블 신호는 상기 고전압의 레벨에 응답하여 인에이블되는 고전압 펌핑회로.
  13. 제1 항에 있어서, 상기 제1 모드신호는 저전력 모드에서 디스에이블되는 고전압 펌핑회로.
  14. 제1 항에 있어서, 상기 제2 펌프는 더블러 구조의 고전압 펌프인 고전압 펌핑회로.
  15. 제5 항에 있어서, 상기 제2 모드신호는 저전력 모드에서 인에이블되는 상기 제2 인에이블 신호의 인에이블에 응답하여 디스에이블되는 고전압 펌핑회로.
  16. 제1 항에 있어서, 상기 모드신호 전달부는
    상기 제2 인에이블 신호 및 상기 제1 모드신호에 응답하여 논리합 연산을 수행하는 제2 논리부; 및
    상기 제2 논리부의 출력신호를 버퍼링하는 인버터를 포함하는 고전압 펌핑회로.
  17. 제1 인에이블 신호에 응답하여 고전압을 초기화하는 단계;
    상기 제1 인에이블 신호에 응답하여 상기 고전압을 제1 펌프로 펌핑하는 단계;
    상기 고전압의 레벨을 감지하여 제2 인에이블 신호를 생성하는 단계; 및
    상기 제2 인에이블 신호에 응답하여 상기 고전압을 제2 펌프로 펌핑하는 단계를 포함하는 고전압 펌핑방법.
  18. 제17 항에 있어서, 상기 제1 인에이블 신호는 외부전압의 레벨에 응답하여 인에이블되는 고전압 펌핑방법.
  19. 제17 항에 있어서, 상기 초기화하는 단계는
    상기 제1 인에이블 신호 및 제2 모드신호에 응답하여 상기 고전압을 외부전압으로 초기화시키는 고전압 펌핑방법.
  20. 제17 항에 있어서, 상기 제1 펌프는 트리플러 구조의 고전압 펌프인 고전압 펌핑방법.
  21. 제17 항에 있어서, 상기 제2 인에이블 신호는 상기 고전압의 레벨에 응답하여 인에이블되는 고전압 펌핑방법.
  22. 제17 항에 있어서, 상기 제2 펌프는 더블러 구조의 고전압 펌프인 고전압 펌핑방법.
  23. 제17 항에 있어서,
    상기 제2 인에이블 신호 및 제1 모드신호에 응답하여 상기 제2 모드신호를 생성하는 단계를 포함하는 고전압 펌핑방법.
  24. 제23 항에 있어서, 상기 제1 모드신호는 저전력 모드에서 디스에이블되는 고전압 펌핑방법.
  25. 제23 항에 있어서, 상기 제2 모드신호는 저전력 모드에서 인에이블되는 상기 제2 인에이블 신호의 인에이블에 응답하여 디스에이블되는 고전압 펌핑방법.
KR1020080024990A 2008-03-18 2008-03-18 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법 KR100909637B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080024990A KR100909637B1 (ko) 2008-03-18 2008-03-18 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법
US12/315,007 US7944275B2 (en) 2008-03-18 2008-11-26 VPP pumping circuit and VPP pumping method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080024990A KR100909637B1 (ko) 2008-03-18 2008-03-18 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법

Publications (1)

Publication Number Publication Date
KR100909637B1 true KR100909637B1 (ko) 2009-07-27

Family

ID=41088277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080024990A KR100909637B1 (ko) 2008-03-18 2008-03-18 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법

Country Status (2)

Country Link
US (1) US7944275B2 (ko)
KR (1) KR100909637B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015094374A1 (en) * 2013-12-20 2015-06-25 Intel Corporation Apparatus for charge recovery during low power mode
US10263511B2 (en) 2016-09-09 2019-04-16 SK Hynix Inc. Charge pump switching controller for reducing standby current and charge pumping apparatus using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140000075A (ko) * 2012-06-22 2014-01-02 삼성디스플레이 주식회사 파워 유닛 및 이를 구비하는 유기 발광 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050078610A (ko) * 2004-02-02 2005-08-05 삼성전자주식회사 고전압 발생회로 및 이를 이용한 반도체 메모리 장치
KR20060030652A (ko) * 2004-10-06 2006-04-11 주식회사 하이닉스반도체 펌핑 회로 및 펌핑 전압 생성 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291446A (en) * 1992-10-22 1994-03-01 Advanced Micro Devices, Inc. VPP power supply having a regulator circuit for controlling a regulated positive potential
JP3835968B2 (ja) * 2000-03-06 2006-10-18 松下電器産業株式会社 半導体集積回路
US6556067B2 (en) * 2000-06-13 2003-04-29 Linfinity Microelectronics Charge pump regulator with load current control
JP2002074956A (ja) * 2000-09-04 2002-03-15 Mitsubishi Electric Corp 半導体装置
JP2002343083A (ja) * 2001-05-18 2002-11-29 Mitsubishi Electric Corp 半導体装置
JP4703133B2 (ja) * 2004-05-25 2011-06-15 ルネサスエレクトロニクス株式会社 内部電圧発生回路および半導体集積回路装置
KR100604905B1 (ko) * 2004-10-04 2006-07-28 삼성전자주식회사 Vpp 레벨을 독립적으로 제어하는 반도체 메모리 장치
US20070007621A1 (en) * 2005-03-30 2007-01-11 Yamaha Corporation Fuse breakdown method adapted to semiconductor device
JP4843376B2 (ja) * 2006-05-17 2011-12-21 株式会社東芝 電源回路
KR100849853B1 (ko) * 2007-01-15 2008-08-01 삼성전자주식회사 고전압 발생회로 및 이를 포함하는 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050078610A (ko) * 2004-02-02 2005-08-05 삼성전자주식회사 고전압 발생회로 및 이를 이용한 반도체 메모리 장치
KR20060030652A (ko) * 2004-10-06 2006-04-11 주식회사 하이닉스반도체 펌핑 회로 및 펌핑 전압 생성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015094374A1 (en) * 2013-12-20 2015-06-25 Intel Corporation Apparatus for charge recovery during low power mode
US9948179B2 (en) 2013-12-20 2018-04-17 Intel Corporation Apparatus for charge recovery during low power mode
US10263511B2 (en) 2016-09-09 2019-04-16 SK Hynix Inc. Charge pump switching controller for reducing standby current and charge pumping apparatus using the same

Also Published As

Publication number Publication date
US7944275B2 (en) 2011-05-17
US20090237147A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
EP3197051B1 (en) Driving circuit for non-volatile memory
US6768354B2 (en) Multi-power semiconductor integrated circuit device
KR100471185B1 (ko) 내부 공급 전압의 파워-업 기울기를 제어하기 위한 내부전압 변환기 구조
US20070103197A1 (en) Semiconductor device and level conversion circuit
US8125846B2 (en) Internal voltage generating circuit of semiconductor memory device
JP2004005571A (ja) メモリシステム及びメモリ装置
KR100909637B1 (ko) 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법
JP2010182393A (ja) プリドライバ及びこれを用いた出力ドライバ回路
US6735142B1 (en) Power-up control circuit with a power-saving mode of operation
KR100732756B1 (ko) 전압 펌핑장치
KR100312976B1 (ko) 외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치
KR101020293B1 (ko) 반도체 메모리 장치
US7733709B2 (en) Semiconductor memory device with internal voltage generating circuit and method for operating the same
KR20130080732A (ko) 파워업신호 생성회로
US8390368B2 (en) Internal voltage generating circuit
KR101052925B1 (ko) 내부전압감지회로 및 이를 이용한 파워업신호 생성회로
KR101204670B1 (ko) 레벨 시프터
KR100746616B1 (ko) 스윙폭조절회로 및 이를 이용한 고전압 펌핑회로
JP4160088B2 (ja) 半導体装置
KR102036918B1 (ko) 반도체메모리장치
KR100587040B1 (ko) 반도체 메모리 장치의 고전압 초기화 회로
KR100935729B1 (ko) 센스앰프 오버드라이빙 전압 공급 장치
JP2000339047A (ja) 半導体集積回路装置
JP2023043865A (ja) 複数のバイアス電圧に基づいて出力電圧を生成する出力ドライビング回路、及び、その動作方法
KR100420086B1 (ko) 반도체 장치의 전압 변환 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee