KR20060030652A - 펌핑 회로 및 펌핑 전압 생성 방법 - Google Patents

펌핑 회로 및 펌핑 전압 생성 방법 Download PDF

Info

Publication number
KR20060030652A
KR20060030652A KR1020040079506A KR20040079506A KR20060030652A KR 20060030652 A KR20060030652 A KR 20060030652A KR 1020040079506 A KR1020040079506 A KR 1020040079506A KR 20040079506 A KR20040079506 A KR 20040079506A KR 20060030652 A KR20060030652 A KR 20060030652A
Authority
KR
South Korea
Prior art keywords
pumping
voltage
enable signal
signal
pumping means
Prior art date
Application number
KR1020040079506A
Other languages
English (en)
Other versions
KR100650805B1 (ko
Inventor
이석주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040079506A priority Critical patent/KR100650805B1/ko
Publication of KR20060030652A publication Critical patent/KR20060030652A/ko
Application granted granted Critical
Publication of KR100650805B1 publication Critical patent/KR100650805B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 펌핑 회로 및 펌핑 전압 생성 방법에 관한 것으로, 펌핑 능력이 작은 제1 펌핑수단과 펌핑 능력이 큰 제2 펌핑수단을 구비하고, 펌핑 전압을 목표 전압까지 상승시키는 과정에서는 제1 및 제2 펌핑수단을 모두 가동하여 펌핑 전압을 목표 전압까지 빠르게 상승시킨다. 그리고, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 낮아지는 경우에는, 펌핑 능력이 작은 제1 펌핑수단만을 가동하여 펌핑 전압을 목표 전압까지 상승시키되 리플 현상이 발생되는 것을 최소화할 수 있다.
또한, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 큰 폭으로 낮아지는 경우에만 제1 펌핑수단과 제2 펌핑수단을 동시에 가동하면 목표 전압까지 빠르게 상승시킬 수 있다.
펌핑회로, 구동능력, 리플

Description

펌핑 회로 및 펌핑 전압 생성 방법{Pumping circuit and method of generating pumping voltage}
도 1은 종래 기술에 따른 펌핑 회로를 설명하기 위한 회로도이다.
도 2는 본 발명의 실시예에 따른 펌핑 회로를 설명하기 위한 회로도이다.
도 3은 도 2의 레귤레이터를 설명하기 위한 회로도이다.
도 4는 도 3에 도시된 제2 인에이블 신호 생성부의 동작을 설명하기 위한 파형도이다.
도 5는 본 발명의 실시예에 따른 펌핑 회로의 동작을 설명하기 위한 파형도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200 : 펌핑회로 111 내지 113, 210, 221, 222 : 펌핑수단
111a, 210a, 220a : 클럭 드라이브
111b, 210b, 220b : 챠지 펌프
120, 230 : 오실레이터 130, 240 : 전압 분배부
140, 250 : 기준전압 생성부
150 : 비교수단 260 : 레귤레이터
261 : 제1 인에이블 신호 생성부
262 : 제2 인에이블 신호 생성부
161 내지 163, 271 내지 273 : 주변 회로
본 발명은 펌핑 회로 및 펌핑 전압 생성 방법에 관한 것으로, 특히 주변 회로에서 소모하는 전류량의 변화에 빠르게 반응하여 항상 일정한 펌핑 전압을 공급하기 위한 펌핑 회로 및 펌핑 전압 생성 방법에 관한 것이다.
펌핑 회로는 낮은 전압(예를 들면, 전원전압)을 상승시켜 주변 회로로 고전압을 공급하는 회로다. 이러한 펌핑 회로는 항상 일정한 펌핑 전압을 출력하기 위해 레귤레이터를 포함하고 있다. 이러한 레귤레이터를 사용하여 펌핑 전압이 목표 전압보다 높아지면 펌핑 동작을 중지시키고, 펌핑 전압이 목표전압보다 낮으면 펌핑 동작이 계속 진행되도록 한다.
이러한 펌핑 회로의 구성 및 동작을 보다 상세하게 설명하면 다음과 같다.
도 1은 종래 기술에 따른 펌핑 회로를 설명하기 위한 회로도이다.
도 1을 참조하면, 펌핑 회로(100)는 다수의 펌핑수단(도면에서는 3개만 도시 됨; 111 내지 113), 오실레이터(120), 전압 분배부(130), 기준전압 생성부(140), 및 비교수단(150)을 포함한다. 출력 단자와 접지 단자 사이에 접속된 커패시터(Cp)는 로드 커패시터이다.
상기에서, 오실레이터(120)는 펌핑 동작에 필요한 클럭 신호(CLOCK)를 생성한다.
펌핑수단들(111 내지 113)은 클럭 신호(CLOCK)에 따라 펌핑 동작을 수행하여 전원전압이나 입력되는 낮은 전압을 고전압으로 생성한다. 이때, 낮은 전압을 목표 전압까지 빠르게 상승시키기 위하여 펌핑수단이 여러 개 구비되어 동시에 동작된다. 따라서, 펌핑수단들(111 내지 113)의 출력 단자는 펌핑 회로(100)의 출력 단자와 공통으로 연결된다.
전압 분배부(130)는 펌핑수단들(111 내지 113)에 의해 생성된 펌핑 전압(Vp)을 분배하여 분배 전압(Vdiv)을 생성한다. 이러한 전압 분배부(130)는 펌핑수단들(111 내지 113)의 출력 단자와 접지 단자 사이에 직렬로 접속된 저항들(R1 및 R2)로 구현될 수 있다. 이때, 저항들(R1 및 R2)의 저항값으로 펌핑 전압(Vp)이 분배되는 정도를 조절하여 분배 전압(Vdiv)의 레벨을 결정할 수 있다.
기준전압 생성부(140)는 기준 전압(Vref)을 생성한다.
비교수단(150)은 분배 전압(Vdiv)과 기준 전압(Vref)을 비교하여 분배 전압(Vdiv)이 기준 전압(Vref)보다 낮으면 펌핑 전압(Vp)이 목표 전압까지 상승되지 않은 것으로 판단하고 클럭 인에이블 신호(CLK_EN)를 생성한다. 예를 들면, 클럭 인에이블 신호(CLK_EN)를 하이레벨로 출력한다. 반대로, 분배 전압(Vdiv)이 기준 전 압(Vref)보다 높으면 펌핑 전압(Vp)이 목표 전압까지 상승된 것으로 판단하고 클럭 인에이블 신호(CLK_EN)를 로우 레벨로 출력한다.
여기서, 전압 분배부(130), 기준전압 생성부(140) 및 비교수단(150)은 준위 검출기(level detector)를 구성한다.
한편, 펌핑수단들(111 내지 113)은 각각 클럭 드라이브(111a) 및 챠지 펌프(111b)를 포함한다. 오실레이터(120)의 클럭 신호(CLOCK)는 클럭 드라이브(111a)로 입력되며, 클럭 드라이브(111a)는 비교수단(150)의 클럭 인에이블 신호(CLK_EN)에 따라 펌핑 동작에 필요한 클럭신호(CLK 및 CLKb)를 챠지 펌프(111b)로 전달한다. 즉, 클럭 인에이블 신호(CLK_EN)가 하이 레벨로 입력되면 펌핑 동작이 진행되도록 챠지 펌프(111b)로 클럭신호(CLK 및 CLKb)를 인가하고, 클럭 인에이블 신호(CLK_EN)가 로우 레벨로 입력되면 펌핑 동작이 중지되도록 클럭신호(CLK 및 CLKb)를 인가하지 않는다.
상기의 구성으로 이루어진 펌핑 회로에서 생성된 펌핑 전압(Vp)은 각각 주변 회로들(161 내지 163)로 공급된다.
하지만, 상기의 펌핑 회로는 다음과 같은 문제점이 있다.
펌핑수단들(111 내지 113)이 동시에 동작하기 때문에 한번의 펌핑 동작 시 상승되는 전압값이 상당히 크다.
주변 회로들(161 내지 163)의 동작에 의해 펌핑 전압(Vp)이 목표 전압보다 낮아지면 비교수단(150)은 이를 감지하고, 그에 따라 펌핑수단들(111 내지 113)이 다시 동작된다. 이때, 펌핑수단들(111 내지 113)이 동시에 모두 동작되기 때문에 펌핑 동작이 한번만 이루어지더라도 펌핑 전압(Vp)이 목표 전압보다 필요 이상으로 높아지게 된다. 그리고, 펌핑 동작이 중지되다가 펌핑 전압(Vp)이 목표 전압보다 낮아지만 다시 펌핑 동작이 수행된다.
여기서, 종래의 펌핑 회로는 펌핑 전압(Vp)이 목표 전압보다 조금만 낮아져도 펌핑수단들(111 내지 113)이 동시에 모두 동작하기 때문에 펌핑 전압(Vp)이 목표 전압보다 필요 이상으로 높아진다. 따라서, 펌핑 전압(Vp)의 리플(ripple)이 심해지고, 전력 소모도 증가하게 된다.
이러한 문제점을 해결하기 위하여, 펌핑 전압(Vp)이 목표 전압보다 낮은 설정 전압에 보다 높아지면 오실레이터(120)서 생성되는 클럭 신호(CLOCK)의 주기를 증가시키거나 동작되는 펌핑수단의 숫자를 감소시켜, 펌핑 전압(Vp)이 목표 전압과 근사한 경우에는 펌핑 능력을 감소시킨다. 이러한 방법으로 펌핑 전압(Vp)이 목표 전압까지 상승한 후 발생되는 리플 현상을 최소화할 수 있다.
하지만, 이러한 방법을 적용할 경우, 준위 검출기(level detector)가 설정 전압의 수만큼 필요하게 되기 때문에 회로가 복잡해진다. 또한, 펌핑 전압(Vp)이 설정 전압보다 높아지게 되면 동작되는 펌핑수단의 수가 감소하기 때문에 펌핑 구동 능력이 감소되어 펌핑 전압(Vp)을 목표 전압까지 상승시키는데 보다 더 많은 시간이 소요된다. 따라서 동작 속도가 감소될 수 있다. 뿐만 아니라, 클럭 신호(CLOCK)의 주기를 변화시키는 경우 펌프 개수만큼의 오실레이터가 필요하게 되는 문제점이 있다.
이에 대하여, 본 발명이 제시하는 펌핑 회로 및 펌핑 전압 생성 방법은 펌핑 능력이 작은 제1 펌핑수단과 펌핑 능력이 큰 제2 펌핑수단을 구비하고, 펌핑 전압을 목표 전압까지 상승시키는 과정에서는 제1 및 제2 펌핑수단을 모두 가동하여 펌핑 전압을 목표 전압까지 빠르게 상승시킨다. 그리고, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 낮아지는 경우에는, 펌핑 능력이 작은 제1 펌핑수단만을 가동하여 펌핑 전압을 목표 전압까지 상승시키되 리플 현상이 발생되는 것을 최소화할 수 있다.
또한, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 큰 폭으로 낮아지는 경우에만 제1 펌핑수단과 제2 펌핑수단을 동시에 가동하면 목표 전압까지 빠르게 상승시킬 수 있다.
본 발명의 실시예에 따른 펌핑 회로는 클럭 신호를 생성하는 오실레이터와, 펌핑 능력이 작은 제1 펌핑 수단과 펌핑 능력이 큰 제2 펌핑 수단을 포함하며, 클럭 신호에 따라 펌핑 전압을 생성하는 펌핑부, 및 펌핑 전압의 전위에 따라 제1 펌핑 수단을 제어하기 위한 제1 인에이블 신호 및 제2 펌핑 수단을 제어하기 위한 제2 인에이블 신호를 생성하는 준위 검출기를 포함하여, 펌핑 전압이 목표 전압보다 낮으면 제1 펌핑 수단은 항상 동작되고, 제2 펌핑 수단은 펌핑 전압의 전위에 따라 동작 여부가 결정된다.
상기에서, 제1 펌핑 수단은, 클럭 신호에 따라 펌핑 동작을 수행하는 챠지 펌프, 및 제1 인에이블 신호에 따라 클럭 신호를 챠지 펌프로 전달하는 클럭 드라이브를 포함한다.
그리고, 펌핑부에 제2 펌핑 수단이 복수 개 구비될 수 있다.
이러한 제2 펌핑 수단은, 클럭 신호에 따라 펌핑 동작을 수행하는 챠지 펌프, 및 제2 인에이블 신호에 따라 클럭 신호를 챠지 펌프로 전달하는 클럭 드라이브를 포함한다.
준위 검출기는, 기준 전압을 생성하는 기준 전압 생성부와 펌핑 전압을 분배하여 분배 전압을 생성하는 전압 분배부, 및 분배 전압과 기준 전압을 비교하여 제1 및 제2 인에이블 신호를 생성하는 레귤레이터를 포함한다.
전압 분배부는 펌핑부의 출력 단자와 접지 단자 사이에 직렬로 접속된 저항들을 포함하며, 저항들로 펌핑 전압을 분배하여 분배 전압을 생성한다.
레귤레이터는, 펌프 인에이블 신호 및 레귤레이터 인에이블 신호에 따라 동작하며 기준 전압 및 분배 전압을 비교하여 제1 인에이블 신호를 생성하는 제1 인에이블 신호 생성부, 및 펌프 인에이블 신호에 따라 동작하며 제1 인에이블 신호에 따라 제2 인에이블 신호를 생성하는 제2 인에이블 신호 생성부를 포함한다.
제1 인에이블 신호 생성부는, 펌프 인에이블 신호와 레귤레이팅 인에이블 신호가 입력되는 제1 논리곱 소자와, 기준 전압 및 분배 전압을 비교하는 비교수단, 및 제1 논리곱 소자의 출력 신호 및 비교 수단의 출력 신호가 입력되는 제2 논리곱 소자를 포함하여, 펌핑 전압이 목표 전압보다 낮으면 제1 인에이블 신호를 하이 레 벨로 생성한다.
제2 인에이블 신호 생성부는, 전원전압 단자에 연결되며 펌프 인에이블 신호의 반전 신호에 따라 동작하는 제1 스위칭 소자와, 제1 스위칭 소자에 연결되며 제1 인에이블 신호에 따라 동작하는 제2 스위칭 소자와, 제2 스위칭 소자에 입력단자가 연결되는 래치와, 제1 인에이블 신호의 라이징 에지만을 소정의 시간만큼 지연시키는 지연 수단과, 래치의 입력단자와 접지단자 사이에 접속되며 지연 수단의 출력신호에 따라 동작하는 제3 스위칭 소자, 및 펌프 인에이블 신호 및 래치의 출력 신호에 따라 제2 인에이블 신호를 출력하는 논리곱 소자를 포함하여, 펌핑 동작 초기에 제2 인에이블 신호를 하이 레벨로 생성하고, 펌핑 전압이 목표 전압까지 도달한 후에는 제1 인에이블 신호가 소정의 시간 이상 인가되어야 제2 인에이블 신호를 하이 레벨로 생성한다.
이때, 제1 스위칭 소자 또는 제2 스위칭 소자는 PMOS 트랜지스터로 구현할 수 있으며, 제3 스위칭 소자는 NMOS 트랜지스터로 구현할 수 있다.
제2 인에이블 신호 생성부는, 래치의 입력단자와 접지단자 사이에 접속되며, 펌핑 동작 초기에 제2 인에이블 신호가 제1 인에이블 신호와 동시에 하이 레벨이 되도록, 초기화 신호에 따라 래치의 저장값을 초기화하는 제4 스위칭 소자를 더 포함할 수 있다. 이때, 제4 스위칭 소자가 펌프 인에이블 신호의 반전 신호에 따라 래치의 저장값을 초기화할 수 있으며, 제4 스위칭 소자는 NMOS 트랜지스터로 구현할 수 있다.
한편, 제1 스위칭 소자로 인가되는 펌프 인에이블 신호의 반전신호를 지연시 키기 위한 지연 수단을 더 포함할 수 있으며, 지연수단은 직렬로 접속된 짝수개의 인버터로 구현할 수 있다.
본 발명의 실시예에 따른 펌핑 전압 생성 방법은 펌핑 능력이 작은 제1 펌핑 수단과 펌핑 능력이 큰 제2 펌핑 수단이 구비되는 단계와, 펌핑 동작 초기에 제1 펌핑 수단 및 제2 펌핑 수단을 동시에 동작시켜 펌핑 전압을 목표 전압까지 상승시키는 단계, 및 펌핑 전압이 목표 전압까지 도달한 후에 펌핑 전압이 목표 전압보다 다시 낮아지면 제1 펌핑 수단을 동작시키고, 제1 펌핑 수단이 일정 시간 이상 구동되면 제2 펌핑 수단도 동작시켜 펌핑 전압을 목표 전압까지 상승시키는 단계를 포함한다.
상기에서, 제2 펌핑 수단은 복수개 구비될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 2는 본 발명의 실시예에 따른 펌핑 회로를 설명하기 위한 회로도이다.
도 2를 참조하면, 펌핑 회로(200)는 펌핑 능력이 작은 제1 펌핑수단(210)과, 펌핑 능력이 큰 제2 펌핑수단들(도면에서는 2개만 도시됨; 221 및 222)과, 오실레이터(230)와, 전압 분배부(240)와, 기준전압 생성부(250), 및 레귤레이터(260)를 포함한다. 제1 펌핑수단(210)과 제2 펌핑 수단들(221 및 222)은 펌핑부를 구성한다. 한편, 출력 단자와 접지 단자 사이에 접속된 커패시터(Cp)는 로드 커패시터이다.
상기에서, 오실레이터(230)는 펌핑 동작에 필요한 클럭 신호(CLOCK)를 생성한다.
제1 펌핑 수단(210)과 제2 펌핑 수단들(221 및 222)은 클럭 신호(CLOCK)에 따라 펌핑 동작을 수행하여 낮은 입력 전압(예를 들면, 전원전압)을 목표 전압까지 상승시킨 펌핑 전압(Vp)을 생성한다. 이때, 낮은 입력 전압을 목표 전압까지 빠르게 상승시키기 위하여 펌핑수단들(210, 221 및 222)이 여러 개 구비되어 동시에 동작된다. 그리고, 제1 펌핑 수단(210)과 제2 펌핑 수단들(221 및 222)의 출력 단자는 펌핑 회로(200)의 출력 단자와 공통으로 연결된다.
한편, 제1 펌핑수단(210)과 제2 펌핑수단들(221 및 222)은 클럭 드라이브(210a, 220a) 및 챠지 펌프(210b, 220b)를 각각 포함한다. 오실레이터(230)의 클럭 신호(CLOCK)는 제1 펌핑수단(210)과 제2 펌핑 수단들(221 및 222)의 클럭 드라이브들(210a 및 220a)로 각각 입력된다. 클럭 드라이브들(210b 및 220b)은 레귤레이터(260)에서 생성되는 제1 및 제2 인에이블 신호(S_CLK_EN 및 L_CLK_EN)에 따라 펌핑 동작에 필요한 클럭신호(CLK 및 CLKb)를 각각 챠지 펌프(210b 및 220b)로 전달한다. 즉, 제1 인에이블 신호(S_CLK_EN)가 하이 레벨로 입력되면 제1 펌핑수단(210) 이 펌핑 동작을 수행하도록 클럭 드라이브(210a)가 챠지 펌프(210b)로 클럭신호(CLK 및 CLKb)를 공급한다. 그리고, 제2 인에이블 신호(L_CLK_EN)가 하이 레벨로 입력되면 제2 펌핑수단(220)이 펌핑 동작을 수행하도록 클럭 드라이브(220a)가 챠지 펌프(220b)로 클럭신호(CLK 및 CLKb)를 공급한다.
한편, 전압 분배부(240), 기준전압 생성부(250) 및 레귤레이터(260)는 준위 검출기(level detector)를 구성한다.
이 중에서, 전압 분배부(240)는 펌핑수단들(210, 221 및 222)에 의해 생성된 펌핑 전압(Vp)을 분배하여 분배 전압(Vdiv)을 생성한다. 이러한 전압 분배부(240)는 펌핑수단들(210, 221 및 222)의 출력 단자와 접지 단자 사이에 직렬로 접속된 저항들(R1 및 R2)로 구현될 수 있다. 이때, 저항들(R1 및 R2)의 저항값으로 펌핑 전압(Vp)이 분배되는 정도를 조절하여 분배 전압(Vdiv)의 레벨을 결정할 수 있다.
기준전압 생성부(250)는 기준 전압(Vref)을 생성한다.
레귤레이터(260)는 분배 전압(Vdiv)과 기준 전압(Vref)을 비교하고, 결과에 따라 제1 펌핑수단(210)의 인에이블 신호(S_CLK_EN)와, 제2 펌핑수단들(221 및 222)의 인에이블 신호(L_CLK_EN)를 각각 생성한다.
제1 인에이블 신호(S_CLK_EN)와 제2 인에이블 신호(L_CLK_EN)는 동시에 하이레벨로 생성되거나 제1 인에이블 신호(S_CLK_EN)만 하이레벨로 생성될 수 있으며, 두 신호 모두 로우 레벨로 생성될 수 있다. 펌핑 전압(Vp)이 목표 전압보다 높아지면 제1 및 제2 인에이블 신호(S_CLK_EN 및 L_CLK_EN)가 로우 레벨로 생성되며, 제1 펌핑수단(210) 및 제2 펌핑 수단들(221 및 222)의 펌핑 동작은 중지된다.
도면을 참조하여, 레귤레이터(260)의 구성 및 동작을 보다 상세하게 설명하기로 한다.
도 3은 도 2의 레귤레이터를 설명하기 위한 회로도이다.
도 3을 참조하면, 레귤리에터(260)는 제1 인에이블 신호 생성부(261)와, 제2 인에이블 신호 생성부(262)를 포함한다.
제1 인에이블 신호 생성부(261)는 펌프 인에이블 신호(Pump_EN)와 레귤레이팅 인에이블 신호(REG_EN)가 인가되면, 기준 전압(Vref)과 분배 전압(Vdiv)을 비교하여 제1 인에이블 신호(S_CLK_EN)를 생성한다.
이러한 제1 인에이블 신호 생성부(261)는 펌프 인에이블 신호(Pump_EN)와 레귤레이팅 인에이블 신호(REG_EN)가 입력되는 제1 논리곱 소자(N1 및 I1), 기준 전압(Vref)과 분배 전압(Vdiv)을 비교하는 비교수단(C1), 제1 논리곱 소자(N1 및 I1)의 출력 신호와 비교 수단(C1)의 출력 신호가 입력되는 제2 논리곱 소자(N2 및 I2)를 포함한다.
상기의 구성으로 이루어진 제1 인에이블 신호 생성부(261)는 인이에블 신호(Pump_EN 및 REG_EN)가 입력되면 기준 전압(Vref)과 분배 전압(Vdiv)을 비교하고, 펌핑 전압(도 2의 Vp)이 목표 전압보다 낮으면 제1 인에이블 신호(S_CLK_EN)를 하이 레벨로 생성한다. 제1 인에이블 신호(S_CLK_EN)가 하이 레벨로 생성되면, 제1 펌핑수단(도 2의 210)이 펌핑 동작을 시작한다.
제2 인에이블 신호 생성부(262)는 제1 인에이블 신호(S_CLK_EN)와 펌프 인에이블 신호(Pump_EN)에 따라 제2 인에이블 신호(L_CLK_EN)를 생성한다. 좀 더 구체 적으로 설명하면, 제2 인에이블 신호 생성부(262)는 펌핑 초기 동작 시 제1 인에이블 신호(S_CLK_EN)에 상관없이 제2 인에이블 신호(L_CLK_EN)를 하이 레벨로 생성하며, 펌핑 전압(Vp)이 목표 전압에 도달한 후에는 제1 인에이블 신호(S_CLK_EN)가 일정 시간(예를 들면, 3T) 이상 하이 레벨로 입력되는 경우에만 제2 인에이블 신호(L_CLK_EN)를 하이레벨로 생성한다.
이러한 제2 인에이블 신호 생성부(262)는 전원전압 단자에 연결되며 펌프 인에이블 반전 신호(Pump_ENb)에 따라 동작하는 제1 스위칭 소자(T1), 제1 스위칭 소자(T1)에 연결되며 제1 인에이블 신호(S_CLK_EN)에 따라 동작하는 제2 스위칭 소자(T2), 입력단자가 제2 스위칭 소자(T2)에 연결되는 래치(LAT), 래치(LAT)의 입력단자와 접지단자 사이에 접속되며 초기화 신호(예를 들면, 펌프 인에이블 반전 신호; Pump_ENb)에 따라 래치(LAT)의 출력값을 하이레벨로 초기화하는 제3 스위칭 소자(T3), 제1 인에이블 신호(S_CLK_EN)의 라이징 에지만을 소정의 시간(예를 들면, 3T)만큼 지연시키는 지연 수단(D1), 래치(LAT)의 입력단자와 접지단자 사이에 접속되며 지연 수단(D1)의 출력신호에 따라 동작하는 제4 스위칭 소자(T4), 펌프 인에이블 신호(Pump_EN) 및 래치(LAT)의 출력 신호에 따라 제2 인에이블 신호(L_CLK_EN)를 출력하는 논리곱 소자(N3 및 I5)를 포함한다. 한편, 제1 스위칭 소자(T1)로 인가되는 펌프 인에이블 반전 신호(Pump_ENb)는 동작 마진을 향상시키기 위하여 짝수개의 인버터(I6 및 I7)를 통해 일정시간 지연되어 제1 스위칭 소자(T1)로 인가될 수 있다.
상기에서, 제1 및 제2 스위칭 소자(T1 및 T2)는 PMOS 트랜지스터로 구현할 수 있으며, 제3 및 제4 스위칭 소자(T3 및 T4)는 NMOS 트랜지스터로 구현할 수 있다. 한편, 래치(LAT)는 인버터들(I3 및 I4)로 구현할 수 있다.
도 4는 도 3에 도시된 제2 인에이블 신호 생성부의 동작을 설명하기 위한 파형도이다.
도 3 및 도 4를 참조하면, 초기에는 하이 레벨로 인가되는 초기화 신호에 의해 제3 스위칭 소자(T3)가 턴온되고, 이로 인해 래치(LAT)는 하이 레벨의 신호를 출력한다. 이때, 초기화 신호로 펌프 인에이블 반전 신호(Pump_ENb)가 인가될 수 있다.
이어서, 펌핑 동작이 시작되면, 제1 인에이블 신호 생성부(261)에서는 제1 인에이블 신호(S_CLK_EN)가 하이 레벨로 생성되고, 제2 인에이블 신호 생성부(262)에서는 래치(LAT)의 하이 레벨 신호와 하이 레벨의 펌프 인에이블 신호(Pump_EN)가 입력되는 논리곱 소자(N3 및 I5)에 의해 제2 인에이블 신호(L_CLK_EN)가 하이레벨로 생성된다.
이렇게, 펌핑 동작 초기에는 낮은 입력 전압을 빠르게 상승시켜 목표 전압의 펌핑 전압(Vp)을 빠른 시간 내에 생성하기 위해, 제2 펌핑 수단들(도 2의 221 및 222)이 바로 펌핑 동작을 수행할 수 있도록 제1 인에이블 신호(S_CLK_EN)에 상관없이 제2 인에이블 신호(L_CLK_EN)를 하이레벨로 생성한다.
한편, 펌핑 전압(Vp)이 목표 전압까지 도달한 후에는, 제1 인에이블 신호(S_CLK_EN)가 로우 레벨이 되고, 그에 따라 제2 인에이블 신호(L_CLK_EN)도 로우 레벨이 된다.
하지만, 누설 전류나 주변 회로의 동작에 의해 펌핑 전압(Vp)이 목표 전압보다 낮아지면 제1 인에이블 신호(S_CLK_EN)에 따라 제2 인에이블 신호(L_CLK_EN)의 레벨이 결정된다. 좀 더 구체적으로 설명하면 다음과 같다.
펌핑 전압(Vp)이 목표 전압까지 도달한 후 펌핑 전압(Vp)이 목표 전압보다 낮아지면 다시 펌핑 동작을 수행하기 위하여 제1 인에이블 신호(S_CLK_EN)가 먼저 하이 레벨이 된다.
이때, 펌핑 전압(Vp)이 목표 전압보다 크게 낮아지면, 제1 인에이블 신호(S_CLK_EN)가 일정 시간(3T) 이상 하이 레벨로 인가된다. 이 경우 지연 수단(D1)에 의해 라이징 에지가 제1 인에이블 신호(S_CLK_EN)보다 일정시간(3T) 지연되고 폴링 에지는 제1 인에이블 신호(S_CLK_EN)와 일치하는 제1 인에이블 지연신호(S_CLK_DLY)가 생성된다. 이 신호에 의해 제4 스위칭 소자(T4)가 턴온되고 래치(LAT)에 저장된 데이터가 변하면서, 제1 인에이블 신호(S_CLK_EN)가 하이레벨이 된 시점으로부터 일정 시간(3T) 후에 제2 인에이블 신호(L_CLK_EN)가 하이레벨이 된다.
이렇게 펌핑 전압(Vp)이 목표 전압보다 크게 낮아지면, 제1 인에이블 신호(S_CLK_EN) 및 제2 인에이블 신호(L_CLK_EN)가 모두 하이레벨이 되면서 모든 펌핑수단들이 동작하여 펌핑 전압(Vp)을 빠르게 목표 전압까지 상승시킬 수 있다.
하지만, 펌핑 전압(Vp)이 목표 전압보다 조금만 낮아지면, 제1 인에이블 신호(S_CLK_EN)가 일정 시간(3T)보다 짧게 하이 레벨로 인가된다. 이 경우, 지연 수단(D1)은 제1 인에이블 신호(S_CLK_EN)의 라이징 에지를 일정시간(3T) 지연시키기 때문에, 제1 인에이블 지연신호(S_CLK_DLY)는 계속 로우 레벨이 된다. 따라서, 래치(LAT)에 저장된 데이터는 변하지 않으며, 제2 인에이블 신호(L_CLK_EN)도 계속 로우 레벨로 유지된다.
이렇게 펌핑 전압(Vp)이 목표 전압보다 조금만 낮아지면, 제1 인에이블 신호(S_CLK_EN)만 하이레벨이 되면서 펌핑 능력이 작은 제1 펌핑수단만 동작하게 되어, 펌핑 전압(Vp)을 목표 전압까지 상승시키되 펌핑 전압(Vp)과 목표 전압의 차이를 최소화할 수 있다. 즉, 리플(ripple)을 최소화할 수 있다.
이하, 파형도를 참조하여 상기의 구성들을 포함하는 본 발명의 펌핑 회로의 동작을 보다 상세하게 설명하면 다음과 같다.
도 5는 본 발명의 실시예에 따른 펌핑 회로의 동작을 설명하기 위한 파형도이다. 도 6은 종래 기술과 본 발명의 리플 발생 정도를 비교하기 위한 파형도이다.
도 2 및 도 5를 참조하면, 펌핑 동작이 이루어지기 전 초기 구간(t1)에서는 제1 인에이블 신호(S_CLK_EN)와 제2 인에이블 신호(L_CLK_EN)가 모두 로우 레벨이 되며, 펌핑 동작은 진행되지 않는다.
이때, 레귤레이터(260)의 제2 인에이블 신호 생성부(도 3의 262)에서는 초기화 동작이 이루어지며, 이에 따라 래치(도 3의 LAT)에 하이 레벨의 신호가 저장된다. 초기화 동작 시 래치(도 3의 LAT)에 하이 레벨의 신호를 저장하는 이유는 펌핑 동작을 시작할 때 제2 펌핑 수단들(221 및 222)을 제1 펌핑수단(210)과 동시에 동작시키기 위한 것이다.
펌핑 구간(t2)에서는, 제1 인에이블 신호(S_CLK_EN) 및 제2 인에이블 신호(L_CLK_EN)가 모두 하이 레벨이 되며, 인에이블 신호들(S_CLK_EN 및 L_CLK_EN)에 의해 모든 펌핑 수단들(210, 221, 222)이 동작한다. 이때, 제2 인에이블 신호(L_CLK_EN)는 초기화 동작에 의해 제1 인에이블 신호(S_CLK_EN)에 상관없이 바로 하이 레벨이 된다. 그 결과로, 펌핑 전압(Vp)의 전위가 목표 전압까지 빠르게 상승한다.
안정화 구간(t3)에서는, 펌핑 전압(Vp)이 목표 전압까지 높아진 후 다시 목표 전압보다 낮아지면, 준위 검출기(240, 250, 260)가 이를 감지하고 제1 인에이블 신호(S_CLK_EN)를 하이레벨로 만든다. 그 결과로, 펌핑 능력이 작은 제1 펌핑수단(210)만이 동작하여 펌핑 전압(Vp)을 상승시킨다. 이때, 제1 펌핑수단(210)의 펌핑 능력이 작기 때문에 펌핑 전압(Vp)은 목표 전압보다 크게 높아지지 않는다. 따라서, 도 6을 참조하면, 종래의 펌핑 전압(A)은 약 0.7V 정도의 리플이 발생하였으나, 본 발명의 펌핑 전압(B)은 0.01V 정도의 리플이 발생하여 리플을 최소화할 수 있다.
이렇게 안정화 구간(t3)에서는 펌핑 전압(Vp)이 목표 전압보다 낮아지는 순간마다 제1 인에이블 신호(S_CLK_EN)가 하이 레벨이 되며, 제1 인에이블 신호(S_CLK_EN)에 따라 제1 펌핑수단(210)이 동작된다.
그리고, 누설 전류 등과 같은 이유로 펌핑 전압(Vp)이 목표 전압보다 조금만 낮아지기 때문에, 제1 인에이블 신호(S_CLK_EN)가 일정 시간(3T) 이상 하이 레벨로 유지되기 전에 펌핑 전압(Vp)이 목표 전압까지 상승하게 된다. 따라서, 제2 인에이 블 신호(L_CLK_EN)는 계속 로우 레벨을 유지하게 되며, 제2 펌핑 수단들(221 및 222)은 동작하지 않고 펌핑 능력이 작은 제1 펌핑수단(210)만이 동작된다.
주변회로 동작 구간(t4)에서는, 주변회로들(271 내지 273)이 갑자기 동작하기 시작하면 펌핑 전압(Vp)이 목표 전압보다 급격하게 큰 폭으로 낮아진다. 이러한 경우, 먼저 제1 인에이블 신호(S_CLK_EN)가 하이 레벨이 되며, 제1 인에이블 신호(S_CLK_EN)는 일정 시간(3T) 이상 하이 레벨이 된다. 따라서, 레귤레이터(260)의 제2 인에이블 신호 생성부(도 3의 262)는 일정 시간(3T) 이상 하이 레벨의 유지하는 제1 인에이블 신호(S_CLK_EN)에 따라 제2 인에이블 신호(L_CLK_EN)를 하이 레벨로 만든다. 즉, 제1 인에이블 신호(S_CLK_EN)가 하이 레벨이 되고 일정 시간(3T)이 경과하면, 제1 인에에블 지연신호(S_CLK_DLY)가 하이 레벨이 되면서 제2 인에이블 신호 생성부(도 3의 262)는 제2 인에이블 신호(L_CLK_EN)를 하이 레벨로 만든다. 그 결과로, 제1 펌핑수단(210)이 먼저 동작하고, 일정 시간(3T)이 경과한 후 제2 펌핑 수단들(221 및 222)이 동작한다.
이렇게, 펌핑 전압(Vp)이 목표 전압보다 급격하게 큰 폭으로 낮아지는 경우에는, 제1 펌핑수단(210) 및 제2 펌핑 수단들(221 및 222)을 모두 동작시켜 펌핑 전압(Vp)을 목표 전압까지 빠르게 상승시킨다.
안정화 구간(t5)에서는, 펌핑 전압(Vp)이 목표 전압까지 상승되면 제1 펌핑수단(210)과 제2 펌핑 수단들(221 및 222)의 동작이 다시 중단된다. 그리고, 누설 전류 등과 같은 이유로 펌핑 전압(Vp)이 목표 전압보다 조금 낮아지는 경우에만 제1 펌핑수단(210)만이 다시 동작되어 펌핑 전압(Vp)을 목표 전압 수준으로 유지한 다.
마찬가지로, 펌핑 전압(Vp)이 목표 전압보다 급격하게 큰 폭으로 낮아지는 경우에는, 주변회로 동작 구간(t4)에서와 마찬가지로 제1 펌핑수단(210)과 제2 펌핑 수단들(221 및 222)을 모두 동작시킨다.
상기의 동작을 통해, 본 발명의 펌핑 회로는 리플 현상을 최소화하면서 펌핑 전압(Vp)을 목표 전압 레벨로 유지하고, 펌핑 전압(Vp)이 크게 낮아지면 목표 전압까지 빠르게 펌핑 전압(Vp)을 상승시킬 수 있다.
도 7은 종래 기술과 본 발명의 펌핑 회로에 의해 생성되는 펌핑 전압을 비교하기 위한 파형도이다.
도 7을 참조하면, A는 종래 기술에 따른 펌핑 회로에서 생성되는 펌핑 전압을 나타내는 특성 그래프이고, B는 본 발명에 따른 펌핑 회로에서 생성되는 펌핑 전압을 나타내는 특성 그래프이다. A와 B를 비교해보면, 펌핑 전압을 목표 전압까지 상승시키는 과정에서 큰 차이가 없는 것을 알 수 있다. 따라서, 본 발명은 복잡한 회로 구성 없이도 종래 기술과 동일한 펌핑 구동 능력을 얻을 수 있으며, 리플 현상은 더 감소시킬 수 있다.
한편, 본 발명에 포함된 레귤레이터(260)에서 제1 인에에블 지연신호(S_CLK_DLY)에 따라 구동되는 제2 인에이블 신호 생성부(262)를 사용하지 않는 경우에는, 특성 그래프 C와 같이 펌핑 구동 능력이 저하되는 것을 알 수 있다. 따라서, 본 발명에서와 같이, 제1 인에에블 지연신호(S_CLK_DLY)를 사용하여 펌핑 동작 초기에 제1 펌핑수단(210) 및 제2 펌핑 수단들(221 및 222)을 모두 동작시키는 것이 바람직하다.
상술한 바와 같이, 본 발명은 펌핑 능력이 작은 제1 펌핑수단과 펌핑 능력이 큰 제2 펌핑수단을 구비하고, 펌핑 전압을 목표 전압까지 상승시키는 과정에서는 제1 및 제2 펌핑수단을 모두 가동하여 펌핑 전압을 목표 전압까지 빠르게 상승시킨다. 그리고, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 낮아지는 경우에는, 펌핑 능력이 작은 제1 펌핑수단만을 가동하여 펌핑 전압을 목표 전압까지 상승시키되 리플 현상이 발생되는 것을 최소화할 수 있다.
또한, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 큰 폭으로 낮아지는 경우에만 제1 펌핑수단과 제2 펌핑수단을 동시에 가동하면 목표 전압까지 빠르게 상승시킬 수 있다.

Claims (18)

  1. 클럭 신호를 생성하는 오실레이터;
    펌핑 능력이 작은 제1 펌핑 수단과 펌핑 능력이 큰 제2 펌핑 수단을 포함하며, 상기 클럭 신호에 따라 펌핑 전압을 생성하는 펌핑부; 및
    상기 펌핑 전압의 전위에 따라 상기 제1 펌핑 수단을 제어하기 위한 제1 인에이블 신호 및 상기 제2 펌핑 수단을 제어하기 위한 제2 인에이블 신호를 생성하는 준위 검출기를 포함하여,
    펌핑 전압이 목표 전압보다 낮으면 상기 제1 펌핑 수단은 항상 동작되고, 상기 제2 펌핑 수단은 상기 펌핑 전압의 전위에 따라 동작 여부가 결정되는 펌핑 회로.
  2. 제 1 항에 있어서, 상기 제1 펌핑 수단은,
    상기 클럭 신호에 따라 펌핑 동작을 수행하는 챠지 펌프; 및
    상기 제1 인에이블 신호에 따라 상기 클럭 신호를 상기 챠지 펌프로 전달하는 클럭 드라이브를 포함하는 펌핑 회로.
  3. 제 1 항에 있어서,
    상기 펌핑부에 상기 제2 펌핑 수단이 복수 개 구비되는 펌핑 회로.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 제2 펌핑 수단은,
    상기 클럭 신호에 따라 펌핑 동작을 수행하는 챠지 펌프; 및
    상기 제2 인에이블 신호에 따라 상기 클럭 신호를 상기 챠지 펌프로 전달하는 클럭 드라이브를 포함하는 펌핑 회로.
  5. 제 1 항에 있어서, 상기 준위 검출기는,
    기준 전압을 생성하는 기준 전압 생성부;
    상기 펌핑 전압을 분배하여 분배 전압을 생성하는 전압 분배부; 및
    상기 분배 전압과 상기 기준 전압을 비교하여 상기 제1 및 제2 인에이블 신호를 생성하는 레귤레이터를 포함하는 펌핑 회로.
  6. 제 1 항에 있어서,
    상기 전압 분배부는 상기 펌핑부의 출력 단자와 접지 단자 사이에 직렬로 접속된 저항들을 포함하며, 상기 저항들로 상기 펌핑 전압을 분배하여 상기 분배 전압을 생성하는 펌핑 회로.
  7. 제 5 항에 있어서, 상기 레귤레이터는,
    펌프 인에이블 신호 및 레귤레이터 인에이블 신호에 따라 동작하며 상기 기준 전압 및 상기 분배 전압을 비교하여 상기 제1 인에이블 신호를 생성하는 제1 인에이블 신호 생성부; 및
    상기 펌프 인에이블 신호에 따라 동작하며 상기 제1 인에이블 신호에 따라 상기 제2 인에이블 신호를 생성하는 제2 인에이블 신호 생성부를 포함하는 펌핑 회로.
  8. 제 7 항에 있어서, 상기 제1 인에이블 신호 생성부는,
    상기 펌프 인에이블 신호와 상기 레귤레이팅 인에이블 신호가 입력되는 제1 논리곱 소자;
    상기 기준 전압 및 상기 분배 전압을 비교하는 비교수단; 및
    상기 제1 논리곱 소자의 출력 신호 및 상기 비교 수단의 출력 신호가 입력되는 제2 논리곱 소자를 포함하여,
    상기 펌핑 전압이 목표 전압보다 낮으면 상기 제1 인에이블 신호를 하이 레벨로 생성하는 펌핑 회로.
  9. 제 7 항에 있어서, 상기 제2 인에이블 신호 생성부는,
    전원전압 단자에 연결되며 상기 펌프 인에이블 신호의 반전 신호에 따라 동작하는 제1 스위칭 소자;
    상기 제1 스위칭 소자에 연결되며 상기 제1 인에이블 신호에 따라 동작하는 제2 스위칭 소자;
    상기 제2 스위칭 소자에 입력단자가 연결되는 래치;
    상기 제1 인에이블 신호의 라이징 에지만을 소정의 시간만큼 지연시키는 지연 수단;
    상기 래치의 입력단자와 상기 접지단자 사이에 접속되며 상기 지연 수단의 출력신호에 따라 동작하는 제3 스위칭 소자; 및
    상기 펌프 인에이블 신호 및 상기 래치의 출력 신호에 따라 제2 인에이블 신호를 출력하는 논리곱 소자를 포함하여,
    펌핑 동작 초기에 상기 제2 인에이블 신호를 하이 레벨로 생성하고, 상기 펌핑 전압이 목표 전압까지 도달한 후에는 상기 제1 인에이블 신호가 소정의 시간 이상 인가되어야 상기 제2 인에이블 신호를 하이 레벨로 생성하는 펌핑 회로.
  10. 제 9 항에 있어서,
    상기 제1 스위칭 소자 또는 제2 스위칭 소자가 PMOS 트랜지스터인 펌핑 회 로.
  11. 제 9 항에 있어서,
    상기 제3 스위칭 소자가 NMOS 트랜지스터인 펌핑 회로.
  12. 제 9 항에 있어서, 상기 제2 인에이블 신호 생성부는,
    상기 래치의 입력단자와 접지단자 사이에 접속되며, 펌핑 동작 초기에 상기 제2 인에이블 신호가 상기 제1 인에이블 신호와 동시에 하이 레벨이 되도록, 초기화 신호에 따라 상기 래치의 저장값을 초기화하는 제4 스위칭 소자를 더 포함하는 펌핑 회로.
  13. 제 12 항에 있어서,
    상기 제4 스위칭 소자가 상기 펌프 인에이블 신호의 반전 신호에 따라 상기 래치의 저장값을 초기화하는 펌핑 회로.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 제4 스위칭 소자가 NMOS 트랜지스터인 펌핑 회로.
  15. 제 9 항에 있어서,
    상기 제1 스위칭 소자로 인가되는 상기 펌프 인에이블 신호의 반전신호를 지연시키기 위한 지연 수단을 더 포함하는 펌핑 회로.
  16. 제 15 항에 있어서,
    상기 지연수단은 직렬로 접속된 짝수개의 인버터로 이루어지는 펌핑 회로.
  17. 펌핑 능력이 작은 제1 펌핑 수단과 펌핑 능력이 큰 제2 펌핑 수단이 구비되는 단계;
    펌핑 동작 초기에 상기 제1 펌핑 수단 및 상기 제2 펌핑 수단을 동시에 동작시켜 펌핑 전압을 목표 전압까지 상승시키는 단계; 및
    상기 펌핑 전압이 상기 목표 전압까지 도달한 후에 상기 펌핑 전압이 상기 목표 전압보다 다시 낮아지면 상기 제1 펌핑 수단을 동작시키고, 상기 제1 펌핑 수단이 일정 시간 이상 구동되면 상기 제2 펌핑 수단도 동작시켜 상기 펌핑 전압을 상기 목표 전압까지 상승시키는 단계를 포함하는 펌핑 전압 생성 방법.
  18. 제 17 항에 있어서,
    상기 제2 펌핑 수단이 복수개 구비되는 펌핑 전압 생성 방법.
KR1020040079506A 2004-10-06 2004-10-06 펌핑 회로 및 펌핑 전압 생성 방법 KR100650805B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040079506A KR100650805B1 (ko) 2004-10-06 2004-10-06 펌핑 회로 및 펌핑 전압 생성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079506A KR100650805B1 (ko) 2004-10-06 2004-10-06 펌핑 회로 및 펌핑 전압 생성 방법

Publications (2)

Publication Number Publication Date
KR20060030652A true KR20060030652A (ko) 2006-04-11
KR100650805B1 KR100650805B1 (ko) 2006-11-27

Family

ID=37140604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079506A KR100650805B1 (ko) 2004-10-06 2004-10-06 펌핑 회로 및 펌핑 전압 생성 방법

Country Status (1)

Country Link
KR (1) KR100650805B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909637B1 (ko) * 2008-03-18 2009-07-27 주식회사 하이닉스반도체 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법
US8040736B2 (en) 2008-05-28 2011-10-18 Samsung Electronics Co., Ltd. Non-volatile memory device, computing system and wordline driving method
US8633759B2 (en) 2011-04-21 2014-01-21 SK Hynix Inc. Voltage generator and method of generating voltage
US9564888B2 (en) 2014-12-09 2017-02-07 SK Hynix Inc. Voltage generation apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909637B1 (ko) * 2008-03-18 2009-07-27 주식회사 하이닉스반도체 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법
US7944275B2 (en) 2008-03-18 2011-05-17 Hynix Semiconductor Inc. VPP pumping circuit and VPP pumping method using the same
US8040736B2 (en) 2008-05-28 2011-10-18 Samsung Electronics Co., Ltd. Non-volatile memory device, computing system and wordline driving method
US8633759B2 (en) 2011-04-21 2014-01-21 SK Hynix Inc. Voltage generator and method of generating voltage
US9564888B2 (en) 2014-12-09 2017-02-07 SK Hynix Inc. Voltage generation apparatus

Also Published As

Publication number Publication date
KR100650805B1 (ko) 2006-11-27

Similar Documents

Publication Publication Date Title
US7274248B2 (en) Booster circuit and semiconductor device having same
US7683700B2 (en) Techniques of ripple reduction for charge pumps
US5889723A (en) Standby voltage boosting stage and method for a memory device
US6927620B2 (en) Semiconductor device having a boosting circuit to suppress current consumption
US20090115494A1 (en) Charge pump warm-up current reduction
US20110148509A1 (en) Techniques to Reduce Charge Pump Overshoot
KR20050061549A (ko) 동적 부하를 가진 가변 전하 펌프 회로
US8633759B2 (en) Voltage generator and method of generating voltage
JP5142861B2 (ja) 内部電圧発生回路
US7009857B2 (en) Soft-start charge pump circuit
JP2007312492A (ja) 電源回路
JP2007129810A (ja) 電源回路
US6977828B2 (en) DC-DC converter applied to semiconductor device
US6552600B2 (en) Initialization of negative charge pump
US8139424B2 (en) Semiconductor apparatus
US6831500B2 (en) Noise-reduced voltage boosting circuit
KR100650805B1 (ko) 펌핑 회로 및 펌핑 전압 생성 방법
KR100769781B1 (ko) 비휘발성 메모리 장치의 스텝-업 전압 발생 회로
KR101024137B1 (ko) 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
KR20100054484A (ko) 고전압 발생기
US20190372452A1 (en) Voltage converting circuit and control circuit thereof
KR100750590B1 (ko) 파워-업시 내부 전원 전압 제어 방법 및 장치, 이를가지는 반도체 메모리 장치
JP7091113B2 (ja) 半導体装置、および半導体装置の制御方法
US20240160235A1 (en) Semiconductor device
JPH11306781A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee