KR20130080732A - 파워업신호 생성회로 - Google Patents

Abstract

파워업신호생성회로는 액티브모드가 아닌 경우 내부전압에 응답하여 제1 노드를 제1 풀업구동력으로 구동하거나, 상기 제1 노드를 제1 풀다운구동력으로 구동하여 전치파워업신호를 생성하는 제1 구동부 및 상기 액티브모드에서 상기 내부전압에 응답하여 상기 제1 노드를 제2 풀업구동력으로 구동하거나, 상기 제1 노드를 제2 풀다운구동력으로 구동하여 상기 전치파워업신호를 생성하는 제2 구동부를 포함한다.

Description

파워업신호 생성회로{POWER UP SIGNAL GENERATION CIRCUIT}

본 발명은 반도체 메모리 동작모드에 따라 파워업신호를 구동하는 구동력을 조절하여 리파워업현상을 방지하는 파워업신호 생성회로에 관한 것이다.

일반적으로, 반도체 메모리 장치에서 파워업신호 생성회로는 반도체 메모리 장치의 초기화를 담당하는 회로를 의미한다. 한편, 반도체 메모리 장치를 동작시키기 위해서는 외부에서 전원전압(VDD)을 공급받는데, 전원전압(VDD)의 전압레벨은 0[V]로부터 시작하여 일정한 기울기를 가지고 목적 전압 레벨까지 상승하게 된다. 이때, 반도체 메모리 장치의 모든 회로는 이러한 전원전압(VDD)을 직접 인가받으면, 상승하는 전원전압(VDD)에 영향을 받아 오동작을 일으키게 된다. 따라서, 이러한 칩의 오동작을 막기 위하여, 반도체 메모리 장치는 파워업 신호 생성회로를 구비하여 파워업신호(Power-up signal)를 레벨천이시킴으로써, 외부전압(VDD)이 안정적인 전압레벨이 된 이후에 각 회로에 공급하도록 하고 있다. 여기서, 파워업신호(Power-up signal)는 반도체 메모리 장치에 전원전압(VDD)이 공급되고 전원전압(VDD)의 레벨이 기설정된 레벨(이하, 목표전압으로 지칭함)에 도달하는 파워업구간에서 전원전압(VDD)의 레벨을 따라 레벨이 상승하고, 파워업구간이 종료된 후 로직로우레벨로 천이하는 신호이다.

도 1 은 종래기술의 반도체 메모리 장치의 구성을 도시한 회로도이다.

도 1을 참고하면 종래기술의 반도체 메모리 장치는 파워업신호생성회로(1) 및 내부회로(2)를 포함한다. 파워업신호생성회로(1)는 전원전압(VDD)과 같이 0[V]로부터 일정한 기울기를 가지고 레벨이 상승하는 내부전압(VINT)의 레벨을 따라 레벨이 상승하고, 파워업구간이 종료된 후 로직로우레벨로 천이하는 파워업신호(PWRUP)를 생성한다. 내부회로(2)는 파워업구간 이후 내부전압(VINT)을 공급받아 입력신호(IN)를 버퍼링하여 출력신호(OUT)를 생성한다. 또한, 내부회로(2)는 파워업신호(PWRUP)를 입력받아 파워업구간에서 출력신호(OUT)를 접지전압(VSS)과 연결하여 초기화한다.

이와 같은 구성의 반도체 메모리 장치의 동작을 도 2를 참고하여 설명하면 다음과 같다.

도 2 는 도 1에 도시된 파워업신호생성회로에서 목표전압의 레벨에 따라 생성되는 파워업신호의 레벨을 도시한 도면이다.

도 2를 참고하면 반도체 메모리 장치의 내부회로(2)를 안정적으로 초기화하기 위해 목표전압(VTG1)을 높게 설정하는 경우, 반도체 메모리 장치가 파워업구간(t0~t2) 이후 't3~t4'구간에서 전류소모량이 증가하게 되면 내부전압(VINT)의 레벨이 낮아지게 된다. 이때, 내부전압(VINT)의 레벨이 목표전압(VTG1)레벨 보다 낮아지게 되는 'X'구간이 발생하여 파워업신호(PWRUP)가 로직하이레벨로 천이하는 리파워업현상이 발생한다. 즉, 내부회로(2)의 출력신호(OUT)는 'X'구간에서 로직하이레벨로 생성되는 파워업신호(PWRUP)에 따라 초기화되어 반도체 메모리 장치의 동작오류가 발생한다. 이와 같은 리파워업현상을 막기 위해 목표전압(VTG2)을 낮게 설정하는 경우 파워업구간(t0~t1)에서 파워업신호(PWRUP)의 레벨이 낮게 생성되므로 내부회로(2)의 출력신호(OUT)가 초기화되지 않아 반도체 메모리 장치의 초기화 동작오류가 발생할 수 있다.

본 발명은 반도체 메모리 동작모드에 따라 파워업신호를 구동하는 구동력을 조절하여 리파워업현상을 방지하는 파워업신호 생성회로를 제공한다.

이를 위해 본 발명은 액티브모드가 아닌 경우 내부전압에 응답하여 제1 노드를 제1 풀업구동력으로 구동하거나, 상기 제1 노드를 제1 풀다운구동력으로 구동하여 전치파워업신호를 생성하는 제1 구동부 및 상기 액티브모드에서 상기 내부전압에 응답하여 상기 제1 노드를 제2 풀업구동력으로 구동하거나, 상기 제1 노드를 제2 풀다운구동력으로 구동하여 상기 전치파워업신호를 생성하는 제2 구동부를 포함하되, 상기 제1 풀업구동력은 상기 제2 풀업구동력보다 구동력이 크고, 상기 제1 풀다운구동력은 상기 제2 풀다운구동력보다 구동력이 작은 파워업신호 생성회로를 제공한다.

또한, 본 발명은 다수의 뱅크액티브신호에 응답하여 액티브모드에서 제1 레벨을 갖고 상기 액티브모드가 아닌 경우 제2 레벨을 갖는 구동선택신호를 생성하는 구동선택신호생성부 및 상기 구동선택신호에 응답하여 상기 구동선택신호가 상기 제2 레벨인 경우 내부전압의 레벨에 따라 제1 노드를 제1 풀업구동력으로 풀업구동하거나 제1 풀다운구동력으로 풀다운구동하여 파워업신호를 생성하고, 상기 구동선택신호가 상기 제1 레벨인 경우 상기 내부전압의 레벨에 따라 상기 제1 노드를 제2 풀업구동력으로 풀업구동하거나 제2 풀다운구동력으로 풀다운구동하여 상기 파워업신호를 생성하는 파워업신호생성부를 포함하되, 상기 제1 풀업구동력은 상기 제2 풀업구동력보다 구동력이 크고, 상기 제1 풀다운구동력은 상기 제2 풀다운구동력보다 구동력이 작은 파워업신호생성회로를 제공한다.

본 발명에 의하면 반도체 메모리 동작모드에 따라 파워업신호를 구동하는 구동력을 조절하여 리파워업현상을 방지하는 효과가 있다.

도 1 은 종래기술의 반도체 메모리 장치의 구성을 도시한 회로도이다.
도 2 는 도 1에 도시된 파워업신호생성회로에서 목표전압의 레벨에 따라 생성되는 파워업신호의 레벨을 도시한 도면이다.
도 3 은 본 발명의 일실시예에 따른 파워업신호 생성회로의 구성을 도시한 블럭도이다.
도 4 는 도 1에 도시된 파워업신호 생성회로에 포함된 구동선택신호생성부의 회로도이다.
도 5 는 도 1에 도시된 파워업신호 생성회로에 포함된 파워업신호생성부의 회로도이다.
도 6 은 본 발명의 일실시예에 따른 반도체 메모리 장치의 동작모드에 따라 구동력이 조절되어 생성되는 파워업신호의 레벨을 도시한 도면이다.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.

도 3 은 본 발명의 일실시예에 따른 파워업신호 생성회로의 구성을 도시한 블럭도이다.

도 3에 도시된 바와 같이 파워업신호 생성회로는 구동선택신호생성부(10) 및 파워업신호생성부(20)를 포함한다. 구동선택신호생성부(10)는 제1 내지 제4 뱅크액티브신호(BA<1:4>)를 입력받아 액티브모드에서 로직로우레벨로 인에이블되는 구동선택신호(DRVS)를 생성한다. 파워업신호생성부(20)는 구동선택신호(DRVS)가 로직하이레벨인 경우 내부전압(VINT)의 레벨에 따라 제1 노드(nd20)를 제1 풀업구동력으로 풀업구동하거나 제1 풀다운구동력으로 풀다운구동하여 파워업신호(PWRUP)를 생성하고, 구동선택신호(DRVS)가 로직로우레벨인 경우 제1 노드(nd20)를 제2 풀업구동력으로 풀업구동하거나 제2 풀다운구동력으로 풀다운구동하여 파워업신호(PWRUP)를 생성하는 파워업신호생성부(20)를 포함한다.

구동선택신호생성부(10)의 구성을 도 4를 참고하여 보다 구체적으로 설명하면 다음과 같다.

도 4를 참고하면, 구동선택신호생성부(10)는 제1 및 제2 뱅크액티브신호(BA<1:2>)를 부정 논리합연산을 수행하여 출력하는 제1 논리소자(NR10)와 제3 및 제4 뱅크액티브신호(BA<3:4>)를 부정 논리합연산을 수행하여 출력하는 제2 논리소자(NR11) 및 제1 논리소자(NR10)의 출력신호와 제2 논리소자(NR11)의 출력신호를 논리곱 연산을 수행하여 구동선택신호(DRVS)를 생성하는 논리부(100)로 구성된다. 여기서, 제1 내지 제4 뱅크액티브신호(BA<1:4>)는 반도체 메모리 장치가 액티브모드에 진입하여 다수의 메모리 셀을 포함하는 뱅크가 선택되는 경우 로직하이레벨로 인에이블되는 신호이다. 즉, 구동선택신호생성부(10)는 반도체 메모리 장치가 액티브모드에 진입하여 제1 내지 제4 뱅크액티브신호(BA<1:4>)중 적어도 어느 하나가 로직하이레벨로 인에이블되는 경우 로직로우레벨로 인에이블되는 구동선택신호(DRVS)를 생성한다.

파워업신호생성부(20)의 구성을 도 5를 참고하여 보다 구체적으로 설명하면 다음과 같다.

도 5를 참고하면, 파워업신호생성부(20)는 액티브모드가 아닌 경우 내부전압(VINT)의 레벨에 따라 제1 노드(nd20)를 제1 풀업구동력으로 풀업구동하거나 제1 풀다운구동력으로 풀다운구동하여 전치파워업신호(PRE_PWRUP)를 생성하는 제1 구동부(200)와 액티브모드인 경우 내부전압(VINT)의 레벨에 따라 제1 노드(nd20)를 제2 풀업구동력으로 풀업구동하거나 제2 풀다운구동력으로 풀다운구동하여 전치파워업신호(PRE_PWRUP)를 생성하는 제2 구동부(201) 및 전치파워업신호(PRE_PWRUP)를 버퍼링하여 파워업신호(PWRUP)를 생성하는 지연부(202)로 구성된다. 여기서, 제1 풀업구동력은 제2 풀업구동력보다 구동력이 크고, 제1 풀다운구동력은 제2 풀다운구동력보다 구동력이 작다.

좀더 구체적으로, 제1 구동부(200)는 전원전압(VDD)과 제1 노드(nd20) 사이에 위치하고 내부전압(VINT)을 입력받아 제1 풀업구동력으로 제1 노드(nd20)를 풀업구동하는 제1 풀업소자(P20)와 제1 노드(nd20)와 제2 노드(nd21)사이에 위치하고 내부전압(VINT)을 입력받아 제1 풀다운구동력으로 제1 노드(nd20)를 풀다운구동하는 제1 풀다운소자(N20) 및 제2 노드(nd21)와 접지전압(VSS) 사이에 위치하고 구동선택신호(DRVS)를 입력받아 제2 노드(nd21)를 풀다운구동하는 제1 구동소자(N21)로 구성된다. 제1 구동부(200)는 액티브모드가 아닌 경우 로직하이레벨로 디스에이블되는 구동선택신호(DRVS)를 입력받아 파워업구간에서 제1 노드(nd20)를 제1 풀업구동력으로 풀업구동하여 전치파워업신호(PRE_PWRUP)의 레벨을 증가시킨다. 그리고, 제1 구동부(200)는 파워업구간 이후 제1 노드(nd20)를 제1 풀다운구동력으로 풀다운구동하여 로직하이레벨에서 로직로우레벨로 천이하는 전치파워업신호(PRE_PWRUP)를 생성한다.

좀더 구체적으로, 제2 구동부(201)는 전원전압(VDD)과 제1 노드(nd20) 사이에 위치하고 내부전압(VINT)을 입력받아 제2 풀업구동력으로 제1 노드(nd20)를 풀업구동하는 제2 풀업소자(P21)와 제1 노드(nd20)와 제3 노드(nd22) 사이에 위치하고 내부전압(VINT)을 입력받아 제1 노드(nd20)를 제2 풀다운구동력으로 풀다운구동하는 제2 풀다운소자(N22) 및 제3 노드(nd22)와 접지전압(VSS) 사이에 위치하고 구동선택신호(DRVS)를 입력받아 제3 노드(nd22)를 풀다운구동하는 제2 구동소자(N23)로 구성된다. 제2 구동부(201)는 파워업구간 이후 액티브모드인 경우 제1 노드(nd20)를 제2 풀다운구동력으로 풀다운구동하여 전치파워업신호(PRE_PWRUP)를 생성한다. 여기서, 제1 풀업소자(P20)의 문턱전압은 제2 풀업소자(P21)의 문턱전압 보다 레벨이 낮게 설정되어 제1 풀업소자(P20)의 구동력이 제2 풀업소자(P21)의 구동력보다 크고, 제1 풀다운소자(N20)의 문턱전압은 제2 풀다운소자(N22)의 문턱전압 보다 레벨이 높게 설정되어 제1 풀다운소자(N20)의 구동력은 제2 풀다운소자(N22)의 구동력보다 작게 설정되는 것이 바람직하다. 또한, 전치파워업신호(PRE_PWRUP)가 천이하는 목표전압의 레벨은 제1 구동부(200)가 구동되는 경우의 레벨보다 제2 구동부(201)가 구동되는 경우의 레벨이 낮게 설정된다.

지연부(202)는 전치파워업신호(PRE_PWRUP)를 버퍼링하여 파워업신호(PWRUP)를 생성한다.

이상 살펴본 파워업신호 생성회로의 동작을 도 6을 참고하여 설명하되, 반도체 메모리 장치가 파워업구간에서 동작하는 경우와 파워업구간 이후 액티브모드가 아닌 경우 및 파워업구간 이후 액티브모드에서 동작되는 경우의 예를 들어 설명하면 다음과 같다.

우선, 반도체 메모리 장치가 파워업구간에 진입하는 경우 구동선택신호생성부(10)는 로직로우레벨로 디스에이블되는 제1 내지 제4 뱅크액티브신호(BA<1:4>)를 입력받아 t10~t11 구간에서 로직하이레벨로 디스에이블되는 구동선택신호(DRVS)를 생성한다.

파워업신호생성부(20)의 제1 구동부(200)는 파워업구간인 t10~t11구간에서 로직하이레벨의 구동선택신호(DRVS)를 입력받아 구동된다. 제1 구동부(200)는 t10~t11구간에서 내부전압(VINT)의 레벨이 O[V]부터 레벨이 상승하면 제1 풀업소자(P20)는 턴온되고, 제1 풀다운소자(N20)는 턴오프되어 제1 노드(nd20)는 전원전압(VDD) 레벨을 따라 상승한다. 그리고, 제1 구동부(200)는 t11시점에 내부전압(VINT)의 레벨이 상승하여 목표전압(VTG) 레벨에 도달하면 제1 풀업소자(P20)는 턴오프되고, 제1 풀다운소자(N20)가 턴온되어 제1 노드(nd20)는 로직로우레벨로 천이된다. 따라서 파워업신호생성부(20)에서 생성된 파워업신호(PWRUP)는 t10~t11구간에서는 전원전압(VDD)의 레벨을 따라 레벨이 상승하고 t11시점에서 로직로우레벨로 천이한다.

다음으로, 파워업구간(t10~t11) 이후 반도체 메모리 장치가 액티브모드가 아닌 경우 구동선택신호생성부(10)는 로직로우레벨로 디스에이블되는 제1 내지 제4 뱅크액티브신호(BA<1:4>)를 입력받아 t11~t12 구간에서 로직하이레벨로 디스에이블되는 구동선택신호(DRVS)를 생성한다.

파워업신호생성부(20)의 제1 구동부(200)는 t11~t12 구간에서 로직하이레벨의 구동선택신호(DRVS)를 입력받아 구동된다. 제1 구동부(200)는 t11~t12 구간에서 목표전압(VTG)레벨보다 높은 레벨을 갖는 내부전압(VINT)에 따라 제1 풀업소자(P20)는 턴오프되고 제1 풀다운소자(N20)은 턴온되어 제1 노드(nd20)는 로직로우레벨로 구동된다. 따라서, 파워업신호생성부(20)에서 생성된 파워업신호(PWRUP)는 t11~t12 구간에서 로직로우레벨로 생성된다.

다음으로, 반도체 메모리 장치가 액티브모드에 진입하는 경우 구동선택신호생성부(10)는 적어도 어느 하나가 로직하이레벨로 인에이블되는 제1 내지 제4 뱅크액티브신호(BA<1:4>)를 입력받아 t12~t13 구간에서 로직로우레벨로 인에이블되는 구동선택신호(DRVS)를 생성한다.

파워업신호생성부(20)의 제2 구동부(201)는 t12~t13 구간에서 로직로우레벨의 구동선택신호(DRVS)의 반전신호를 입력받아 구동된다. 제2 구동부(201)는 t12~t13 구간에서 목표전압(VTG)레벨보다 높은 레벨을 갖는 내부전압(VINT)에 따라 제2 풀업소자(P21)는 턴오프되고, 제2 풀다운소자(N22)는 턴온되어 제1 노드(nd20)는 로직로우레벨로 구동된다. 이때, 반도체 메모리 장치가 액티브모드에 진입하여 전류소모량이 증가하게 되면 내부전압(VINT)의 레벨이 감소하게 된다. 하지만, 제2 구동부(201)가 구동되는 경우 목표전압(VTG)의 레벨은 낮은 레벨로 설정되므로 내부전압(VINT)의 레벨이 감소하더라도 제1 노드(nd20)는 로직하이레벨로 천이되지 않는다. 따라서, 파워업신호생성부(20)에서 생성된 파워업신호(PWRUP)는 t12~t13 구간에서 로직로우레벨로 생성된다.

이상 살펴본 본 발명의 일실시예에 따른 파워업신호 생성회로는 반도체 메모리 장치가 액티브모드에 진입하는 경우 구동력이 큰 제2 풀다운구동력으로 파워업신호(PWRUP)를 풀다운 구동하므로 목표전압의 레벨이 낮게 설정된다. 따라서, 액티브모드에서 내부전압(VINT)의 레벨이 낮아지는 경우에도 리파워업현상이 발생하지 않아 반도체 메모리 장치의 동작오류를 방지할 수 있다.

1. 파워업신호생성회로 2. 내부회로
10. 구동선택신호생성부 20. 파워업신호생성부
100. 논리부 200. 제1 구동부
201. 제2 구동부 202. 지연부

Claims (14)

1. 액티브모드가 아닌 경우 내부전압에 응답하여 제1 노드를 제1 풀업구동력으로 구동하거나, 상기 제1 노드를 제1 풀다운구동력으로 구동하여 전치파워업신호를 생성하는 제1 구동부; 및
   상기 액티브모드에서 상기 내부전압에 응답하여 상기 제1 노드를 제2 풀업구동력으로 구동하거나, 상기 제1 노드를 제2 풀다운구동력으로 구동하여 상기 전치파워업신호를 생성하는 제2 구동부를 포함하되, 상기 제1 풀업구동력은 상기 제2 풀업구동력보다 구동력이 크고, 상기 제1 풀다운구동력은 상기 제2 풀다운구동력보다 구동력이 작은 파워업신호 생성회로.
   
2. 제 1 항에 있어서, 상기 제1 구동부는
   전원전압과 상기 제1 노드 사이에 위치하고, 상기 내부전압에 응답하여 상기 제1 노드를 상기 제1 풀업구동력으로 풀업구동하는 제1 풀업소자;
   상기 제1 노드와 제2 노드 사이에 위치하고, 상기 내부전압에 응답하여 상기 제1 노드를 상기 제1 풀다운구동력으로 풀다운구동하는 제1 풀다운소자; 및
   상기 제2 노드와 접지전압 사이에 위치하고, 상기 액티브모드에서 인에이블되는 구동선택신호에 응답하여 상기 제2 노드를 풀다운구동하는 제1 구동소자를 포함하는 파워업신호 생성회로.
   
3. 제 2 항에 있어서, 상기 제2 구동부는
   상기 전원전압과 상기 제1 노드 사이에 위치하고, 상기 내부전압에 응답하여 상기 제1 노드를 상기 제2 풀업구동력으로 풀업구동하는 제2 풀업소자;
   상기 제1 노드와 제3 노드 사이에 위치하고, 상기 내부전압에 응답하여 상기 제1 노드를 상기 제2 풀다운구동력으로 풀다운구동하는 제2 풀다운소자; 및
   상기 제3 노드와 상기 접지전압 사이에 위치하고, 상기 구동선택신호에 응답하여 상기 제3 노드를 풀다운구동하는 제2 구동소자를 포함하는 파워업신호 생성회로.
   
4. 제 3 항에 있어서, 상기 제1 풀업소자의 문턱전압은 상기 제2 풀업소자의 문턱전압보다 레벨이 낮은 파워업신호 생성회로.
   
5. 제 3 항에 있어서, 상기 제1 풀다운소자의 문턱전압은 상기 제2 풀다운소자의 문턱전압보다 레벨이 높은 파워업신호 생성회로.
   
6. 제 1 항에 있어서, 상기 전치파워업신호를 버퍼링하여 파워업신호를 생성하는 지연부를 더 포함하는 파워업신호 생성회로.
   
7. 다수의 뱅크액티브신호에 응답하여 액티브모드에서 제1 레벨을 갖고 상기 액티브모드가 아닌 경우 제2 레벨을 갖는 구동선택신호를 생성하는 구동선택신호생성부; 및
   상기 구동선택신호에 응답하여 상기 구동선택신호가 상기 제2 레벨인 경우 내부전압의 레벨에 따라 제1 노드를 제1 풀업구동력으로 풀업구동하거나 제1 풀다운구동력으로 풀다운구동하여 파워업신호를 생성하고, 상기 구동선택신호가 상기 제1 레벨인 경우 상기 내부전압의 레벨에 따라 상기 제1 노드를 제2 풀업구동력으로 풀업구동하거나 제2 풀다운구동력으로 풀다운구동하여 상기 파워업신호를 생성하는 파워업신호생성부를 포함하되, 상기 제1 풀업구동력은 상기 제2 풀업구동력보다 구동력이 크고, 상기 제1 풀다운구동력은 상기 제2 풀다운구동력보다 구동력이 작은 파워업신호생성회로.
   
8. 제 7 항에 있어서, 상기 구동선택신호는 상기 다수의 뱅크액티브신호 중 적어도 어느 하나가 인에이블되는 경우 상기 제1 레벨로 생성되는 신호인 파워업신호 생성회로.
   
9. 제 7 항에 있어서, 상기 파워업신호생성부는
   상기 구동선택신호가 상기 제2 레벨인 경우 상기 내부전압에 응답하여 상기 제1 노드를 상기 제1 풀업구동력으로 풀업구동하거나, 상기 제1 노드를 상기 제1 풀다운구동력으로 풀다운구동하여 전치파워업신호를 생성하는 제1 구동부; 및
   상기 구동선택신호가 상기 제1 레벨인 경우 상기 내부전압에 응답하여 상기 제1 노드를 상기 제2 풀업구동력으로 풀업구동하거나, 상기 제1 노드를 상기 제2 풀다운구동력으로 풀다운구동하여 상기 전치파워업신호를 생성하는 제2 구동부를 포함하는 파워업신호 생성회로.
   
10. 제 9 항에 있어서, 상기 제1 구동부는
    전원전압과 상기 제1 노드 사이에 위치하고, 상기 내부전압에 응답하여 상기 제1 노드를 상기 제1 풀업구동력으로 풀업구동하는 제1 풀업소자;
    상기 제1 노드와 제2 노드 사이에 위치하고, 상기 내부전압에 응답하여 상기 제1 노드를 상기 제1 풀다운구동력으로 풀다운구동하는 제1 풀다운소자; 및
    상기 제2 노드와 접지전압 사이에 위치하고, 상기 구동선택신호에 응답하여 상기 제2 노드를 풀다운구동하는 제1 구동소자를 포함하는 파워업신호 생성회로.
    
11. 제 10 항에 있어서, 상기 제2 구동부는
    상기 전원전압과 상기 제1 노드 사이에 위치하고, 상기 내부전압에 응답하여 상기 제1 노드를 상기 제2 풀업구동력으로 풀업구동하는 제2 풀업소자;
    상기 제1 노드와 제3 노드 사이에 위치하고, 상기 내부전압에 응답하여 상기 제1 노드를 상기 제2 풀다운구동력으로 풀다운구동하는 제2 풀다운소자; 및
    상기 제3 노드와 상기 접지전압 사이에 위치하고, 상기 구동선택신호에 응답하여 상기 제3 노드를 풀다운구동하는 제2 구동소자를 포함하는 파워업신호 생성회로.
    
12. 제 11 항에 있어서, 상기 제1 풀업소자의 문턱전압은 상기 제2 풀업소자의 문턱전압보다 레벨이 낮은 파워업신호 생성회로.
    
13. 제 11 항에 있어서, 상기 제1 풀다운소자의 문턱전압은 상기 제2 풀다운소자의 문턱전압보다 레벨이 높은 파워업신호 생성회로.
    
14. 제 9 항에 있어서, 상기 파워업신호생성부는 상기 전치파워업신호를 버퍼링하여 상기 파워업신호를 생성하는 지연부를 더 포함하는 파워업신호 생성회로.
    

Images