JPH03283562A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03283562A JPH03283562A JP2083789A JP8378990A JPH03283562A JP H03283562 A JPH03283562 A JP H03283562A JP 2083789 A JP2083789 A JP 2083789A JP 8378990 A JP8378990 A JP 8378990A JP H03283562 A JPH03283562 A JP H03283562A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- supply voltage
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000006243 chemical reaction Methods 0.000 claims abstract description 41
- 230000001131 transforming effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は外部電源端子より電源電圧が電源電圧変換回路
を介して内部回路に供給されるように構成された半導体
集積回路装置に関する。
を介して内部回路に供給されるように構成された半導体
集積回路装置に関する。
本発明は、外部電源端子より電源電圧が電源電圧変換回
路を介して内部回路に供給されるように構成された半導
体集積回路装置において、所定の電源電圧より高い電圧
が供給された時に制御回路からの信号に応して作動する
第２の電源電圧変換回路を設け、所望の電圧を内部回路
に供給できるようにしたものである。
路を介して内部回路に供給されるように構成された半導
体集積回路装置において、所定の電源電圧より高い電圧
が供給された時に制御回路からの信号に応して作動する
第２の電源電圧変換回路を設け、所望の電圧を内部回路
に供給できるようにしたものである。
半導体集積回路装置例えばＭＯＳ型の集積回路装置では
、その微細化や高密度化が目覚ましく進められており、
その一方で、装置に供給される電源電圧は、システムイ
ンターフェイスやノイズマージンと言う観点から、従来
通りの電圧がそのまま用いられている。そのような従来
通りの電圧を用いた場合、集積回路装置の内部では電界
の集中やホットキャリア注入などが生じ、その信頼性が
低下する。そこで、装置内部で電源電圧を降圧して使用
する提案がなされている。
、その微細化や高密度化が目覚ましく進められており、
その一方で、装置に供給される電源電圧は、システムイ
ンターフェイスやノイズマージンと言う観点から、従来
通りの電圧がそのまま用いられている。そのような従来
通りの電圧を用いた場合、集積回路装置の内部では電界
の集中やホットキャリア注入などが生じ、その信頼性が
低下する。そこで、装置内部で電源電圧を降圧して使用
する提案がなされている。
ところで、半導体集積回路装置では、初期不良をスクリ
ーニングしたり、新しく開発した装置の信頼性試験をす
るために、通常の規格よりも高い電源電圧を加えて動作
させるいわゆるバーンインを施すことがある。そして、
上述の内部降圧するような半導体集積回路装置で、バー
ンインの如き意図的な高い電源電圧を供給した場合でも
確実に動作するようにした技術として次のものが知られ
てい葛。
ーニングしたり、新しく開発した装置の信頼性試験をす
るために、通常の規格よりも高い電源電圧を加えて動作
させるいわゆるバーンインを施すことがある。そして、
上述の内部降圧するような半導体集積回路装置で、バー
ンインの如き意図的な高い電源電圧を供給した場合でも
確実に動作するようにした技術として次のものが知られ
てい葛。
第３図は従来の半導体集積回路装置の一例であり、特開
昭６３−１８１１９６号公報に記載される技術である。
昭６３−１８１１９６号公報に記載される技術である。
第３図に示すように、この装置では、外部電源端子３３
に加えられた電圧を電源電圧変換回路３２で降圧し、そ
の降圧された電圧を内部回路３１に供給している。入力
変換回路３５．出力変換回路３６にはそのまま外部から
の電圧が与えられる。そして、外部から制御信号が切替
制御入力端子３４に加えられた時には、降圧された電圧
よりも高い電圧が内部回路３１に供給され、信頼性試験
等を行うことができる。
に加えられた電圧を電源電圧変換回路３２で降圧し、そ
の降圧された電圧を内部回路３１に供給している。入力
変換回路３５．出力変換回路３６にはそのまま外部から
の電圧が与えられる。そして、外部から制御信号が切替
制御入力端子３４に加えられた時には、降圧された電圧
よりも高い電圧が内部回路３１に供給され、信頼性試験
等を行うことができる。
また、第４図は他の従来の半導体集積回路装置の一例で
あり、特開昭６２−２３２１５５号公報に記載される技
術である。第４図に示すように、この装置では、通常の
場合、外部電源端子４３に与えられた電圧を電源電圧変
換回路４２で降圧し、その降圧された電圧が内部回路４
１に供給される。また、入力変換回路４６．出力変換回
路４７には外部電源端子４３からの電源電圧がそのまま
供給される。
あり、特開昭６２−２３２１５５号公報に記載される技
術である。第４図に示すように、この装置では、通常の
場合、外部電源端子４３に与えられた電圧を電源電圧変
換回路４２で降圧し、その降圧された電圧が内部回路４
１に供給される。また、入力変換回路４６．出力変換回
路４７には外部電源端子４３からの電源電圧がそのまま
供給される。
そして、バーンイン時等では、外部電源端子４３に与え
られる特別な掃引信号によって、制御回路４４が作動し
、ＭＯＳトランジスタ４５がオンになる。その結果、外
部電源端子４３に与えられた電圧がそのまま内部回路４
１に供給されて、信頼性試験等が行われる。
られる特別な掃引信号によって、制御回路４４が作動し
、ＭＯＳトランジスタ４５がオンになる。その結果、外
部電源端子４３に与えられた電圧がそのまま内部回路４
１に供給されて、信頼性試験等が行われる。
ところが、上述の如き各半導体集積回路装置には、それ
ぞれ次のような問題がある。
ぞれ次のような問題がある。
まず、第３図の半導体集積回路装置では、信頼性試験を
行うための切替制御入力端子３４が必要になり、それだ
け余計な外部端子が増えることになる。
行うための切替制御入力端子３４が必要になり、それだ
け余計な外部端子が増えることになる。
また、第４図の半導体集積回路装置では、まず、信頼性
試験等を行うために、外部電源端子４３に特別な掃引信
号を与える必要がある。さらに、回路が切り替えられた
時では、外部電源端子４３に与えられた電圧がそのまま
内部回路４１に供給されるため、そのままの電圧では高
電圧である場合に問題が生ずる。この装置では、信頼性
試験時に内部回路４１与えるべき電圧を外部電源端子４
３に供給することも可能であるが、それでは入力変換回
路４６や出力変換回路４７に供給される電圧が低すぎる
ことになる。
試験等を行うために、外部電源端子４３に特別な掃引信
号を与える必要がある。さらに、回路が切り替えられた
時では、外部電源端子４３に与えられた電圧がそのまま
内部回路４１に供給されるため、そのままの電圧では高
電圧である場合に問題が生ずる。この装置では、信頼性
試験時に内部回路４１与えるべき電圧を外部電源端子４
３に供給することも可能であるが、それでは入力変換回
路４６や出力変換回路４７に供給される電圧が低すぎる
ことになる。
そこで、本発明は上述の技術的な課題に鑑み、信頼性試
験等を切替制御入力端子や特別な掃引信号等を必要とし
ないで行なえるような半導体集積回路装置の提供を目的
とする。
験等を切替制御入力端子や特別な掃引信号等を必要とし
ないで行なえるような半導体集積回路装置の提供を目的
とする。
上述の目的を達成するために、本発明の半導体集積回路
装置は、内部回路と、所定の電源電圧が供給される外部
電源端子と、その外部電源端子からの電源電圧を変圧し
て上記内部回路に供給するための第１の電源電圧変換回
路と、上記外部電源端子の電圧を検知し上記所定の電源
電圧より高い電圧が供給された時には信号を発生さ一ロ
る制御回路と、Ｌ舵制御回路からの上記信号によっ”Ｃ
作動し且つ上記外部電源端子の電圧に応して上記内部回
路に降圧した電圧を供給する第２の電源電圧変換回路と
を有することを特徴とする。
装置は、内部回路と、所定の電源電圧が供給される外部
電源端子と、その外部電源端子からの電源電圧を変圧し
て上記内部回路に供給するための第１の電源電圧変換回
路と、上記外部電源端子の電圧を検知し上記所定の電源
電圧より高い電圧が供給された時には信号を発生さ一ロ
る制御回路と、Ｌ舵制御回路からの上記信号によっ”Ｃ
作動し且つ上記外部電源端子の電圧に応して上記内部回
路に降圧した電圧を供給する第２の電源電圧変換回路と
を有することを特徴とする。
本発明の半導体集積回路装置では、信頼性試験等を行う
時に所定の電源電圧より高い電圧が外部電源端子に供給
され、その高い電圧を制御回路か検知して信号を発生さ
せる。このため切替制御入力端子等は不要であり、電圧
自体を検知することから特別な掃引信号も必要ない０発
生した信号は第２の電源電圧変換回路に送られ、その第
２の電源電圧変換回路を作動させる。この第２の電源電
圧変換回路は外部電源端子の電圧を降圧した電圧を内部
回路に供給し、その降圧された電圧は外部電源端子の電
圧に対応するために、任意の電圧を内部回路に供給でき
ることになる。
時に所定の電源電圧より高い電圧が外部電源端子に供給
され、その高い電圧を制御回路か検知して信号を発生さ
せる。このため切替制御入力端子等は不要であり、電圧
自体を検知することから特別な掃引信号も必要ない０発
生した信号は第２の電源電圧変換回路に送られ、その第
２の電源電圧変換回路を作動させる。この第２の電源電
圧変換回路は外部電源端子の電圧を降圧した電圧を内部
回路に供給し、その降圧された電圧は外部電源端子の電
圧に対応するために、任意の電圧を内部回路に供給でき
ることになる。
本発明の好適な実施例を図面を参照しながら説明する。
本実施例の半導体集積回路装置を第１図及び第２図に示
す、第１図は本実施例の半導体集積回路装置のブロック
図であり、第２図はその一部の具体的な素子を明示した
図である。
す、第１図は本実施例の半導体集積回路装置のブロック
図であり、第２図はその一部の具体的な素子を明示した
図である。
まず、第１図に示すように、本実施例の半導体集積回路
装置は内部回路１を有しており、この内部回路ｌは、装
置が例えばＲＡＭ （ランダムアクセスメモリ）である
時は、メモリセルアレイ、アドレスデコーダ、センスア
ンプ等で構成される。
装置は内部回路１を有しており、この内部回路ｌは、装
置が例えばＲＡＭ （ランダムアクセスメモリ）である
時は、メモリセルアレイ、アドレスデコーダ、センスア
ンプ等で構成される。
特に装置が高抵抗負荷型のＳＲＡＭである場合、内部回
路ｌ内には抵抗負荷が設けられる。このような内部回路
ｌを挾むように、その入力側に入力変換回路６が設けら
れ、その出力側に出力変換回路７が設けられている。入
力変換回路６は入力端子８により入力される入力信号の
論理振幅を内部回路ｌの論理振幅に変換する。出力変換
回路７は内部回路１からの出力信号を外部の論理振幅に
変換し、その変換された出力信号が出力端子９より取り
出される。
路ｌ内には抵抗負荷が設けられる。このような内部回路
ｌを挾むように、その入力側に入力変換回路６が設けら
れ、その出力側に出力変換回路７が設けられている。入
力変換回路６は入力端子８により入力される入力信号の
論理振幅を内部回路ｌの論理振幅に変換する。出力変換
回路７は内部回路１からの出力信号を外部の論理振幅に
変換し、その変換された出力信号が出力端子９より取り
出される。
第１の電源電圧変換回路２は、外部電源端子５より所定
の電源電圧Ｖｃｃを受けて、それよりも低い一定の電圧
に変換して内部回路１に供給するための回路である。従
って、内部回路１内のＭＯＳトランジスタはその電界集
中が緩和されることになる。その外部電源端子５には、
さらに制御回路４が接続されており、その制御回路４で
は、外部電源端子５の電圧がモニターされている。この
制御回路４は、外部電源端子５の電圧を検知して、所定
の電源電圧Ｖｃｃよりも高い電圧が外部電源端子５に供
給されている場合に、第２の電源電圧変換回路３を作動
させる信号を発生させる。このように外部電源端子５の
電圧を検知することで、特別な掃引信号は不要となり、
また、切替信号入力端子も不要となる。第２の電源電圧
変換回ｌＰＩ３は、所定の電源電圧Ｖｃｃよりも高い電
圧が外部電源端子５に供給されている場合に、作動する
回路であって、その高い電圧を降圧して内部回路ｌに電
圧を供給する。この時内部回路ｌに供給される電圧は、
外部電源端子５に供給された電圧から一定の電圧だけ降
圧した電圧であり、その外部″ｒ！ｌ源端子５の電圧を
高くすれば、それだけ内部回路１に供給される電圧も高
くなり、逆に、その外部電源端子５の電圧を低くすれば
、それだけ内部回路ｌに供給される電圧も低くなる。従
って、信鎖性試験等を行う場合には、所望の電圧値の電
圧を内部回路ｌに供給できることになる。
の電源電圧Ｖｃｃを受けて、それよりも低い一定の電圧
に変換して内部回路１に供給するための回路である。従
って、内部回路１内のＭＯＳトランジスタはその電界集
中が緩和されることになる。その外部電源端子５には、
さらに制御回路４が接続されており、その制御回路４で
は、外部電源端子５の電圧がモニターされている。この
制御回路４は、外部電源端子５の電圧を検知して、所定
の電源電圧Ｖｃｃよりも高い電圧が外部電源端子５に供
給されている場合に、第２の電源電圧変換回路３を作動
させる信号を発生させる。このように外部電源端子５の
電圧を検知することで、特別な掃引信号は不要となり、
また、切替信号入力端子も不要となる。第２の電源電圧
変換回ｌＰＩ３は、所定の電源電圧Ｖｃｃよりも高い電
圧が外部電源端子５に供給されている場合に、作動する
回路であって、その高い電圧を降圧して内部回路ｌに電
圧を供給する。この時内部回路ｌに供給される電圧は、
外部電源端子５に供給された電圧から一定の電圧だけ降
圧した電圧であり、その外部″ｒ！ｌ源端子５の電圧を
高くすれば、それだけ内部回路１に供給される電圧も高
くなり、逆に、その外部電源端子５の電圧を低くすれば
、それだけ内部回路ｌに供給される電圧も低くなる。従
って、信鎖性試験等を行う場合には、所望の電圧値の電
圧を内部回路ｌに供給できることになる。
第２図は本実施例の半導体集積回路装置のより具体的な
回路図である。上記第２の電源電圧変換回路３は、３つ
の０ＭＯ３）ランジスタ１１．１２．１３より構成され
る。また、上記制御回路４は、ｐＭＯＳトランジスタ１
４．１Ｂ、ｎＭＯＳトランジスタ１９及び抵抗素子１５
，１６．１７より構成される。
回路図である。上記第２の電源電圧変換回路３は、３つ
の０ＭＯ３）ランジスタ１１．１２．１３より構成され
る。また、上記制御回路４は、ｐＭＯＳトランジスタ１
４．１Ｂ、ｎＭＯＳトランジスタ１９及び抵抗素子１５
，１６．１７より構成される。
第２の電源電圧変換回路３を構成する３つの０ＭＯ３ｌ
−ランジスタ１１．１２．１３は、外部電源端子５と内
部回路１への配線となるノード１０の間に、直列に接続
されている。すなわち、０ＭＯ３）ランジスタ１１のド
レインが外部電源端子５に接続され、０ＭＯ３）ランジ
スタ１１のソースがｎＭＯ５トランジスタ１２のドレイ
ンに接続され、０ＭＯ３）ランジスタ１２のソースが０
ＭＯ３）ランジスタ１３のドレインに接続され、０ＭＯ
３）ランジスタ１３のソースがノード１０に接続されて
いる。ｎＭＯＳトランジスタ１１のゲートは、制御回路
４を構成するｐＭＯＳトランジスタ１４のドレインに接
続されており、当該ｎＭＯＳトランジスタ１１は電圧降
下のためのダイオードのみならずスイッチとしても機能
する。ｎＭＯＳトランジスタ１２．１３のゲートは、そ
れぞれ当該ｎＭＯＳトランジスタのドレインに接続され
ており、従って、これらｎＭＯｓトランジスタ１２．１
３は電圧降下のためのダイオードとして用いられる。
−ランジスタ１１．１２．１３は、外部電源端子５と内
部回路１への配線となるノード１０の間に、直列に接続
されている。すなわち、０ＭＯ３）ランジスタ１１のド
レインが外部電源端子５に接続され、０ＭＯ３）ランジ
スタ１１のソースがｎＭＯ５トランジスタ１２のドレイ
ンに接続され、０ＭＯ３）ランジスタ１２のソースが０
ＭＯ３）ランジスタ１３のドレインに接続され、０ＭＯ
３）ランジスタ１３のソースがノード１０に接続されて
いる。ｎＭＯＳトランジスタ１１のゲートは、制御回路
４を構成するｐＭＯＳトランジスタ１４のドレインに接
続されており、当該ｎＭＯＳトランジスタ１１は電圧降
下のためのダイオードのみならずスイッチとしても機能
する。ｎＭＯＳトランジスタ１２．１３のゲートは、そ
れぞれ当該ｎＭＯＳトランジスタのドレインに接続され
ており、従って、これらｎＭＯｓトランジスタ１２．１
３は電圧降下のためのダイオードとして用いられる。
次に制御回路４の構成については、ＰＭＯＳトランジス
タ１４のソースが外部電源端子５に接続され、その９Ｍ
Ｏ３）ランジスタ１４のドレインが抵抗１７の一端に接
続され、その抵抗１７の他端には接地電圧ＧＮＤが供給
される。このｐＭ。
タ１４のソースが外部電源端子５に接続され、その９Ｍ
Ｏ３）ランジスタ１４のドレインが抵抗１７の一端に接
続され、その抵抗１７の他端には接地電圧ＧＮＤが供給
される。このｐＭ。
Ｓトランジスタ１４のゲートは、抵抗１５．１６の接続
点に接続され、これら抵抗１５．１６は外部電源端子５
と接地電圧線の間に直列に接続されている。第２の電源
電圧変換回ＩＢ３を作動させるための信号は、ＰＭＯＳ
トランジスタ１４のドレインから取り出される。その信
号は、ｎＭＯ５）ランジスタ１１のゲートに供給され、
当該ｎＭ。
点に接続され、これら抵抗１５．１６は外部電源端子５
と接地電圧線の間に直列に接続されている。第２の電源
電圧変換回ＩＢ３を作動させるための信号は、ＰＭＯＳ
トランジスタ１４のドレインから取り出される。その信
号は、ｎＭＯ５）ランジスタ１１のゲートに供給され、
当該ｎＭ。
Ｓトランジスタ１１のオン、オフを制御する。このよう
な信号が取り出されるＰＭＯＳトランジスタ１４のドレ
インには、さらにノードを固定するための容量として機
能する９ＭＯ３）ランジスタ１８とｎＭＯｓトランジス
タ！９の各ゲートが接続されている。これら各ＭＯ５Ｉ
−ランジスタ１８１９により、電源電圧のスパイク等に
よる誤動作を防止する。
な信号が取り出されるＰＭＯＳトランジスタ１４のドレ
インには、さらにノードを固定するための容量として機
能する９ＭＯ３）ランジスタ１８とｎＭＯｓトランジス
タ！９の各ゲートが接続されている。これら各ＭＯ５Ｉ
−ランジスタ１８１９により、電源電圧のスパイク等に
よる誤動作を防止する。
次に、その制御回路４の動作について説明すると、通常
の電源電圧Ｖｃｃよりも高い電圧が供給された時に、ｐ
ＭＯＳトランジスタ１４がオンになることで信号が発生
する。この９ＭＯ３）ランジスタ１４がオンになる条件
は、抵抗１６．１５の比（Ｒ、、／ＲＩ５）と、ｐＭＯ
Ｓトランジスタ１４の閾値電圧■い（ｐ）で決定される
。例えば、抵抗１６．１５の比（Ｒ＋ｉ／Ｒ＋ｓ）が６
．５であり、９ＭＯ３）ランジスタ１４の闇値電圧Ｖい
（ｐ）が−０，８（Ｖ）であるとすると、外部電源端子
５に印加される電圧Ｖ。の中、ｐＭＯＳトランジスタが
オンになる条件のものは、 ＶＥＸ≧−■、、Φ）ｘ Ｎ ＋Ｒ１６／ＲＩＳ）≧０
．８ Ｘ ７．５ ＝ ６ （Ｖ ）となる、従って、
上記条件では６（ｖ）以上の電圧ｖ！ＩＩが外部電源端
子に加わった時、ｐＭＯｓトランジスタ１４はオンにな
り、ｐＭＯＳトランジスタ１４のトレイン電圧が接地電
圧ＧＮＤから立ち上がることで信号が発生する。そして
、この信号によってｎＭＯＳトランジスタ１１のゲート
電圧が高くなり、ｎＭＯＳトランジスタ１１がオンにな
って、第２の電源電圧変換回路３が作動する。
の電源電圧Ｖｃｃよりも高い電圧が供給された時に、ｐ
ＭＯＳトランジスタ１４がオンになることで信号が発生
する。この９ＭＯ３）ランジスタ１４がオンになる条件
は、抵抗１６．１５の比（Ｒ、、／ＲＩ５）と、ｐＭＯ
Ｓトランジスタ１４の閾値電圧■い（ｐ）で決定される
。例えば、抵抗１６．１５の比（Ｒ＋ｉ／Ｒ＋ｓ）が６
．５であり、９ＭＯ３）ランジスタ１４の闇値電圧Ｖい
（ｐ）が−０，８（Ｖ）であるとすると、外部電源端子
５に印加される電圧Ｖ。の中、ｐＭＯＳトランジスタが
オンになる条件のものは、 ＶＥＸ≧−■、、Φ）ｘ Ｎ ＋Ｒ１６／ＲＩＳ）≧０
．８ Ｘ ７．５ ＝ ６ （Ｖ ）となる、従って、
上記条件では６（ｖ）以上の電圧ｖ！ＩＩが外部電源端
子に加わった時、ｐＭＯｓトランジスタ１４はオンにな
り、ｐＭＯＳトランジスタ１４のトレイン電圧が接地電
圧ＧＮＤから立ち上がることで信号が発生する。そして
、この信号によってｎＭＯＳトランジスタ１１のゲート
電圧が高くなり、ｎＭＯＳトランジスタ１１がオンにな
って、第２の電源電圧変換回路３が作動する。
ここで、ｎＭＯ３）ランジスタ１１がオンになることで
、第２の電源電圧変換回路３が作動したこととなるが、
内部回路ｌに供給される電圧ＶＩＮＴは、外部電源端子
５の電圧■。から３つのｎＭＯＳビランジスタ１１〜１
３の閾値電圧ｖＬｋ（ｎ）だけドロップしたものとなる
０例えば、各ＭＯ３）ランジスタ１ｌ−１３（７）閾値
電圧ｖＬｂ（ｎ）を０．８（Ｖ）とし、外部電源端子５
の電圧■。が７（ｖ）であれば、内部回路ｌに供給され
る電圧ＶＩＮＴは、Ｖ＋ｘｔ ＝ＶＥＩＩ ３ Ｖｔ
ｂ（ｎ）＝ ７−３ Ｘ Ｏ，８＝ ４．６ （Ｖ ）
となる、このように本実施例の半導体集積回路装置では
、外部電源端子５の電圧ＶＥＩＩに依存した内部回路ｌ
に供給される電圧Ｖ ＩＮＴが得られ、所望のバーンイ
ン電圧により、有効な信※ｎ性試験を行うことができる
。
、第２の電源電圧変換回路３が作動したこととなるが、
内部回路ｌに供給される電圧ＶＩＮＴは、外部電源端子
５の電圧■。から３つのｎＭＯＳビランジスタ１１〜１
３の閾値電圧ｖＬｋ（ｎ）だけドロップしたものとなる
０例えば、各ＭＯ３）ランジスタ１ｌ−１３（７）閾値
電圧ｖＬｂ（ｎ）を０．８（Ｖ）とし、外部電源端子５
の電圧■。が７（ｖ）であれば、内部回路ｌに供給され
る電圧ＶＩＮＴは、Ｖ＋ｘｔ ＝ＶＥＩＩ ３ Ｖｔ
ｂ（ｎ）＝ ７−３ Ｘ Ｏ，８＝ ４．６ （Ｖ ）
となる、このように本実施例の半導体集積回路装置では
、外部電源端子５の電圧ＶＥＩＩに依存した内部回路ｌ
に供給される電圧Ｖ ＩＮＴが得られ、所望のバーンイ
ン電圧により、有効な信※ｎ性試験を行うことができる
。
以上のように本実施例の半導体集積回路装置では、制御
回路４によって外部電源端子５の電圧がモニターされ、
その電圧に応して第２の電源電圧変換回路３が作動する
。このため特別な掃引信号や切替信号入力端子は不要と
なる。また、内部回路ｌに供給される電圧も第２の電源
電圧変換回路３で外部電源端子５の電圧Ｖ。を降圧した
電圧を供給するため、所望の電圧を供給することができ
る。
回路４によって外部電源端子５の電圧がモニターされ、
その電圧に応して第２の電源電圧変換回路３が作動する
。このため特別な掃引信号や切替信号入力端子は不要と
なる。また、内部回路ｌに供給される電圧も第２の電源
電圧変換回路３で外部電源端子５の電圧Ｖ。を降圧した
電圧を供給するため、所望の電圧を供給することができ
る。
また、本実施例の半導体集積回路装置を、特に高抵抗負
荷型のスタティックＲＡＭとした場合では、第２図に示
したような各抵抗１５，１６．１７は、容易に基板上に
形成することができ、これらの各抵抗を高抵抗にするこ
とで、消費ｉｉ流を小さくすることができ、スタンバイ
電流への影響を抑えることも可能である。
荷型のスタティックＲＡＭとした場合では、第２図に示
したような各抵抗１５，１６．１７は、容易に基板上に
形成することができ、これらの各抵抗を高抵抗にするこ
とで、消費ｉｉ流を小さくすることができ、スタンバイ
電流への影響を抑えることも可能である。
なお、必要に応して、降圧する電圧量を変化させること
や、第１の電源電圧変換回路２と第２の電源電圧変換回
路３の間に切換スイッチを設けること等の各種の回路変
更は、本発明の要旨を逸脱しない範囲で可能とされる。
や、第１の電源電圧変換回路２と第２の電源電圧変換回
路３の間に切換スイッチを設けること等の各種の回路変
更は、本発明の要旨を逸脱しない範囲で可能とされる。
本発明の半導体集積回路装置は、外部電源端子の電圧が
制御回路によって検知されるため、特別な掃引信号や切
替信号入力端子は不要となる。また、通常よりも高い電
圧が供給されている時に、内部回路に供給される電圧は
外部電源端子の電圧を降圧した電圧であるため、その外
部電源端子の電圧を調整することで、所望の電圧を内部
回路に与えることができる。
制御回路によって検知されるため、特別な掃引信号や切
替信号入力端子は不要となる。また、通常よりも高い電
圧が供給されている時に、内部回路に供給される電圧は
外部電源端子の電圧を降圧した電圧であるため、その外
部電源端子の電圧を調整することで、所望の電圧を内部
回路に与えることができる。
第１図は本発明の半導体集積回路装置の一例のブロック
図、第２図はその一例の具体的な回路図、第３図は従来
の半導体集積回路装置の一例のブロック図、第４図は従
来の半導体集積回路装置の他の一例のブロック図である
。 ・・・内部回路 ・・・第１の電源電圧変換回路 ・・・第２の電源電圧変換回路 ・・・制御回路 ・・・外部電源端子 １＝１３，１９・・ｎＭＯ３）ランジスタ４．１８・・
・９ＭＯｓトランジスタ ５〜１７・・・抵抗
図、第２図はその一例の具体的な回路図、第３図は従来
の半導体集積回路装置の一例のブロック図、第４図は従
来の半導体集積回路装置の他の一例のブロック図である
。 ・・・内部回路 ・・・第１の電源電圧変換回路 ・・・第２の電源電圧変換回路 ・・・制御回路 ・・・外部電源端子 １＝１３，１９・・ｎＭＯ３）ランジスタ４．１８・・
・９ＭＯｓトランジスタ ５〜１７・・・抵抗
Claims (1)
- 内部回路と、所定の電源電圧が供給される外部電源端
子と、その外部電源端子からの電源電圧を変圧して上記
内部回路に供給するための第１の電源電圧変換回路と、
上記外部電源端子の電圧を検知し上記所定の電源電圧よ
り高い電圧が供給された時には信号を発生させる制御回
路と、上記制御回路からの上記信号によって作動し且つ
上記外部電源端子の電圧に応じて上記内部回路に降圧し
た電圧を供給する第２の電源電圧変換回路とを有するこ
とを特徴とする半導体集積回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2083789A JPH03283562A (ja) | 1990-03-30 | 1990-03-30 | 半導体集積回路装置 |
| KR1019910004953A KR100196609B1 (ko) | 1990-03-30 | 1991-03-29 | 반도체 집적 회로 장치 |
| US07/678,146 US5602792A (en) | 1990-03-30 | 1991-04-01 | Semiconductor device having supply voltage converting circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2083789A JPH03283562A (ja) | 1990-03-30 | 1990-03-30 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03283562A true JPH03283562A (ja) | 1991-12-13 |
Family
ID=13812414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2083789A Pending JPH03283562A (ja) | 1990-03-30 | 1990-03-30 | 半導体集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5602792A (ja) |
| JP (1) | JPH03283562A (ja) |
| KR (1) | KR100196609B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0696596A (ja) * | 1992-05-21 | 1994-04-08 | Samsung Electron Co Ltd | 半導体装置の内部電源発生回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5867715A (en) * | 1996-10-21 | 1999-02-02 | Abit Computer Corporation | Apparatus for programmably converting an operating voltage of a CPU and chipset |
| US5847951A (en) * | 1996-12-16 | 1998-12-08 | Dell Usa, L.P. | Method and apparatus for voltage regulation within an integrated circuit package |
| JP3883126B2 (ja) * | 2001-10-26 | 2007-02-21 | 富士通株式会社 | 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法 |
| DE602006017777D1 (de) * | 2005-07-29 | 2010-12-09 | Semiconductor Energy Lab | Halbleiterspeicher und dessen Betriebsverfahren |
| WO2009098738A1 (ja) * | 2008-02-06 | 2009-08-13 | Panasonic Corporation | 半導体装置及びそのリセット方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4482985A (en) * | 1981-04-17 | 1984-11-13 | Hitachi, Ltd. | Semiconductor integrated circuit |
| US4585955B1 (en) * | 1982-12-15 | 2000-11-21 | Tokyo Shibaura Electric Co | Internally regulated power voltage circuit for mis semiconductor integrated circuit |
| JPS60176121A (ja) * | 1984-02-22 | 1985-09-10 | Toshiba Corp | 電圧降下回路 |
| JPH07113863B2 (ja) * | 1985-06-29 | 1995-12-06 | 株式会社東芝 | 半導体集積回路装置 |
| JP2721151B2 (ja) * | 1986-04-01 | 1998-03-04 | 株式会社東芝 | 半導体集積回路装置 |
| US5046052A (en) * | 1988-06-01 | 1991-09-03 | Sony Corporation | Internal low voltage transformation circuit of static random access memory |
| CA1306006C (en) * | 1988-07-05 | 1992-08-04 | Yoshiaki Sano | Constant voltage source circuit |
| JPH02136097A (ja) * | 1988-11-17 | 1990-05-24 | Canon Inc | 電源装置 |
| KR910004736B1 (ko) * | 1988-12-15 | 1991-07-10 | 삼성전자 주식회사 | 스테이틱 메모리장치의 전원전압 조절회로 |
| JP2778199B2 (ja) * | 1990-04-27 | 1998-07-23 | 日本電気株式会社 | 内部降圧回路 |
| DE4015351A1 (de) * | 1990-05-12 | 1991-11-14 | Daimler Benz Ag | Einrichtung zur stromversorgung einer elektronischen rechenanlage in einem kraftfahrzeug |
-
1990
- 1990-03-30 JP JP2083789A patent/JPH03283562A/ja active Pending
-
1991
- 1991-03-29 KR KR1019910004953A patent/KR100196609B1/ko not_active IP Right Cessation
- 1991-04-01 US US07/678,146 patent/US5602792A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0696596A (ja) * | 1992-05-21 | 1994-04-08 | Samsung Electron Co Ltd | 半導体装置の内部電源発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100196609B1 (ko) | 1999-06-15 |
| US5602792A (en) | 1997-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0157905B1 (en) | Semiconductor device | |
| US4833341A (en) | Semiconductor device with power supply voltage converter circuit | |
| US5184031A (en) | Semiconductor integrated circuit | |
| EP0399240B1 (en) | Semiconductor memory device | |
| US5723990A (en) | Integrated circuit having high voltage detection circuit | |
| US5428299A (en) | Semiconductor integrated circuit device having low power consumption voltage monitoring circuit for built-in step-down voltage generator | |
| US6867641B2 (en) | Internal voltage generator for semiconductor device | |
| JP4751766B2 (ja) | 半導体装置 | |
| JPH0214814B2 (ja) | ||
| US7126872B2 (en) | Semiconductor integrated circuit | |
| US5285418A (en) | Semiconductor device having a temperature detection circuit | |
| JP3994098B2 (ja) | 集積回路中の安定化電源を試験するための方法および回路 | |
| JP2881729B2 (ja) | 半導体メモリのバーンイン感知回路 | |
| US6806691B2 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
| JPH03283562A (ja) | 半導体集積回路装置 | |
| US6535447B2 (en) | Semiconductor memory device and voltage level control method thereof | |
| US5907283A (en) | Power supply voltage detecting circuit for use in semiconductor memory device | |
| JP7179165B2 (ja) | 半導体集積回路装置および半導体集積回路装置の検査方法 | |
| JP3183920B2 (ja) | 半導体集積回路 | |
| US5949797A (en) | Microcontroller test circuit | |
| JPH04212786A (ja) | 半導体集積回路 | |
| US20010015661A1 (en) | Device for the detection of a high voltage | |
| JP3256689B2 (ja) | 半導体集積回路 | |
| JP3170583B2 (ja) | 半導体集積回路試験方法及び装置 | |
| KR950008454B1 (ko) | 내부전원전압 발생회로 |