CN107483045B - 一种电平位移电路及显示装置 - Google Patents

一种电平位移电路及显示装置 Download PDF

Info

Publication number
CN107483045B
CN107483045B CN201710594967.0A CN201710594967A CN107483045B CN 107483045 B CN107483045 B CN 107483045B CN 201710594967 A CN201710594967 A CN 201710594967A CN 107483045 B CN107483045 B CN 107483045B
Authority
CN
China
Prior art keywords
level
switch
field effect
output end
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710594967.0A
Other languages
English (en)
Other versions
CN107483045A (zh
Inventor
张先明
张裕桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201710594967.0A priority Critical patent/CN107483045B/zh
Priority to US15/576,766 priority patent/US10587266B2/en
Priority to PCT/CN2017/109095 priority patent/WO2019015168A1/zh
Publication of CN107483045A publication Critical patent/CN107483045A/zh
Application granted granted Critical
Publication of CN107483045B publication Critical patent/CN107483045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/093—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current with timing means
    • H02H3/0935—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current with timing means the timing being determined by numerical means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种电平位移电路及显示装置，该电平位移电路包括：逻辑设定单元的输入端输入初始信号，所述逻辑设定单元的输出端与所述控制单元的输入端连接；所述控制单元具有第一输出端、第二输出端；所述第一场效应管的栅极连接所述第一输出端，其源极接入高电平电压；所述第二场效应管的栅极连接所述第二输出端，其源极接入低电平电压；所述第一场效应管和第二场效应管的漏极都连接总输出端；所述过流保护模块，用于在所述电平位移电路的开启阶段，减小所述电平位移电路的电阻，以及在所述电平位移电路的工作阶段，增大所述电平位移电路的电阻。本发明的电平位移电路及显示装置，能够缩短电压的上升时间；以及以避免误触发和熔屏。

Description

一种电平位移电路及显示装置
【技术领域】
本发明涉及显示技术领域，特别是涉及一种电平位移电路及显示装置。
【背景技术】
电平位移电路(Level Shifter)是阵列基板行驱动(GOA，Gate Driver on Array)电路中所使用的一个重要IC，其主要功能是将输入的逻辑信号CK-IN，转换为高电平的逻辑信号CLK-OUT。如图1所示，现有的电平位移电路包括逻辑设定单元11、控制单元12、第一场效应管Q1以及第二场效应管Q2；逻辑设定单元11和控制单元12都用于将低电平的电压信号，转换为高电平的电压信号，第一场效应管Q1的栅极连接控制单元12的第一输出端121，其源极接入高电平电压VGH，第二场效应管Q2的栅极连接控制单元12的第二输出端122，源极接入低电平电压VGL，第一场效应管Q1和第二场效应管Q2的漏极连接总输出端13，以输出CLK-OUT。
由于Level Shifter在使用的过程中，会遇到短路的问题，这个时候会在CK走线上串联电阻，以阻止电流的增大，同时也可以避免开机时电流过大，避免误触发和熔屏。但是由于串联电阻，会影响Level Shifter的电压爬升时间，从而降低了显示效果。
因此，有必要提供一种电平位移电路及显示装置，以解决现有技术所存在的问题。
【发明内容】
本发明的目的在于提供一种电平位移电路及显示装置，能够缩短峰电流的上升时间以及避免开机电流过大。
为解决上述技术问题，本发明提供一种电平位移电路，其包括：
逻辑设定单元、控制单元、第一场效应管、第二场效应管以及过流保护模块；
所述逻辑设定单元的输入端输入初始信号，所述逻辑设定单元的输出端与所述控制单元的输入端连接；所述控制单元具有第一输出端、第二输出端；
所述第一场效应管的栅极连接所述第一输出端，其源极接入高电平电压；所述第二场效应管的栅极连接所述第二输出端，其源极接入低电平电压；所述第一场效应管和第二场效应管的漏极都连接总输出端；
所述过流保护模块，与所述控制单元连接，所述过流保护模块用于在所述电平位移电路的开启阶段，减小所述电平位移电路的电阻，以及在所述电平位移电路的工作阶段，增大所述电平位移电路的电阻。
在本发明的电平位移电路中，所述控制单元还具有第三输出端以及第四输出端；
所述过流保护模块包括：第三场效应管、第四场效应管、第一延迟单元以及第二延迟单元；
所述第一延迟单元的输入端连接所述第三输出端，所述第二延迟单元的输入端连接所述第四输出端；
所述第三场效应管的栅极连接所述第一延迟单元的输出端，其源极接入高电平电压；所述第四场效应管的栅极连接所述第二延迟单元的输出端，其源极接入低电平电压；所述第三场效应管的漏极以及所述第四场效应管的漏极都连接所述总输出端；
所述第一延迟单元用于根据所述控制单元提供的转换信号产生第一控制信号；所述第二延迟单元用于根据所述控制单元提供的转换信号产生第二控制信号。
在本发明的电平位移电路中，所述第三场效应管为P沟道场效应管，所述第四场效应管为N沟道场效应管。
在本发明的电平位移电路中，所述第三场效应管的阻值小于所述第四场效应管的阻值，在所述电平位移电路的开启阶段，所述第一控制信号的电平为高电平，所述第二控制信号的电平为低电平；
在所述电平位移电路的正常工作阶段，所述第一控制信号的电平为低电平，所述第二控制信号的电平为低电平。
在本发明的电平位移电路中，所述转换信号包括第一转换信号和第二转换信号，所述第一延迟单元包括第一开关、第二开关、第一电容、第一电压比较器、第一反相器、第一与门；
所述第一开关的输入端连接直流电源，所述第一开关的输出端与所述第一电容的一端电性连接，所述第一开关的控制端接入所述第一转换信号，所述第一电容的另一端接地，所述第二开关的输入端与所述第一电容的一端电性连接，所述第二开关的输出端与所述第一电容的另一端电性连接，所述第二开关的控制端接入所述第二转换信号；
所述第一电压比较器的正向输入端与第一开关的输出端电性连接，所述第一电压比较器的反向输入端接入参考电压，所述第一电压比较器的输出端通过所述第一反相器与所述第一与门的第二输入端连接，所述第一与门的第一输入端接入所述第一转换信号，所述第一与门的输出端输出所述第一控制信号。
在本发明的电平位移电路中，当所述第一转换信号的电平为高电平时，所述第一开关开启；当所述第一转换信号的电平为低电平时，所述第一开关断开；
当所述第二转换信号的电平为高电平时，所述第二开关开启；当所述第二转换信号的电平为低电平时，所述第二开关断开。
在本发明的电平位移电路中，所述第二延迟单元包括第三开关、第四开关、第二电容、第二电压比较器、第二反相器、第二与门；
所述第三开关的输入端连接直流电源，所述第三开关的输出端与所述第二电容的一端电性连接，所述第三开关的控制端接入所述第二转换信号，所述第二电容的另一端接地，所述第四开关的输入端与所述第二电容的一端电性连接，所述第四开关的输出端与所述第二电容的另一端电性连接，所述第四开关的控制端接入所述第一转换信号；
所述第二电压比较器的正向输入端与第三开关的输出端电性连接，所述第二电压比较器的反向输入端接入参考电压，所述第二电压比较器的输出端通过所述第二反相器与所述第二与门的第二输入端连接，所述第二与门的第一输入端接入所述第二转换信号，所述第二与门的输出端输出所述第二控制信号。
在本发明的电平位移电路中，当所述第二转换信号的电平为高电平时，所述第三开关开启；当所述第二转换信号的电平为低电平时，所述第三开关断开；
当所述第一转换信号的电平为高电平时，所述第四开关开启；当所述第一转换信号的电平为低电平时，所述第四开关断开。
在本发明的电平位移电路中，所述第一场效应管为P沟道场效应管；所述第二场效应管为N沟道场效应管。
本发明还提供一种显示装置，其包括上述电平位移电路。
本发明的电平位移电路及显示装置，通过在现有的电平位移电路上增加过流保护模块，在开启阶段，减小电平位移电路的电阻，以增大电流的峰值(Peak)，缩短电压的上升时间；而在正常工作阶段，增大电平位移电路的电阻，起到限流的作用，以避免误触发和熔屏。
【附图说明】
图1为现有电平位移电路的电路图；
图2为本发明的电平位移电路的电路图；
图3为本发明的电平位移电路中的第一延迟单元的电路图；
图4为本发明的电平位移电路中的第二延迟单元的电路图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
请参照图2，图2为本发明的电平位移电路的电路图。如图2所示，本发明的电平位移电路包括逻辑设定单元21、控制单元22、第一场效应管Q1、第二场效应管Q2以及过流保护模块201。
所述过流保护模块201与所述控制单元22连接，所述过流保护模块201用于在所述电平位移电路的开启阶段，减小所述电平位移电路的电阻，以及在所述电平位移电路的工作阶段，增大所述电平位移电路的电阻。
其中所述过流保护模块201包括第三场效应管Q3、第四场效应管Q4、第一延迟单元23以及第二延迟单元24。
具体连接方式如下：所述逻辑设定单元21的输入端输入初始信号CK-IN，所述逻辑设定单元21的输出端与所述控制单元22的输入端连接；所述控制单元22具有第一输出端221、第二输出端222、第三输出端223以及第四输出端224。其中所述第三输出端223用于输出第一转换信号S1，所述第四输出端224用于输出第二转换信号S2。所述控制单元22提供的转换信号包括第一转换信号S1和第二转换信号S2。
所述第一场效应管Q1的栅极连接所述第一输出端221，其源极接入高电平电压VGH；所述第二场效应管Q2的栅极连接所述第二输出端222，其源极接入低电平电压VGL；所述第一延迟单元23的输入端连接所述第三输出端223，所述第二延迟单元24的输入端连接所述第四输出端224。
所述第三场效应管Q3的栅极连接所述第一延迟单元23的输出端，其源极接入高电平电压VGH；所述第四场效应管Q4的栅极连接所述第二延迟单元24的输出端，其源极接入低电平电压VGL；所述第一场效应管Q1、第二场效应管Q2、第三场效应管Q3以及第四场效应管Q4的漏极都连接总输出端25，所述总输出端用于输出高电平的逻辑信号CLK-OUT。
所述第一延迟单元23用于根据所述控制单元22提供的第一转换信号S1产生第一控制信号S3；所述第二延迟单元24用于根据所述控制单元22提供的第二转换信号S2产生第二控制信号S4。其中所述第一控制信号S3用于控制所述第三场效应管Q3的开启和关闭。所述第二控制信号S4用于控制所述第四场效应管Q4的开启和关闭。
在一实施例中，所述第三场效应管Q3的阻值小于所述第四场效应管Q4的阻值。
在所述电平位移电路的开启阶段，所述第一控制信号S3的电平为高电平，所述第二控制信号S4的电平为低电平；
在所述电平位移电路的正常工作阶段，所述第一控制信号S3的电平为低电平，所述第二控制信号S4的电平为低电平。
也即在电平位移电路的开启阶段(上升沿)，同时开启第三场效应管Q3以及第四场效应管Q4，以增大电流的峰值(Peak)，缩短电压的上升时间，以保证电压的正常，而在预设时长(4us)的延迟后，关闭电阻较小的第三场效应管Q3，开启电阻较大的第四场效应管Q4，从而增大电平位移电路的电阻，起到限流的作用。
如图3所示，所述第一延迟单元23包括第一开关T1、第二开关T2、第一电容C1、第一电压比较器26、第一反相器27、第一与门28；
所述第一开关T1的输入端连接直流电源DC，所述第一开关T1的输出端与所述第一电容C1的一端电性连接，所述第一开关T1的控制端接入所述第一转换信号S1，所述第一电容C1的另一端接地，所述第二开关T2的输入端与所述第一电容C1的一端电性连接，所述第二开关T2的输出端与所述第一电容C1的另一端电性连接，所述第二开关T2的控制端接入所述第二转换信号S2。
所述第一电压比较器26的正向输入端与第一开关T1的输出端电性连接，所述第一电压比较器26的反向输入端接入参考电压Vref，所述第一电压比较器26的输出端通过所述第一反相器27与所述第一与门28的第二输入端连接，所述第一与门28的第一输入端接入所述第一转换信号S1，所述第一与门28的输出端输出所述第一控制信号S3。
在一实施方式中，当所述第一转换信号S1的电平为高电平时，所述第一开关T1开启；当所述第一转换信号S1的电平为低电平时，所述第一开关T1断开；
当所述第二转换信号S2的电平为高电平时，所述第二开关T2开启；当所述第二转换信号S2的电平为低电平时，所述第二开关T2断开。
具体地，以第三场效应管Q3为例，在第一控制信号S1为高电平时，打开第三场效应管Q3，经过预设时长的延迟后，比如4us延迟，关闭阻抗较小的第三场效应管Q3，保证CK整条走线的电阻。
如图3所示，在第一转换信号S1为高电平，第一开关T1关闭，直流电源DC开始给电容C1充电，此时电压V1小于Vref，因此第一电压比较器26输出为低电平，经过第一反相器27的反向后输出高电平，经过第一与门28(也即与第一转换信号S1进行与运算)后，输出高电平的第一控制信号S3，由于第一控制信号S3为高电平，因此第三场效应管Q3开启。
经过4us后，V1大于Vref，此时第一电压比较器26输出为高电平，经过第一反相器27的反向后输出低电平，经过第一与门28后输出低电平的第一控制信号S3，由于第一控制信号S3为低电平，因此第三场效应管Q3关闭。同时如果第二转换信号S2为高电平，第一开关T1打开，直流电源DC不再充电，同时第二开关T2闭合，电容C1进行放电，保证了整个系统的周而复始的工作。
通过此方法保证了Level Shifter在上升沿或者下降沿的正常工作，缩短了电压的上升时间以及增大了峰电流，同时也使得Level Shifter在正常工作阶段后具有较大的电阻，抑制开机时较大电流误触发OCP，也抑制了熔屏的风险，限制了整个电流的范围。
在一实施方式中，所述第一场效应管Q1和所述第三场效应管Q3为P沟道场效应管；所述第二场效应管Q2和所述第四场效应管Q4为N沟道场效应管。
如图4所示，所述第二延迟单元24包括第三开关T3、第四开关T4、第二电容C2、第二电压比较器29、第二反相器30、第二与门31。
所述第三开关T3的输入端连接直流电源DC，所述第三开关T3的输出端与所述第二电容C2的一端电性连接，所述第三开关T3的控制端接入所述第二转换信号S2，所述第二电容C2的另一端接地，所述第四开关T4的输入端与所述第二电容C2的一端电性连接，所述第四开关T4的输出端与所述第二电容C2的另一端电性连接，所述第四开关T4的控制端接入所述第一转换信号S1；
所述第二电压比较器29的正向输入端与第三开关T3的输出端电性连接，所述第二电压比较器29的反向输入端接入参考电压，所述第二电压比较器29的输出端通过所述第二反相器30与所述第二与门31的第二输入端连接，所述第二与门31的第一输入端接入所述第二转换信号S2，所述第二与门31的输出端输出所述第二控制信号S4。所述第二控制信号用于控制所述第四场效应管Q4的开启和关闭。
当所述第二转换信号S2的电平为高电平时，所述第三开关T3开启；当所述第二转换信号S2的电平为低电平时，所述第三开关T3断开；
当所述第一转换信号S1的电平为高电平时，所述第四开关T4开启；当所述第一转换信号S1的电平为低电平时，所述第四开关T4断开。
如图4所示，在第二转换信号S2为高电平，第三开关T3关闭，直流电源DC开始给电容C2充电，此时电压V2小于Vref，因此第二电压比较器29输出为低电平，经过第二反相器30的反向后输出高电平，经过第二与门31(也即与第一转换信号S1进行与运算)后，输出高电平的第二控制信号S4，由于第二控制信号S4为高电平，因此第四场效应管Q4断开。
经过一段时间后，V2大于Vref，此时第二电压比较器29输出为高电平，经过第二反相器30的反向后输出低电平，经过第二与门31后输出低电平的第二控制信号S4，由于第二控制信号S4为低电平，因此第四场效应管Q4闭合。同时如果第一转换信号S1为高电平，第三开关T3打开，直流电源DC不再充电。同时第四开关T4闭合，电容C2进行放电，保证了整个系统的周而复始的工作。
可以理解的，在另一实施例中，所述第三场效应管Q3的阻值也可大于所述第四场效应管Q4的阻值。
在电平位移电路的开启阶段(上升沿)，同时开启第三场效应管Q3以及第四场效应管Q4，以增大电流的峰值(Peak)，缩短电压的上升时间以及保证电压的正常，而在预设时长(4us)的延迟后，关闭电阻较小的第四场效应管Q4，开启电阻较大的第三场效应管Q3，从而增大电平位移电路的电阻，起到限流的作用。
本发明还提供一种显示装置，其包括GOA电路，该GOA电路包括电平位移电路，该电平位移电路的具体结构请参照上文，在此不再赘述。
本发明的电平位移电路及显示装置，通过在现有的电平位移电路上增加过流保护模块，在开启阶段，减小电平位移电路的电阻，以增大电流的峰值(Peak)，缩短电压的上升时间；而在正常工作阶段，增大电平位移电路的电阻，起到限流的作用，以避免误触发和熔屏。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (9)

1.一种电平位移电路，其特征在于，包括：
逻辑设定单元、控制单元、第一场效应管、第二场效应管以及过流保护模块；
所述逻辑设定单元的输入端输入初始信号，所述逻辑设定单元的输出端与所述控制单元的输入端连接；所述控制单元具有第一输出端、第二输出端、第三输出端以及第四输出端；所述第一场效应管的栅极连接所述第一输出端，其源极接入高电平电压；所述第二场效应管的栅极连接所述第二输出端，其源极接入低电平电压；所述第一场效应管和第二场效应管的漏极都连接总输出端；
所述过流保护模块，与所述控制单元连接，所述过流保护模块用于在所述电平位移电路的开启阶段，减小所述电平位移电路的电阻，以及在所述电平位移电路的工作阶段，增大所述电平位移电路的电阻；
所述过流保护模块包括：第三场效应管、第四场效应管、第一延迟单元以及第二延迟单元；
所述第一延迟单元的输入端连接所述第三输出端，所述第二延迟单元的输入端连接所述第四输出端；
所述第三场效应管的栅极连接所述第一延迟单元的输出端，其源极接入高电平电压；所述第四场效应管的栅极连接所述第二延迟单元的输出端，其源极接入低电平电压；所述第三场效应管的漏极以及所述第四场效应管的漏极都连接所述总输出端；
所述第一延迟单元用于根据所述控制单元提供的转换信号产生第一控制信号；所述第二延迟单元用于根据所述控制单元提供的转换信号产生第二控制信号。
2.如权利要求1所述的电平位移电路，其特征在于，所述第三场效应管为P沟道场效应管，所述第四场效应管为N沟道场效应管。
3.如权利要求2所述的电平位移电路，其特征在于，
所述第三场效应管的阻值小于所述第四场效应管的阻值，在所述电平位移电路的开启阶段，所述第一控制信号的电平为高电平，所述第二控制信号的电平为低电平；
在所述电平位移电路的正常工作阶段，所述第一控制信号的电平为低电平，所述第二控制信号的电平为低电平。
4.如权利要求1所述的电平位移电路，其特征在于，
所述转换信号包括第一转换信号和第二转换信号，所述第一延迟单元包括第一开关、第二开关、第一电容、第一电压比较器、第一反相器、第一与门；
所述第一开关的输入端连接直流电源，所述第一开关的输出端与所述第一电容的一端电性连接，所述第一开关的控制端接入所述第一转换信号，所述第一电容的另一端接地，所述第二开关的输入端与所述第一电容的一端电性连接，所述第二开关的输出端与所述第一电容的另一端电性连接，所述第二开关的控制端接入所述第二转换信号；
所述第一电压比较器的正向输入端与第一开关的输出端电性连接，所述第一电压比较器的反向输入端接入参考电压，所述第一电压比较器的输出端通过所述第一反相器与所述第一与门的第二输入端连接，所述第一与门的第一输入端接入所述第一转换信号，所述第一与门的输出端输出所述第一控制信号。
5.如权利要求4所述的电平位移电路，其特征在于，
当所述第一转换信号的电平为高电平时，所述第一开关开启；当所述第一转换信号的电平为低电平时，所述第一开关断开；
当所述第二转换信号的电平为高电平时，所述第二开关开启；当所述第二转换信号的电平为低电平时，所述第二开关断开。
6.如权利要求4所述的电平位移电路，其特征在于，
所述第二延迟单元包括第三开关、第四开关、第二电容、第二电压比较器、第二反相器、第二与门；
所述第三开关的输入端连接直流电源，所述第三开关的输出端与所述第二电容的一端电性连接，所述第三开关的控制端接入所述第二转换信号，所述第二电容的另一端接地，所述第四开关的输入端与所述第二电容的一端电性连接，所述第四开关的输出端与所述第二电容的另一端电性连接，所述第四开关的控制端接入所述第一转换信号；
所述第二电压比较器的正向输入端与第三开关的输出端电性连接，所述第二电压比较器的反向输入端接入参考电压，所述第二电压比较器的输出端通过所述第二反相器与所述第二与门的第二输入端连接，所述第二与门的第一输入端接入所述第二转换信号，所述第二与门的输出端输出所述第二控制信号。
7.如权利要求6所述的电平位移电路，其特征在于，
当所述第二转换信号的电平为高电平时，所述第三开关开启；当所述第二转换信号的电平为低电平时，所述第三开关断开；
当所述第一转换信号的电平为高电平时，所述第四开关开启；当所述第一转换信号的电平为低电平时，所述第四开关断开。
8.如权利要求1所述的电平位移电路，其特征在于，
所述第一场效应管为P沟道场效应管；所述第二场效应管为N沟道场效应管。
9.一种显示装置，其特征在于，包括如权利要求1-8任一项所述的电平位移电路。
CN201710594967.0A 2017-07-20 2017-07-20 一种电平位移电路及显示装置 Active CN107483045B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710594967.0A CN107483045B (zh) 2017-07-20 2017-07-20 一种电平位移电路及显示装置
US15/576,766 US10587266B2 (en) 2017-07-20 2017-11-02 Level-shift circuit and display device
PCT/CN2017/109095 WO2019015168A1 (zh) 2017-07-20 2017-11-02 一种电平位移电路及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710594967.0A CN107483045B (zh) 2017-07-20 2017-07-20 一种电平位移电路及显示装置

Publications (2)

Publication Number Publication Date
CN107483045A CN107483045A (zh) 2017-12-15
CN107483045B true CN107483045B (zh) 2020-02-14

Family

ID=60595961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710594967.0A Active CN107483045B (zh) 2017-07-20 2017-07-20 一种电平位移电路及显示装置

Country Status (3)

Country Link
US (1) US10587266B2 (zh)
CN (1) CN107483045B (zh)
WO (1) WO2019015168A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962119B (zh) * 2018-08-01 2021-11-02 京东方科技集团股份有限公司 电平转移电路及其驱动方法、显示装置
CN110401170B (zh) * 2019-06-10 2021-08-06 惠科股份有限公司 一种过流保护电路、过流保护电路的驱动方法及显示装置
US11405038B2 (en) * 2019-11-19 2022-08-02 Tcl China Star Optoelectronics Technology Co., Ltd. Level shifter circuit and display panel
CN112037722A (zh) * 2020-08-07 2020-12-04 Tcl华星光电技术有限公司 电压提供电路及显示设备
CN111984055B (zh) * 2020-08-20 2022-07-15 山东云海国创云计算装备产业创新中心有限公司 一种集成电路及其基准电压生成电路
CN113707105B (zh) * 2021-08-18 2022-08-23 Tcl华星光电技术有限公司 延迟电路及电压控制芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229248A (zh) * 1997-12-24 1999-09-22 日本电气株式会社 电压转换缓冲电路
JP2005070335A (ja) * 2003-08-22 2005-03-17 Matsushita Electric Ind Co Ltd スキャンドライバー制御回路装置
CN203278623U (zh) * 2013-06-06 2013-11-06 成都星芯微电子科技有限公司 一种用于开关电源或led驱动芯片的栅驱动电路
CN105223713A (zh) * 2015-09-09 2016-01-06 深圳市华星光电技术有限公司 保护电路及具有该保护电路的液晶显示器
CN105632438A (zh) * 2016-01-08 2016-06-01 京东方科技集团股份有限公司 电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路
CN106169289A (zh) * 2016-09-27 2016-11-30 深圳市华星光电技术有限公司 一种阵列基板行驱动电路及其过流保护方法、液晶显示器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100214001A1 (en) * 2009-02-26 2010-08-26 Himax Analogic, Inc. Level Shift Circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229248A (zh) * 1997-12-24 1999-09-22 日本电气株式会社 电压转换缓冲电路
JP2005070335A (ja) * 2003-08-22 2005-03-17 Matsushita Electric Ind Co Ltd スキャンドライバー制御回路装置
CN203278623U (zh) * 2013-06-06 2013-11-06 成都星芯微电子科技有限公司 一种用于开关电源或led驱动芯片的栅驱动电路
CN105223713A (zh) * 2015-09-09 2016-01-06 深圳市华星光电技术有限公司 保护电路及具有该保护电路的液晶显示器
CN105632438A (zh) * 2016-01-08 2016-06-01 京东方科技集团股份有限公司 电平偏移单元、电平偏移电路及驱动方法、栅极驱动电路
CN106169289A (zh) * 2016-09-27 2016-11-30 深圳市华星光电技术有限公司 一种阵列基板行驱动电路及其过流保护方法、液晶显示器

Also Published As

Publication number Publication date
CN107483045A (zh) 2017-12-15
US20190028103A1 (en) 2019-01-24
WO2019015168A1 (zh) 2019-01-24
US10587266B2 (en) 2020-03-10

Similar Documents

Publication Publication Date Title
CN107483045B (zh) 一种电平位移电路及显示装置
KR102080730B1 (ko) 양방향 스캐닝 게이트 구동 회로
EP2164155B1 (en) Electronic element driving circuit
KR20150071339A (ko) 게이트 구동 회로
US20160225462A1 (en) Shift register circuit
US8692577B2 (en) Driver circuit
JP2008147755A (ja) 駆動回路及びこれを用いた半導体装置
CN107094012B (zh) 一种电平转换电路及方法
US9818359B2 (en) Scanning-driving circuit and liquid crystal display device having the same
US20120068740A1 (en) Voltage output circut
JP3702159B2 (ja) 半導体集積回路装置
CN108233895B (zh) 一种反相器及其驱动方法、移位寄存器单元、显示装置
US7705631B2 (en) Level shifter circuit
US8823445B2 (en) Systems and methods for controlling power in semiconductor circuits
US8416006B1 (en) Electronic device with gate driver for high voltage level shifter
JP4880436B2 (ja) 半導体集積回路および電源装置
JP2020532275A (ja) 液晶ディスプレイパネル及び切替制御回路
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
JP3430155B2 (ja) 電源昇圧回路
US10498315B2 (en) Level shifter circuit
US11621550B2 (en) Overcurrent protection circuit, overcurrent protection method, clock signal generation circuit and display device
CN112133238B (zh) 驱动电路与电子设备
JP2005331927A (ja) 表示装置用パワーダウンショート回路
JP5434896B2 (ja) 低電圧保護回路
CN111464000B (zh) 电源转换电路的输出级电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant