JPH0263219A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JPH0263219A JPH0263219A JP63214371A JP21437188A JPH0263219A JP H0263219 A JPH0263219 A JP H0263219A JP 63214371 A JP63214371 A JP 63214371A JP 21437188 A JP21437188 A JP 21437188A JP H0263219 A JPH0263219 A JP H0263219A
- Authority
- JP
- Japan
- Prior art keywords
- mos
- drain
- current
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 6
- 230000002457 bidirectional effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
Landscapes
- Electronic Switches (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はチャージポンプ回路に関する。
第２図は従来のチャージポンプ回路の一例を示す図であ
る１図において、１〜３はＰチャネルＭＯＳトランジス
タ、４〜６はＮチャネルＭＯＳトランジスタ、７は定電
流源、８及び９は入力端子、ＩＯは出力端子、１１は正
側電源端子、１２は負側電源端子である。ＭＯＳトラン
ジスタ１と３．４と６はそれぞれカレントミラーを構成
し、ＭＯＳトランジスタ２．５は入力端子８，９に印加
されるパルスによりカレントミラーの出力電流を制御し
て出力端子１０に双方向の出力電流を流す、即ち入力端
子８に正側電源電位、入力端子９に負側電源電位を印加
した状態ではＭＯＳトランジスタ２，５がＯＦＦで出力
電流は零、入力端子８に負側電源電位を印加すると、
ＭＯＳトランジスタ２がＯＮＬ、出力電流が吐出され、
入力端子９に正側電源電位を印加すると、ＭＯＳ）−ラ
ンジスタ５がＯＮシ出力電流が吸込まれる０本回路は、
例えば出力端子ｌＯと接地電位間に容量素子を接続して
入力端子８，９に印加されたパルスの巾を積分した値に
比例する出力電圧を得るために用いられる。
る１図において、１〜３はＰチャネルＭＯＳトランジス
タ、４〜６はＮチャネルＭＯＳトランジスタ、７は定電
流源、８及び９は入力端子、ＩＯは出力端子、１１は正
側電源端子、１２は負側電源端子である。ＭＯＳトラン
ジスタ１と３．４と６はそれぞれカレントミラーを構成
し、ＭＯＳトランジスタ２．５は入力端子８，９に印加
されるパルスによりカレントミラーの出力電流を制御し
て出力端子１０に双方向の出力電流を流す、即ち入力端
子８に正側電源電位、入力端子９に負側電源電位を印加
した状態ではＭＯＳトランジスタ２，５がＯＦＦで出力
電流は零、入力端子８に負側電源電位を印加すると、
ＭＯＳトランジスタ２がＯＮＬ、出力電流が吐出され、
入力端子９に正側電源電位を印加すると、ＭＯＳ）−ラ
ンジスタ５がＯＮシ出力電流が吸込まれる０本回路は、
例えば出力端子ｌＯと接地電位間に容量素子を接続して
入力端子８，９に印加されたパルスの巾を積分した値に
比例する出力電圧を得るために用いられる。
上述したチャージポンプ回路はＭＯＳトランジスタ２，
５がＯＦＦの間、ＭＯＳトランジスタ１．４は抵抗領域
にあり、ドレインに生ずる寄生容量をそれぞれ正側電源
電位、負側電源電位に充電しているため。
５がＯＦＦの間、ＭＯＳトランジスタ１．４は抵抗領域
にあり、ドレインに生ずる寄生容量をそれぞれ正側電源
電位、負側電源電位に充電しているため。
入力端子８．９の制御によりＭＯＳトランジスタ２又は
５をＯＮにしたとき、前記寄生容量を流れる電流が出力
電流に加算され、出力電流が電源電圧の変動により所望
の電流値からずれるという欠点がある。
５をＯＮにしたとき、前記寄生容量を流れる電流が出力
電流に加算され、出力電流が電源電圧の変動により所望
の電流値からずれるという欠点がある。
本発明の目的は前記課題を解決したチャージポンプ回路
を提供することにある。
を提供することにある。
前記目的を達成するため、本発明に係るチャージポンプ
回路においては、能動素子により構成される吐出し電流
源及び吸込み電流源と、前記両電流源の出力電流を外部
指令に基づいて制御し双方向の出力電流を１つの出力端
子に出力させるスイッチング素子と、前記両電流源の寄
生容量に基づく前記出力電流の変動分を吸収するＭＯＳ
トランジスタとを有するものである。
回路においては、能動素子により構成される吐出し電流
源及び吸込み電流源と、前記両電流源の出力電流を外部
指令に基づいて制御し双方向の出力電流を１つの出力端
子に出力させるスイッチング素子と、前記両電流源の寄
生容量に基づく前記出力電流の変動分を吸収するＭＯＳ
トランジスタとを有するものである。
以下、本発明の一実施例を図により説明する。
第１図は本発明の一実施例を示す回路図である。
図において、１〜３はＰチャネルＭＯ３トランジスタ、
４〜６はＮチャネルＭＯＳトランジスタ、７は定電流源
、８及び９は入力端子、１０は出力端子、１１は正側電
源端子、１２は負側電源端子である。肋Ｓトランジスタ
１と３．４と６はそれぞれ吐出し電流源及び吸込み電流
源（カレントミラー）を構成し、ＭＯＳトランジスタ２
，５は入力端子８，９に印加されるパルスによりカレン
トミラーの出力電流を制御して出力端子１０に双方向の
出力電流を出力する。
４〜６はＮチャネルＭＯＳトランジスタ、７は定電流源
、８及び９は入力端子、１０は出力端子、１１は正側電
源端子、１２は負側電源端子である。肋Ｓトランジスタ
１と３．４と６はそれぞれ吐出し電流源及び吸込み電流
源（カレントミラー）を構成し、ＭＯＳトランジスタ２
，５は入力端子８，９に印加されるパルスによりカレン
トミラーの出力電流を制御して出力端子１０に双方向の
出力電流を出力する。
本発明はＭＯＳトランジスタ１のドレインにＰチャネル
ＭＯＳトランジスタ１３のソースを接続し、該トランジ
スタ１３のドレインを負側電源端子１２に接続し、該ト
ランジスタ１３のゲートを前記出力端子１０に接続し、
一方ＭｏＳトランジスタ４のドレインにＮチャネルＭＯ
Ｓトランジスタ１４のソースを接続し、該トランジスタ
１４のドレインを正側電源端子１１に接続し、該トラン
ジスタ１４のゲートを前記出力端子１０に接続したもの
である。
ＭＯＳトランジスタ１３のソースを接続し、該トランジ
スタ１３のドレインを負側電源端子１２に接続し、該ト
ランジスタ１３のゲートを前記出力端子１０に接続し、
一方ＭｏＳトランジスタ４のドレインにＮチャネルＭＯ
Ｓトランジスタ１４のソースを接続し、該トランジスタ
１４のドレインを正側電源端子１１に接続し、該トラン
ジスタ１４のゲートを前記出力端子１０に接続したもの
である。
本回路において、ＭＯＳトランジスタ１３．１４はスイ
ッチング素子としてのＭＯＳトランジスタ２，５がＯＦ
ＦのときにＭＯＳトランジスタ１，４のドレインの電位
を出力端子１０の電位から一定電圧だけ離れた電位に保
つ動作をする。即ち、ＭＯＳトランジスタ１のドレイン
の電位が上がると、ＭＯＳトランジスタ１３のゲート・
ソース間電圧が上がり、ＭＯＳトランジスタ１３のドレ
イン電流を増し、ＭＯＳトランジスタ１のドレインの電
位を下げるという効果があり、出力端子１０とＭＯＳト
ランジスタ１のドレイン間の電圧が、ＭＯＳトランジス
タ１３のスレッショルド電圧近くに保たれる。また、ｑ
ｏｓ トランジスタ４のドレインと出力端子１０の間の
電圧も、同様にＭＯＳトランジスタ１４のスレッショル
ド電圧近くに保たれる。これにより、ＭＯＳトランジス
タ２又は５をＯＮとしときに、ＭＯＳトランジスタのド
レインに生ずる寄生容量から出力端子１０に流れる電流
は一定となり、電源電圧の影響を受けなくなる。
ッチング素子としてのＭＯＳトランジスタ２，５がＯＦ
ＦのときにＭＯＳトランジスタ１，４のドレインの電位
を出力端子１０の電位から一定電圧だけ離れた電位に保
つ動作をする。即ち、ＭＯＳトランジスタ１のドレイン
の電位が上がると、ＭＯＳトランジスタ１３のゲート・
ソース間電圧が上がり、ＭＯＳトランジスタ１３のドレ
イン電流を増し、ＭＯＳトランジスタ１のドレインの電
位を下げるという効果があり、出力端子１０とＭＯＳト
ランジスタ１のドレイン間の電圧が、ＭＯＳトランジス
タ１３のスレッショルド電圧近くに保たれる。また、ｑ
ｏｓ トランジスタ４のドレインと出力端子１０の間の
電圧も、同様にＭＯＳトランジスタ１４のスレッショル
ド電圧近くに保たれる。これにより、ＭＯＳトランジス
タ２又は５をＯＮとしときに、ＭＯＳトランジスタのド
レインに生ずる寄生容量から出力端子１０に流れる電流
は一定となり、電源電圧の影響を受けなくなる。
以上説明したように本発明は、従来のチャージポンプ回
路にトランジスタ２個を追加することにより、電源変動
による出力電流の変動を著しく改善できる効果がある。
路にトランジスタ２個を追加することにより、電源変動
による出力電流の変動を著しく改善できる効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
のチャージポンプ回路を示す回路図である。
のチャージポンプ回路を示す回路図である。
Claims (1)
- （１）能動素子により構成される吐出し電流源及び吸込
み電流源と、前記両電流源の出力電流を外部指令に基づ
いて制御し双方向の出力電流を１つの出力端子に出力さ
せるスイッチング素子と、前記両電流源の寄生容量に基
づく前記出力電流の変動分を吸収するＭＯＳトランジス
タとを有することを特徴とするチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214371A JPH0263219A (ja) | 1988-08-29 | 1988-08-29 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214371A JPH0263219A (ja) | 1988-08-29 | 1988-08-29 | チャージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263219A true JPH0263219A (ja) | 1990-03-02 |
Family
ID=16654681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63214371A Pending JPH0263219A (ja) | 1988-08-29 | 1988-08-29 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263219A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0583586A1 (en) * | 1992-08-17 | 1994-02-23 | Motorola, Inc. | Charge pump in a phase lock loop |
| EP0798862A1 (en) * | 1996-03-28 | 1997-10-01 | Nec Corporation | Charge pump circuit for use in a phase locked loop |
| US6054904A (en) * | 1998-05-18 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Voltage controlled ring oscillator and charge pump circuit |
-
1988
- 1988-08-29 JP JP63214371A patent/JPH0263219A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0583586A1 (en) * | 1992-08-17 | 1994-02-23 | Motorola, Inc. | Charge pump in a phase lock loop |
| EP0798862A1 (en) * | 1996-03-28 | 1997-10-01 | Nec Corporation | Charge pump circuit for use in a phase locked loop |
| US5886551A (en) * | 1996-03-28 | 1999-03-23 | Nec Corporation | Charge pump circuit for use in a phase locked loop |
| US6054904A (en) * | 1998-05-18 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Voltage controlled ring oscillator and charge pump circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0332923B2 (ja) | ||
| JP2793891B2 (ja) | Ａｂ級プッシュプルドライブ回路 | |
| JPH04229313A (ja) | バッファ回路 | |
| US4267501A (en) | NMOS Voltage reference generator | |
| US4818897A (en) | Fast one way amplifier stage | |
| JPH0263219A (ja) | チャージポンプ回路 | |
| JPH0685497B2 (ja) | 半導体集積回路 | |
| JP2646786B2 (ja) | 半導体出力回路 | |
| JP2727332B2 (ja) | 半導体バイアス回路 | |
| JP2647208B2 (ja) | Ａ級プッシュプル出力回路 | |
| JPH0727697Y2 (ja) | ゼロクロス検出回路 | |
| JPH0746113B2 (ja) | Ｃｍｏｓパワ−オン検出回路 | |
| JPH04215113A (ja) | パワーオンリセット回路 | |
| JPH01177867A (ja) | チャージポンプ回路 | |
| JP2735835B2 (ja) | 論理集積回路の電源投入リセット回路装置 | |
| JPS62109430A (ja) | 半導体回路 | |
| JPS6262093B2 (ja) | ||
| JPS62230219A (ja) | 小振幅信号出力回路 | |
| JPH02195718A (ja) | 半導体集積回路装置の入力回路 | |
| JPH0199319A (ja) | 入力回路 | |
| JPH0348519A (ja) | パワーオンリセット回路 | |
| JPH06120790A (ja) | スタンバイフラグ回路 | |
| JPH0668541B2 (ja) | 相補型ｍｏｓトランジスタよりなるテスト回路 | |
| JPH0354903B2 (ja) | ||
| JPS6162230A (ja) | インタ−フエ−ス回路 |