JPS6262093B2 - - Google Patents
Info
- Publication number
- JPS6262093B2 JPS6262093B2 JP55137110A JP13711080A JPS6262093B2 JP S6262093 B2 JPS6262093 B2 JP S6262093B2 JP 55137110 A JP55137110 A JP 55137110A JP 13711080 A JP13711080 A JP 13711080A JP S6262093 B2 JPS6262093 B2 JP S6262093B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mis transistor
- channel type
- control voltage
- mis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 38
- 238000010586 diagram Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Description
【発明の詳細な説明】
本発明は電圧制御型可変発振回路の改良に関す
る。
る。
電圧制御型可変発振回路として従来、第１図に
示す如く、入力線１及び出力線２を導出してな
り、出力線２に入力線１を通じて供給される制御
電流Ｉに応じた発振周波数を有する発振出力Ｓが
得られる様になされた可変発振器３を具備し、そ
の可変発振器３の入力線１が例えばＰチヤンネル
型のMISトランジスタＭ１を通じて電源線４に接
続され、又その電源線４及び接地間に直流負荷と
しての抵抗５を通じてＰチヤンネル型のMISトラ
ンジスタＭ２が、そのMISトランジスタＭ２を電
源線４側として接続され、更にMISトランジスタ
Ｍ２及び抵抗５の接続中点ＡがMISトランジスタ
Ｍ１及びＭ２のゲートに接続され、尚更に抵抗５
と並列関係にＮチヤンネル型のMISトランジスタ
Ｍ３が必要に応じて直流負荷としての抵抗６を通
じて接続され、而してMISトランジスタＭ３のゲ
ートより制御電圧入力線７が導出されてなる構成
のものが提案されている。尚この場合、可変発振
器３としては、入力線１及び接地間に、充電用ス
イツチング素子のＰチヤンネル型のMISトランジ
スタＱ１及び放電用スイツチング素子としてのＮ
チヤンネル型のMISトランジスタＱ２とが、MIS
トランジスタＱ１を入力線１側として直列に接続
され、又MISトランジスタＱ１及びＱ２の接続中
点と接地との間に充放電用コンデンサ８が接続さ
れ、更に充放電用コンデンサ８に、その両端電圧
が所定の第１レベル以上に達した場合２値表示で
「０」の出力を出力するインバータ回路Ｉ１が接
続され且充放電用コンデンサ８の両端電圧が第１
レベルより小なる所定の第２レベル以下になりた
る場合２値表示「０」の出力を出力するインバー
タ回路Ｉ２が接続され、一方セツト端子９、リセ
ツト端子１０、肯定出力端子１１を有するフリツ
プフロツプ回路１２を具備し、而してインバータ
回路Ｉ１の出力が他のインバータ回路Ｉ３を介し
てフリツプフロツプ回路１２のセツト端子９に供
給され、又インバータ回路Ｉ２の出力が直接的に
フリツプフロツプ回路１２のリセツト端子１０に
供給され、更にフリツプフロツプ回路１２の肯定
出力端子１１より得られる出力がMISトランジス
タＱ１及びＱ２のゲートに帰還され、而してフリ
ツプフロツプ回路１２の肯定出力端子１１より得
られる出力を可変発振器３の出力線２にて得られ
る発振出力Ｓとして得る様になされた構成のもの
を適用し得るものである。
示す如く、入力線１及び出力線２を導出してな
り、出力線２に入力線１を通じて供給される制御
電流Ｉに応じた発振周波数を有する発振出力Ｓが
得られる様になされた可変発振器３を具備し、そ
の可変発振器３の入力線１が例えばＰチヤンネル
型のMISトランジスタＭ１を通じて電源線４に接
続され、又その電源線４及び接地間に直流負荷と
しての抵抗５を通じてＰチヤンネル型のMISトラ
ンジスタＭ２が、そのMISトランジスタＭ２を電
源線４側として接続され、更にMISトランジスタ
Ｍ２及び抵抗５の接続中点ＡがMISトランジスタ
Ｍ１及びＭ２のゲートに接続され、尚更に抵抗５
と並列関係にＮチヤンネル型のMISトランジスタ
Ｍ３が必要に応じて直流負荷としての抵抗６を通
じて接続され、而してMISトランジスタＭ３のゲ
ートより制御電圧入力線７が導出されてなる構成
のものが提案されている。尚この場合、可変発振
器３としては、入力線１及び接地間に、充電用ス
イツチング素子のＰチヤンネル型のMISトランジ
スタＱ１及び放電用スイツチング素子としてのＮ
チヤンネル型のMISトランジスタＱ２とが、MIS
トランジスタＱ１を入力線１側として直列に接続
され、又MISトランジスタＱ１及びＱ２の接続中
点と接地との間に充放電用コンデンサ８が接続さ
れ、更に充放電用コンデンサ８に、その両端電圧
が所定の第１レベル以上に達した場合２値表示で
「０」の出力を出力するインバータ回路Ｉ１が接
続され且充放電用コンデンサ８の両端電圧が第１
レベルより小なる所定の第２レベル以下になりた
る場合２値表示「０」の出力を出力するインバー
タ回路Ｉ２が接続され、一方セツト端子９、リセ
ツト端子１０、肯定出力端子１１を有するフリツ
プフロツプ回路１２を具備し、而してインバータ
回路Ｉ１の出力が他のインバータ回路Ｉ３を介し
てフリツプフロツプ回路１２のセツト端子９に供
給され、又インバータ回路Ｉ２の出力が直接的に
フリツプフロツプ回路１２のリセツト端子１０に
供給され、更にフリツプフロツプ回路１２の肯定
出力端子１１より得られる出力がMISトランジス
タＱ１及びＱ２のゲートに帰還され、而してフリ
ツプフロツプ回路１２の肯定出力端子１１より得
られる出力を可変発振器３の出力線２にて得られ
る発振出力Ｓとして得る様になされた構成のもの
を適用し得るものである。
所で斯る第１図に示す電圧制御型可変発振回路
は、制御電圧入力線７に与える制御電圧を一般に
Ｖとするとき、原理的には、MISトランジスタＭ
３が制御電圧Ｖの電圧に応じた抵抗を呈し、この
為接続中点Ａが制御電圧Ｖの電圧に応じた電圧と
なり、依つてMISトランジスタＭ２に制御電圧Ｖ
に応じた電流が流れ、この為カレントミラー効果
によつてMISトランジスタＭ１に制御電圧Ｖに応
じた電流が流れ、そしてそれが可変発振器３にそ
の入力線１を介して供給され、依つて可変発振器
３の出力線２にて制御電圧Ｖの電圧に応じた発振
周波数（これをＦとする）を有する発振出力Ｓが
得られるという機構で、制御電圧Ｖの電圧に応じ
た発振周波数Ｆを有する発振出力Ｓが得られるも
のであるが、実際上MISトランジスタＭ３は制御
電圧Ｖの電圧がある電圧（これをＶAとする）以
下である範囲に於てはオフを呈し、この為制御電
圧Ｖの電圧が電圧ＶA以下である範囲に於ては
MISトランジスタＭ１及びＭ２に流れる電流が小
なる電流で略々一定であり、依つて制御電圧Ｖの
電圧が電圧ＶA以下である範囲に於ては発振出力
Ｓの発振周波数Ｆが低い周波数（これをＦAとす
る）で略々一定であり、又MISトランジスタＭ３
のドレイン及びソース間の電圧が、制御電圧Ｖの
電圧が電圧ＶAより大なる電圧（これをＶBとす
る）以上である範囲に於ては十分小なる略々一定
の電圧となり、この為制御電圧Ｖの電圧が電圧Ｖ
B以上である範囲に於てはMISトランジスタＭ１
及びＭ２に流れる電流が略々一定の大なる電流に
飽和し、依つて制御電圧Ｖの電圧が電圧ＶB以上
である範囲に於ては発振出力Ｓの発振周波数Ｆが
高い周波数（これをＦBとする）略々一定である
ものである。
は、制御電圧入力線７に与える制御電圧を一般に
Ｖとするとき、原理的には、MISトランジスタＭ
３が制御電圧Ｖの電圧に応じた抵抗を呈し、この
為接続中点Ａが制御電圧Ｖの電圧に応じた電圧と
なり、依つてMISトランジスタＭ２に制御電圧Ｖ
に応じた電流が流れ、この為カレントミラー効果
によつてMISトランジスタＭ１に制御電圧Ｖに応
じた電流が流れ、そしてそれが可変発振器３にそ
の入力線１を介して供給され、依つて可変発振器
３の出力線２にて制御電圧Ｖの電圧に応じた発振
周波数（これをＦとする）を有する発振出力Ｓが
得られるという機構で、制御電圧Ｖの電圧に応じ
た発振周波数Ｆを有する発振出力Ｓが得られるも
のであるが、実際上MISトランジスタＭ３は制御
電圧Ｖの電圧がある電圧（これをＶAとする）以
下である範囲に於てはオフを呈し、この為制御電
圧Ｖの電圧が電圧ＶA以下である範囲に於ては
MISトランジスタＭ１及びＭ２に流れる電流が小
なる電流で略々一定であり、依つて制御電圧Ｖの
電圧が電圧ＶA以下である範囲に於ては発振出力
Ｓの発振周波数Ｆが低い周波数（これをＦAとす
る）で略々一定であり、又MISトランジスタＭ３
のドレイン及びソース間の電圧が、制御電圧Ｖの
電圧が電圧ＶAより大なる電圧（これをＶBとす
る）以上である範囲に於ては十分小なる略々一定
の電圧となり、この為制御電圧Ｖの電圧が電圧Ｖ
B以上である範囲に於てはMISトランジスタＭ１
及びＭ２に流れる電流が略々一定の大なる電流に
飽和し、依つて制御電圧Ｖの電圧が電圧ＶB以上
である範囲に於ては発振出力Ｓの発振周波数Ｆが
高い周波数（これをＦBとする）略々一定である
ものである。
この為第１図に示す従来の電圧制御型可変発振
回路の場合、制御電圧Ｖに対する発振出力Ｓの発
振周波数Ｆの関係が、制御電圧Ｖの電圧が電圧Ｖ
A及びＶB間である範囲に於ては、曲線ａに示す如
く制御電圧Ｖの電圧に応じて発振周波数Ｆが周波
数ＦAよりＦBに直線的に大となるも、電圧ＶA以
下の範囲に於ては曲線ｂに示す如く発振周波数Ｆ
が周波数ＦAで略々一定であり、又電圧ＶB以上の
範囲に於ては曲線ｃに示す如く発振周波数Ｆが周
波数ＦBで略々一定であり、依つて周波数ＦA及び
ＦB間で与えられる可変発振周波数領域の幅が比
較的挾くしかとれないという欠点を有するもので
ある。
回路の場合、制御電圧Ｖに対する発振出力Ｓの発
振周波数Ｆの関係が、制御電圧Ｖの電圧が電圧Ｖ
A及びＶB間である範囲に於ては、曲線ａに示す如
く制御電圧Ｖの電圧に応じて発振周波数Ｆが周波
数ＦAよりＦBに直線的に大となるも、電圧ＶA以
下の範囲に於ては曲線ｂに示す如く発振周波数Ｆ
が周波数ＦAで略々一定であり、又電圧ＶB以上の
範囲に於ては曲線ｃに示す如く発振周波数Ｆが周
波数ＦBで略々一定であり、依つて周波数ＦA及び
ＦB間で与えられる可変発振周波数領域の幅が比
較的挾くしかとれないという欠点を有するもので
ある。
依つて本発明は第１図にて上述せる電圧制御型
可変発振回路を基礎とするも、上述せる欠点のな
い新規な電圧制御型可変発振回路を提案せんとす
るもので、以下詳述する所より明らかとなるであ
ろう。
可変発振回路を基礎とするも、上述せる欠点のな
い新規な電圧制御型可変発振回路を提案せんとす
るもので、以下詳述する所より明らかとなるであ
ろう。
第３図は本発明による電圧制御型可変発振回路
の一例を示し、第１図との対応部分には同一符号
を附して示すも、第１図にて上述せる従来の電圧
制御型可変発振回路と同じ構成を有する外、その
電源線４及び接地間にＰチヤンネル型のMISトラ
ンジスタＭ４とＮチヤンネル型MISトランジスタ
Ｍ５とが直列に接続され、又MISトランジスタＭ
４及びＭ５の接続中点がMISトランジスタＭ２及
び抵抗５の接続中点Ａに接続されてなる構成を有
する。又電源線４及び接地間にＰチヤンネル型の
MISトランジスタＭ６と同様にＰチヤンネル型の
MISトランジスタＭ７とが直列に接続され、一方
MISトランジスタＭ６及びＭ７の接続中点がMIS
トランジスタＭ４のゲートに、MISトランジスタ
Ｍ６のゲートが接地に、MISトランジスタＭ７の
ゲートが制御電圧入力線７に接続され、而して
MISトランジスタＭ４のゲートに、制御電圧Ｖの
電圧が電圧ＶA以上である範囲に於てはMISトラ
ンジスタＭ４をオフ状態にするも、電圧ＶA以下
の範囲に於てはMISトランジスタＭ４をオン状態
として制御電圧Ｖの電圧が小なるに従いMISトラ
ンジスタＭ４のオン抵抗を小ならしめる電圧をと
るという制御電圧Ｖに基く電圧（これをＶ１とす
る）が与えられ、依つてMISトランジスタＭ４が
制御電圧Ｖによりその電圧が電圧ＶA以下である
範囲に於てのみ作動すべく制御される構成を有す
る。
の一例を示し、第１図との対応部分には同一符号
を附して示すも、第１図にて上述せる従来の電圧
制御型可変発振回路と同じ構成を有する外、その
電源線４及び接地間にＰチヤンネル型のMISトラ
ンジスタＭ４とＮチヤンネル型MISトランジスタ
Ｍ５とが直列に接続され、又MISトランジスタＭ
４及びＭ５の接続中点がMISトランジスタＭ２及
び抵抗５の接続中点Ａに接続されてなる構成を有
する。又電源線４及び接地間にＰチヤンネル型の
MISトランジスタＭ６と同様にＰチヤンネル型の
MISトランジスタＭ７とが直列に接続され、一方
MISトランジスタＭ６及びＭ７の接続中点がMIS
トランジスタＭ４のゲートに、MISトランジスタ
Ｍ６のゲートが接地に、MISトランジスタＭ７の
ゲートが制御電圧入力線７に接続され、而して
MISトランジスタＭ４のゲートに、制御電圧Ｖの
電圧が電圧ＶA以上である範囲に於てはMISトラ
ンジスタＭ４をオフ状態にするも、電圧ＶA以下
の範囲に於てはMISトランジスタＭ４をオン状態
として制御電圧Ｖの電圧が小なるに従いMISトラ
ンジスタＭ４のオン抵抗を小ならしめる電圧をと
るという制御電圧Ｖに基く電圧（これをＶ１とす
る）が与えられ、依つてMISトランジスタＭ４が
制御電圧Ｖによりその電圧が電圧ＶA以下である
範囲に於てのみ作動すべく制御される構成を有す
る。
更に電源線４及び接地間にＮチヤンネル型の
MISトランジスタＭ８と同様にＮチヤンネル型の
MISトランジスタＭ９とが直列に接続され、而し
てトランジスタＭ８及びＭ９の接続中点がMISト
ランジスタＭ５のゲートに、MISトランジスタＭ
８のゲートが制御電圧入力線７に、MISトランジ
スタＭ９のゲートが電源線４に接続され、而して
MISトランジスタＭ５のゲートに制御電圧Ｖの電
圧が電圧ＶB以下の範囲に於てはMISトランジス
タＭ５をオフ状態とするも、電圧ＶB以上の範囲
に於てはMISトランジスタＭ５をオン状態として
制御電圧Ｖの電圧が小なるに従いMISトランジス
タＭ５のオン抵抗を小ならしめる電圧をとるとい
う制御電圧Ｖに基く電圧（これをＶ２とする）が
与えられ、依つてMISトランジスタＭ５が制御電
圧Ｖによりその電圧が電圧ＶB以上である範囲に
於てのみ作動するべく制御される構成を有する。
MISトランジスタＭ８と同様にＮチヤンネル型の
MISトランジスタＭ９とが直列に接続され、而し
てトランジスタＭ８及びＭ９の接続中点がMISト
ランジスタＭ５のゲートに、MISトランジスタＭ
８のゲートが制御電圧入力線７に、MISトランジ
スタＭ９のゲートが電源線４に接続され、而して
MISトランジスタＭ５のゲートに制御電圧Ｖの電
圧が電圧ＶB以下の範囲に於てはMISトランジス
タＭ５をオフ状態とするも、電圧ＶB以上の範囲
に於てはMISトランジスタＭ５をオン状態として
制御電圧Ｖの電圧が小なるに従いMISトランジス
タＭ５のオン抵抗を小ならしめる電圧をとるとい
う制御電圧Ｖに基く電圧（これをＶ２とする）が
与えられ、依つてMISトランジスタＭ５が制御電
圧Ｖによりその電圧が電圧ＶB以上である範囲に
於てのみ作動するべく制御される構成を有する。
以上が本発明による電圧制御型可変発振回路の
一例構成であるが、斯る構成によれば、制御電圧
Ｖの電圧が電圧ＶA及びＶB間である範囲に於て
は、MISトランジスタＭ４及びＭ５が共にオフ状
態を保ち、この為この場合第１図にて上述せる従
来の電圧制御型可変発振回路の構成のみを有する
と等価な構成を有するので、第２図にて曲線ａで
示す制御電圧Ｖに対する周波数Ｆの関係を以つ
て、制御電圧Ｖの電圧に応じた発振周波数Ｆを有
する発振出力Ｓを出力線２より得ることの出来る
こと明らかであるが、制御電圧Ｖの電圧が電圧Ｖ
A以下である範囲に於て、第１図にて前述せる如
くMISトランジスタＭ３がオフ状態となつても、
この場合、MISトランジスタＭ４がオンの状態に
なつてこの場合のMISトランジスタＭ４の抵抗が
制御電圧Ｖの電圧に応じてそれが小なるに応じて
小となる抵抗を呈しているので、MISトランジス
タＭ２及び抵抗５の接続中点Ａの電圧がこの場合
の制御電圧Ｖの電圧に応じてそれが小なるに応じ
て電圧ＶAのときの電圧より高くなり、依つて
MISトランジスタＭ１及びＭ２に流れる電流が制
御電圧Ｖの電圧に応じてそれが小なるに応じて電
圧ＶAのときの電流より小となり、依つて制御電
圧Ｖの電圧が電圧ＶA以下である範囲に於ても第
２図にて点線図示の線b′で示す如く制御電圧Ｖの
電圧に応じた発振周波数Ｆを有する発振出力Ｓが
得られるものである。又制御電圧Ｖの電圧が電圧
ＶB以上である範囲に於て、第１図にて前述せる
如くMISトランジスタＭ３が飽和状態となつて
も、この場合MISトランジスタＭ５がオンの状態
になつてこの場合のMISトランジスタＭ５の抵抗
が制御電圧Ｖの電圧に応じてそれが大なるに応じ
て小となる抵抗を呈しているので、MISトランジ
スタＭ５及び抵抗５の接続中点Ａの電圧がこの場
合の制御電圧Ｖの電圧に応じてそれが大なるに応
じて電圧ＶBのときの電圧より低くなり、依つて
MISトランジスタＭ１及びＭ２に流れる電流が制
御電圧Ｖの電圧に応じてそれが大なるに応じて電
圧ＶBのときの電流より大となり、依つて制御電
圧Ｖの電圧が電圧ＶB以上である範囲に於ても第
２図にて点線図示の線c′で示す如く制御電圧Ｖの
電圧に応じた発振周波数のＦを有する発振出力Ｓ
が得られるものである。
一例構成であるが、斯る構成によれば、制御電圧
Ｖの電圧が電圧ＶA及びＶB間である範囲に於て
は、MISトランジスタＭ４及びＭ５が共にオフ状
態を保ち、この為この場合第１図にて上述せる従
来の電圧制御型可変発振回路の構成のみを有する
と等価な構成を有するので、第２図にて曲線ａで
示す制御電圧Ｖに対する周波数Ｆの関係を以つ
て、制御電圧Ｖの電圧に応じた発振周波数Ｆを有
する発振出力Ｓを出力線２より得ることの出来る
こと明らかであるが、制御電圧Ｖの電圧が電圧Ｖ
A以下である範囲に於て、第１図にて前述せる如
くMISトランジスタＭ３がオフ状態となつても、
この場合、MISトランジスタＭ４がオンの状態に
なつてこの場合のMISトランジスタＭ４の抵抗が
制御電圧Ｖの電圧に応じてそれが小なるに応じて
小となる抵抗を呈しているので、MISトランジス
タＭ２及び抵抗５の接続中点Ａの電圧がこの場合
の制御電圧Ｖの電圧に応じてそれが小なるに応じ
て電圧ＶAのときの電圧より高くなり、依つて
MISトランジスタＭ１及びＭ２に流れる電流が制
御電圧Ｖの電圧に応じてそれが小なるに応じて電
圧ＶAのときの電流より小となり、依つて制御電
圧Ｖの電圧が電圧ＶA以下である範囲に於ても第
２図にて点線図示の線b′で示す如く制御電圧Ｖの
電圧に応じた発振周波数Ｆを有する発振出力Ｓが
得られるものである。又制御電圧Ｖの電圧が電圧
ＶB以上である範囲に於て、第１図にて前述せる
如くMISトランジスタＭ３が飽和状態となつて
も、この場合MISトランジスタＭ５がオンの状態
になつてこの場合のMISトランジスタＭ５の抵抗
が制御電圧Ｖの電圧に応じてそれが大なるに応じ
て小となる抵抗を呈しているので、MISトランジ
スタＭ５及び抵抗５の接続中点Ａの電圧がこの場
合の制御電圧Ｖの電圧に応じてそれが大なるに応
じて電圧ＶBのときの電圧より低くなり、依つて
MISトランジスタＭ１及びＭ２に流れる電流が制
御電圧Ｖの電圧に応じてそれが大なるに応じて電
圧ＶBのときの電流より大となり、依つて制御電
圧Ｖの電圧が電圧ＶB以上である範囲に於ても第
２図にて点線図示の線c′で示す如く制御電圧Ｖの
電圧に応じた発振周波数のＦを有する発振出力Ｓ
が得られるものである。
依つて本発明による電圧制御型可変発振回路に
よれば、第１図にて前述せる従来の電圧制御型可
変発振回路の場合に比し可変発振周波数領域の幅
を格段的に大とし得る大なる特徴を有するもので
ある。
よれば、第１図にて前述せる従来の電圧制御型可
変発振回路の場合に比し可変発振周波数領域の幅
を格段的に大とし得る大なる特徴を有するもので
ある。
尚上述に於ては本発明の一例を示したに留ま
り、上述に於て「Ｐチヤンネル型」を「Ｎチヤン
ネル型」、「Ｎチヤンネル型」を「Ｐチヤンネル
型」に読み替え、之に応じて制御電圧Ｖの極性、
電源線４にて得られる電圧の極性を逆とすること
により、上述せると同様の優れた作用効果を得る
様にすることも出来、その他本発明の精神を脱す
ることなしに種々の変型変更をなし得るであろ
う。
り、上述に於て「Ｐチヤンネル型」を「Ｎチヤン
ネル型」、「Ｎチヤンネル型」を「Ｐチヤンネル
型」に読み替え、之に応じて制御電圧Ｖの極性、
電源線４にて得られる電圧の極性を逆とすること
により、上述せると同様の優れた作用効果を得る
様にすることも出来、その他本発明の精神を脱す
ることなしに種々の変型変更をなし得るであろ
う。
第１図は従来の電圧制御型可変発振回路を示す
接続図、第２図はその説明に供する曲線図、第３
図は本発明による電圧制御型可変発振回路の一例
を示す接続図である。 図中１は入力線、２は出力線、３は可変発振
器、４は電源線、Ｍ１〜Ｍ９はMISトランジス
タ、５〜６は抵抗、７は制御電圧入力線を夫々示
す。
接続図、第２図はその説明に供する曲線図、第３
図は本発明による電圧制御型可変発振回路の一例
を示す接続図である。 図中１は入力線、２は出力線、３は可変発振
器、４は電源線、Ｍ１〜Ｍ９はMISトランジス
タ、５〜６は抵抗、７は制御電圧入力線を夫々示
す。
Claims (1)
- １ 入力線及び出力線を導出してなり、上記出力
線に上記入力線を通じて供給される制御電流に応
じた発振周波数を有する発振出力が得られる様に
なされた可変発振器を具備し、該可変発振器の入
力線が第１チヤンネル型の第１のMISトランジス
タを通じて電源線に接続され、該電源線及び接地
間に直流負荷を通じて第１チヤンネル型の第２の
MISトランジスタが接続され、上記第２のMISト
ランジスタ及び上記直流負荷の接続中点が上記第
１及び第２のMISトランジスタのゲートに接続さ
れ、上記直流負荷と並列関係に第１チヤンネル型
とは逆の第２チヤンネル型の第３のMISトランジ
スタが接続され、該第３のMISトランジスタのゲ
ートより制御電圧入力線が導出されてなる電圧制
御型可変発振回路に於て、上記電源線及び接地間
に第１チヤンネル型の第４のMISトランジスタと
第２チヤンネル型の第５のMISトランジスタとが
直列に接続され、上記第４及び第５のMISトラン
ジスタの接続中点が上記第２のMISトランジスタ
及び上記直流負荷の接続中点に接続され、上記制
御電圧入力線に与えられる制御電圧に対する上記
可変発振器の出力線より得られる発振出力の周波
数特性でみた可変発振周波数領域の両端に対応す
る上記制御電圧の電圧を第１及び第２の電圧とす
るとき、上記第４のMISトランジスタが、上記制
御電圧に基きその上記第１の電圧より上記第２の
電圧側とは反対側の電圧範囲に於て作動すべく制
御され、上記第５のMISトランジスタが、上記制
御電圧に基きその上記第２の電圧より上記第１の
電圧側とは反対側の電圧範囲に於て作動すべく制
御される様になされてなる事を特徴とする電圧制
御型可変発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55137110A JPS5761325A (en) | 1980-09-30 | 1980-09-30 | Voltage-controlled variable oscillating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55137110A JPS5761325A (en) | 1980-09-30 | 1980-09-30 | Voltage-controlled variable oscillating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5761325A JPS5761325A (en) | 1982-04-13 |
| JPS6262093B2 true JPS6262093B2 (ja) | 1987-12-24 |
Family
ID=15191067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55137110A Granted JPS5761325A (en) | 1980-09-30 | 1980-09-30 | Voltage-controlled variable oscillating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5761325A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58165414A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 発振回路 |
| JPS5962215A (ja) * | 1982-10-01 | 1984-04-09 | Hitachi Ltd | 電圧制御発振回路 |
| US5061906A (en) * | 1989-07-28 | 1991-10-29 | Fujitsu Limited | Voltage controlled oscillator using control transistors in a loop formed of inverters |
-
1980
- 1980-09-30 JP JP55137110A patent/JPS5761325A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5761325A (en) | 1982-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891609A (en) | Ring oscillator | |
| JP3594631B2 (ja) | 電源に対して補償されたｍｏｓ発振回路 | |
| EP0405523B1 (en) | Charge pump circuit | |
| US4236199A (en) | Regulated high voltage power supply | |
| KR950022129A (ko) | 대칭 출력을 가진 전압 제어 발진기 및 상기 발진기에 사용된 논리 게이트 | |
| JPS61105111A (ja) | 電圧制御発振回路 | |
| US4004158A (en) | Keyed comparator | |
| JPS62260420A (ja) | 集積ｎｍｏｓ回路装置 | |
| KR960003087A (ko) | 수정발진회로 | |
| JP4017850B2 (ja) | 電源回路 | |
| US7061296B2 (en) | Circuit arrangement for generating a digital clock signal | |
| JPH0399516A (ja) | レベル変換回路 | |
| US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
| JPS6262093B2 (ja) | ||
| JPH0258806B2 (ja) | ||
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| JPH10154931A (ja) | チャージポンプ回路 | |
| KR920007320A (ko) | 정전류회로 및 이 회로에 의해 제어되는 발진회로 | |
| JPH0621776A (ja) | 電圧制御型発振回路 | |
| US4217505A (en) | Monostable multivibrator | |
| JPS59106013A (ja) | 電圧安定器 | |
| JP2647208B2 (ja) | Ａ級プッシュプル出力回路 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JPH01128621A (ja) | チャージポンプ回路 | |
| JPH0263219A (ja) | チャージポンプ回路 |