JPS62260420A

JPS62260420A - 集積ｎｍｏｓ回路装置

Info

Publication number: JPS62260420A
Application number: JP62099612A
Authority: JP
Inventors: ペーター、シユライレヒナー
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1986-04-28
Filing date: 1987-04-22
Publication date: 1987-11-12
Also published as: US4742315A; EP0243878A1; CA1292290C; KR870010695A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、制御電圧端子に接続され電圧により制御され
るトランジスタ回路網を有する集積ＮＭＯＳ回路装置に
関する。

〔従来の技術〕

制御電圧端子に接続され電圧により制御されるトランジ
スタ回路網を有し、トランジスタ回路網が出力側で１つ
の外部構成要素、特に１つのコンデンサに接続するため
の第１の端子と、出力端でトランジスタ回路網に帰還さ
れかつＮＭＯＳ回路装置の出力端子と接続されている制
御装置の入力端とに接続され、供給電圧端子および基準
電圧端子を介して電圧源から給電される回路装置は特に
、電圧制御発振器（ＶＣＯ）として外部コンデンサを接
続する際に適している０通常、電圧制御発振器は周波数
を決定するコンデンサとして、制御電圧に関係して充放
電され、従ってまた電圧により制御される周波数を発生
するだめのコンデンサを有する。このような回路装置は
、相補性トランジスタを使用することによって、比較的
簡単に構成することができる。しかし、１つの形式のト
ランジスタしか利用し得ない場合には、困難が生ずる。

ＮＭＯＳ）ランジスタを有する集積回路装置では通常、
周波数を決定する外部コンデンサが、トランジスタ回路
網として構成されている電圧により制御される抵抗を介
して充放電される。充電電圧の帰還はインバータを有す
るコンパレータを介して行われ、このコンパレータが参
照電圧との比較を介して回路の跳躍時点を決定する。こ
のような回路装置の欠点は、変調範囲全体にわたり制御
電圧の関数としてのｖＣＯの周波数の内在的な非直線性
が存在すること、従ってまた感度、すなわち周波数変化
と制御電圧端子との比が非直線的であることにある。１
つの典型的な感度曲線が、ＶＣＯの休止周波数に正規化
された周波数と制′４１１１電圧との関係として、第４
回の曲ｖＡｌに示されている。

〔発明が解決しようとする問題点〕

本発明の目的は、外部コンデンサを接続する際に、その
周波数が変調範囲にわたりほぼ直線的に制御電圧に関係
し、またその感度が変調範囲全体にわたりほぼ一定であ
る電圧制御発振器を実現し得る集積ＮＭＯＳ回路装置を
提供することである。

〔問題点を解決するための手段〕

この目的は、本発明によれば、トランジスタ回路網がス
イッチング可能な充電電流源と、制′４Ｂ電圧端子に接
続されているスイッチング可能な放電電流源とを含み、
充電電流源および放電電流源が制御装置によりアンチバ
レントにスイッチングされることにより達成される。

本発明の本質は、電圧により制御される電流源を用いて
、集積回路装置の外部に接続すべきコンデンサの放電時
間を制御電圧に直線的に関係させ、また充電時間をすべ
ての周波数にわたり一定に保つことにある。その際に充
電時間は制′ａ電圧に無関係な充電電流源を介して周期
にくらべて小さく保たれる。それによって、本発明によ
る集積回路装置は、外部コンデンサの接続の際に制御電
圧とｖＣＯの周波数との間の直線的な関係を保証する。

この回路装置は、設計費用をわずかしか必要としないと
いう利点をも有する。

また本発明によれば、電圧により制御される放電電流源
の放電電流を温度および供給電圧に関係して補償するこ
とにより、温度および供給電圧の変動の影響を補償する
ことができる。

本発明の他の実施態様は特許請求の範囲第２項以下にあ
げられている。

〔実施例〕

以下、図面に示されている実施例により本発明を一層詳
細に説明する。

第１図には、本発明による集積回路装置と、その外部に
端子Ａと基準電圧端子ＢＰとの間に接続されているコン
デンサＣとを有する電圧制御発振器の原理回路図が示さ
れている。コンデンサＣはｖＣＯの周波数を決定し、ま
た切換可能な電流源１１およびＩ２により充放電される
。スイッチＳｌおよびＳ２を制御するため制御回路網Ｋ
が設けられている。詳細には制御電圧は、電流源Ｉ２の
電流を制御するため、電流１１ｉ１２と接続されている
制ｉｔ圧端子Ｖｓｔに与えられている。電流源Ｉ２の一
方の極は基準電圧端子ＢＰに接続されており、また他方
の糧は直列に接続されているスイッチＳ２の一方の接点
に接続されている。スイッチＳ２の他方の接点は直列に
接続されているスイッチＳ１の一方の接点に接続されて
おり、その他方の接点は同じく直列に接続されている電
流源Ｉｌの一方の極と接続されており、その他方の極は
供給電圧端子■Ｐに接続されている。

両スイッチＳ１およびＳ２の接続点は、コンデンサＣが
接続されている端子Ａと、ブロックとして示されている
制御回路Ｍ４にの入力端とに接続されている。制御回路
網にの１つの出力端は４Ａ積回路装置の出力端子Ｖｆと
接続されており、また他の出力端はスイッチＳ１および
Ｓ２の開閉状態を制御する。第１図によれば、スイッチ
Ｓｌは開かれており、またスイッチＳ２は閉じられてお
り、従ってコンデンサＣは電流源Ｉ２を経て制御電圧に
関係して放電される。

スイッチＳ１の閉路およびスイッチＳ２の開路により、
コンデンサＣは制御電圧に無関係に充電される。横断電
流を避けるため、スイッチＳ１およびＳ２はアンチバレ
ントにスイッチオンまたはスイッチオフされなければな
らない。従って、好ましくは制御回路網には、出力端で
スイッチｓ１およびＳ２の制御要素および出力端子Ｖｆ
と接続されているインバータを有するシュミットトリガ
を含んでいる。

コンデンサのすべての周波数にわたる短い充電時間を達
成するため、充電電流源■１を通る電流は大きくなけれ
ばならない、他方において、コンデンサは制御電圧が小
さい場合には制御電圧が高い場合よりも長い時間にわた
り放電される。従って、制御回路ｆｉＫの入力端には、
立ち上がり時間はすべての周波数に対して等しく、ただ
し復帰時間は制御電圧に関係しているのこぎり波電圧が
与えられている。制御回路ｙ４にのなかに設けられてい
るシュミットトリガは、入力端に与えられているのこぎ
り波電圧を等しい周波数の方形波電圧に変換する。

第２図には、外部に接続されているコンデンサを有する
本発明による回路装置の１つの具体的な実施例を有する
電圧制御発振器の回路図が示されている。本発明の分類
によれば、ｎチャネル形式のＭＯ８）ランジスタのみが
エンハンスメント形およびディプレッション形トランジ
スタとして使用されている０回路図の展望を容易にする
ため、それぞれ１つの特定の機能を満足する個々の回路
部分は鎖線の枠で囲まれている。電圧制御発振器は実施
例ではたとえばｆｏ−４ＭＨｚの休止周波数を有してい
てよく、この周波数はＩＯないし５０ｐＦの値を有して
いてよい外部コンデンサＣのキャパシタンスを介して設
定される９回路部分ＰＡ、ＳＱおよびＴＫは１つのトラ
ンジスタ回路網を形成する。

■ＣＯの動作点に一致する予め定められたｆ。

の休止周波数に基づいて、ｔｉｉｆｆｌｓＱは、制御電
圧端子Ｖｓｔに与えられている制御電圧からレベル整合
回路ＰＡを介して導き出される休止電流を供給しなけれ
ばならない。回路の変調範囲はＯないし４Ｖの制御電圧
範囲の間で動く。

４ＭＨｚの動作点における１、９ｖの制御電圧を基準と
する、休止電流を制御する電圧に対するレベル整合は、
供給電圧端子ＶＰ、！：ＢＰとの間に接続されておりト
ランジスタＭｌないしＭ３から形成されている分圧器縦
続回路により行われる。トランジスタＭｌおよびＭ３は
抵抗として接続されているディプレッション形トランジ
スタであり、それらのソースおよびゲートは互いに接続
されている。トランジスタＭ１とＭ３との出力回路の間
に直列に、ダイオードとして接続されているエンハンス
メント形トランジスタＭ２が接続されている。制御電圧
端子ＶｓｔはトランジスタＭ２およびＭ３の出力回路の
接続点と接続されており、また電流′ｔＡＳＱの制御入
力端Ｍ４はトランジスタＭ１およびＭ２の出力回路の接
続点と接続されている。

電流源ＳＱはスイッチング可能な充電電流源およびスイ
ッチング可能な放電電流源を含んでおり、放電電流源は
温度および供給電圧の変化の影響を補償する可能性をも
備えている。

放電電流源の基本要素としてＮ単な電流ミラーが設けら
れている。レベル整合された制御電圧から１つの比例電
流への変換は、第１の電流ミラーのトランジスタＭ４お
よびＭ５および抵抗Ｒ１から形成されている入力回路を
介して行われる。トランジスタＭ４のゲートにはレベル
整合された制御電圧が与えられており、またトランジス
タＭ４の出力端子は一方では供給電圧端子ｖｐと、また
他方では抵抗Ｒ１を介して、ダイオードとして接続され
ており基準電圧端子ＢＰに接続されているトランジスタ
Ｍ５と接続されている。

直線的な特性を得るためには、トランジスタＭ４が不飽
和範囲内で動作することが必要である。

それに応じてトランジスタＭ５および抵抗Ｒ１が設計さ
れている。電流ミラーの入力回路電流れる電流は次いで
トランジスタＭＩＯ１Ｍ１１およびコンデンサＣを有す
る電流回路に鏡像化される。

出力回路で第１の電流ミラーのミラートランジスタＭ１
１の出力回路に直列に接続されているトランジスタＭＩ
Ｏは第２の電流ミラーのミラートランジスタであり、そ
の入力回路は、出力回路が直列に接続されているトラン
ジスタＭ６ないしＭ８を含んでいる。トランジスタＭ６
は、供給電圧端子ＶＰと接続されており抵抗として接続
されているディプレッション形トランジスタであり、ダ
イオードとして接続されているトランジスタＭ７を介し
てトランジスタＭ８と接続されており、その自由端子は
基準電圧端子ＢＰと接続されている。

トランジスタＭ７およびＭＩＯの制御端子は互いに接続
されており、これらのトランジスタは第２の電流ミラー
を形成している。

それ自体は公知の電流ミラーに対して、それぞれの電流
ミラー回路が飽和範囲内で動作することが必要である。

それは、ゲート−ソース間電圧がトランジスタしきい電
圧を超過する場合であり、その際にダイオードとして接
続されているトランジスタにおいてドレインおよびゲー
トは互いに接続されている。電流ミラートランジスタの
チャネル長さの変更により、出力抵抗が所望の値にもた
らされ得る。電流ミラーの変換比は、個々のトランジス
タのチャネル幅対チャネル長さの比により与えられる。

トランジスタＭ８の制御端子は、温度および供給電圧の
変化の影響を補償するための部分回路ＴＫと接続されて
いる。／ＭＬ度に関係する要素として、抵抗として接続
されているディプレッション形トランジスタＭ４０およ
びポリシリコン抵抗ＲＰから成り供給電圧と接続されて
いる分圧器が使用される。分圧点はトランジスタＭ４１
の制御入力端と接続されており、その出力回路は、抵抗
として接続されているディプレッション形トランジスタ
Ｍ４２とダイオードとして接続されているトランジスタ
Ｍ４３とに直列に接続されており、トランジスタＭ４１
の出力端子は供給電圧端子ＶＰと、またトランジスタＭ
４３の出力端子は基準電圧端子ＢＰと接続されている。

トランジスタＭ４２およびＭ４３の接続点はトランジス
タＭ８の制御入力端に接続されている。

ディプレッション形トランジスタＭ４０のカットオフ電
圧およびポリシリコン抵抗Ｒｐの相異なる温度特性によ
り、それらから形成されている分圧器の分圧点における
電圧シフト、従ってまたトランジスタＭ８およびトラン
ジスタＭＩＯの制御入力端における電圧シフトが生ずる
。温度の上昇と共にトランジスタＭＩＯの制御入力端に
おける電圧は大きくなり、トランジスタＭＩＯは一層導
通状態になる。このことは、温度上昇の際に小さくなる
トランジスタ伝導性と逆に作用し、温度変化の際の周波
数の補正に通ずる。

供給電圧の上昇により、トランジスタＭ４０および抵抗
Ｒｐから成る分圧器の分圧点における電位は上昇する。

それによって、トランジスタＭ１０の制御入力端に与え
られている（基準電圧端子ＢＰに与えられている基準電
位を基準とする）制御電圧は供給電圧の上昇と共に小さ
くなる。このことは、より高い供給電圧において外部コ
ンデンサＣを経て流れる放電電流の上昇に逆作用し、供
給電圧変化の際の周波数の補正を行う。

トランジスタＭ９はコンデンサＣに対する充電電流源を
なしている。一方の出力端子は供給電圧端子ＶＰと、ま
た他方の出力端子はトランジスタＭＩＯの１つの出力端
子と接続されており、その出力回路はトランジスタＭ１
１の出力回路に直列に接続されており、トランジスタＭ
９およびＭ１０の出力回路の接続点は、コンデンサＣの
１つの端子も接続されている端子Ａに接続されている。

ＮＭＯＳ回路装百のなかには相補性トランジスタが存在
せず、またコンデンサＣは充電の際に充電トランジスタ
Ｍ９のソース技路内に接続されているので、制御電圧に
比例する充電時間を実現するのに困難を伴う。チャネル
幅対チャネル長さの比が大きく選定されるトランジスタ
Ｍ９の設計により、一定の充電および短い充電時間の際
にＶＣＯの変調特性は充電にほぼ無関係になる。最も上
の周波数範囲内でのみ、一定の充電によりＶＣＯの直線
性からの偏差が生ずる。

コンデンサＣがトランジスタＭ９を経て充電されるとき
、トランジスタＭ１０およびＭ１１がら成る枝路は横断
電流の回避のためにスイッチオフされなければならない
。逆に、コンデンサＣがトランジスタＭ　１０およびＭ
１１を経て放電されるとき、トランジスタＭ９はスイッ
チオフされなければならない。トランジスタＭＩＯおよ
びＭ１１から成る枝路のスイッチオフはトランジスタＭ
１２を介して行われる。トランジスタＭ１２の一方の出
力端子は第１の電流ミラーのトランジスタＭ５およびＭ
１１のそれぞれ一方の出力端子と同じく基準電圧端子Ｂ
Ｐと接続されており、また他方の出力端子はトランジス
タＭ５およびＭ１１のそれぞれ互いに接続されている両
割？Ｉ１１端子と接続されている。従って、トランジス
タＭ１２の導通の際に第１の電流ミラーのトランジスタ
の入力回路は短絡される。

トランジスタＭ９およびＭ１２のスイッチングを行う制
御端子は、インバータを有するシュミットトリガＳＴと
その後に接続されているドライバＴＲとにより制御され
、その際にインバータを有するシュミットトリガＳＴは
端子Ａに与えられている電位を検出する。それによって
、コンデンサＣに与えられている電圧は反転されてスイ
ッチング可能な電流源に帰還され、こうして発振器の振
動を可能にする。

インバータを有するシュミットトリガＳＴはトランジス
タＭ２０およびＭ２１を含んでおり、両トランジスタの
制御端子は端子Ａと接続されており、また出力回路は直
列に接続されている。トランジスタＭ２０の出力回路に
直列に、さらに、自由端子で供給電圧端子■Ｐに接続さ
れており抵抗として接続されているディプレッション形
トランジスタＭ１９が接続されている。トランジスタＭ
１９およびＭ４０の接続点はインバータを有するシュミ
ットトリガＳＴの出力端を形成しており、またトランジ
スタＭ２２の制御入力端に導かれており、その一方の出
力端子はトランジスタＭ２ＧおよびＭ２１の出力回路の
接続点に、また他方の出力端子は基準電圧端子ＢＰに接
続されている。

トランジスタＭ２１の自由端子は基準電圧端子ＢＰと接
続されている。トランジスタＭ２１およびＭ２２は分圧
器を形成している。

ドライバＴＲは、トランジスタＭ１３、Ｍ１４およびＭ
４３、ＭｌＢから成り出力回路で直列に供給電圧の間に
接続されている各２つの回路を含んでいる。トランジス
タＭ１３およびＭ４３はディプレッション形であり、そ
の自由端子で供給電圧端子ＶＰに接続されている。トラ
ンジスタＭ１５は抵抗として接続されている。トランジ
スタＭ１４およびＭｌＢの自由端子は基１１！電圧端子
ＢＰと接続されている。トランジスタＭ１３およびＭｌ
Ｂの制御入力端はインバータを有するシュミットトリガ
ＳＴの出力端に接続されており、またトランジスタＭ１
４の制御入力端はトランジスタＭ１５およびＭｌＢの出
力回路の接続点に接続されている。ドライバＴＲの出力
端をトランジスタＭ１３およびＭ１４の出力回路の接続
点が形成している。この接続点は一方ではトランジスタ
Ｍ９およびＭ１２の制御入力端に接続されており、また
他方ではトランジスタＭ１７およびＭｌＢから形成され
ているインバータを制御し、その出力端は出力ドライバ
ＡＴＲの入力端に接続されている。

出力ドライバＡＴＲは、ドライバＴＲに相応するトラン
ジスタ配置を含んでおり、その際にそれぞれトランジス
タＭ１３およびＭ２５、Ｍ１４およびＭ４３、Ｍ４３お
よびＭ２３ならびにＭｌＢおよびＭ２４が相応している
。トランジスタＭ２５およびＭ４３の接続点は本発明に
よる集積回路装置の出力端子Ｖｆと接続されている。

インバータを有するシュミットトリガＳＴの入力電圧を
高くすると、トランジスタＭ２０におけるゲート−ソー
ス間電圧がこのトランジスタのしきい電圧よりも大きい
ならば、出力端は値゛Ｌ”となる、これは、トランジス
タＭ２１およびＭ２２から成る分圧器により形成される
トランジスタＭ２１のドレイン−ソース間電圧がコンデ
ンサＣに与えられている電圧とトランジスタＭ２０のし
きい電圧との差よりも小さい値に低下する場合である。

下側しきい値は、コンデンサＣに与えられている電圧が
トランジスタＭ２０のしきい電圧とトランジスタＭ２１
のドレイン−ソース間電圧との和よりも小さくまたはそ
れに等しくなることにより決定される。

第３図には、切離しおよび切換え装置を有する本発明に
よるａ積回路装置の１つの具体的な実施例の回路図が示
されている。第２図によるＶＣＯが位相同期ループ（Ｐ
ＬＬ）の集積された構成部分であれば、ＰＬＬを外部■
ＣＯにより作動させることができる。その際に端子Ａに
選択的にコンデンサＣまたは外部に接続可能な電圧制御
発振器が接続される。従って、第２図の回路図にくらべ
て端子ＡにもはやコンデンサＣは接続されておらず、回
路装置はそれぞれ１つの切換端子ＳＥにより制御される
トランジスタＭ２８、Ｍｇ２および内部／外部回路ＩＥ
Ｓを追加されている。第２図中の要素と同一の第３図中
の要素には同一の参照符号が付されている。この第３図
による実施例によれば電流源ＳＱを切離すため、トラン
ジスタＭ５およびＭ１１から成る第１の電流ミラーの制
御入力端およびインバータを有するシュミットトリガＳ
Ｔの出力端がトランジスタＭ２ＢまたはＭｇ２の出力回
路を介してスイッチング可能に基準電圧端子ＢＰと接続
され、両トランジスタの制御入力端は端子ＳＥと接続さ
れている。

内部／外部回路ＩＥＳは、電流源ＳＱが切離された際に
も出力ドライバＡＴＲがスイッチオンされた状態に留ま
るように計らう、そのために回路ＩＥＳは端子ＳＥによ
り制御され、他方において回路の入力端はトランジスタ
Ｍ１７およびＭｌＢから形成されているインバータの出
力端および端子Ａと接続されている０回路ＩＥＳの出力
端は出力ドライバＡＴＲの入力端に接続されている。

切換は、出力回路で直列に接続されている各２つのトラ
ンジスタＭ３１およびＭ３２ならびにＭ４３およびＭ３
４を有する２つの回路を介して行われる。トランジスタ
Ｍ３２およびＭ３４の自由端子は基準電圧端子ＢＰに接
続されており、またトランジスタＭ３１およびＭ４３の
自由端子は互いにまた出力ドライバＡＴＥの入力端に接
続されており、また抵抗として接続されているディプレ
ッシゴン形トランジスタＭ３０を介して供給電圧端子ｖ
Ｐと接続されている。制御端子ＳＥはトランジスタＭ３
３の制御入力端と接続されており、またトランジスタＭ
３５およびＭ４３から形成されているインバータを介し
てトランジスタＭ３１の制御入力端と接続されている。

トランジスタＭ３２の制御入力端はトランジスタＭ１７
およびＭｌＢから形成されているインバータの出力端に
接続されており、他方においてトランジスタＭ３４の制
御入力端は端子Ａに接続されている。

第４図には、休止周波数ｆｏを基準とする周波数Ｃと■
で示された制御電圧Ｕｓｔとの関係を示す３種類の曲線
が示されている。曲線１は公知の電圧により制御される
抵抗を有するｖＣＯの感度曲線が動作点ｋｏ＝３．７ｋ
Ｈｚ／ｍＶの前後で示す。それにくらべて曲線２および
３は本発明による集積回路装置を有するＶＣＯの感度を
示す。曲線２は測定された曲線であり、曲線３は計算機
シミュレーシゴンにより形成された曲線である。これら
の両画線の動作点はｋｏ＝４．２ｋ）Ｉｚ／ｍＶに位置
している。曲線２および３は、本発明による集積回路装
置を有するｖＣＯの感度特性曲線は動作周波数の２．５
倍までの範囲内で直線的であることを示している。従っ
て、このようなＶＣＯの利得は常に一定に留まる。

【図面の簡単な説明】

第１図は外部に接続されたコンデンサを有する本発明に
よる集積回路装置の原理図、第２図は外部に接続された
コンデンサを存する本発明による集積回路装置の具体的
な実施例の回路図、第３図は切離しおよび切換え装置を
有する本発明による集積回路装置の具体的な実施例の回
路図、第４図は電圧制御発振器の休止周波数に正規化さ
れた周波数と制御電圧との関係を比較して示すグラフで
ある。Ａ・・・端子、ＡＴＲ・・・出力ドライバ、ＢＰ・・・
基準電圧端子、Ｃ・・・コンデンサ、■・・・電流源、
ＩＥＳ・・・内部／外部回路、Ｋ・・・制御回路網、Ｍ
・・・トランジスタ、ＰＡ・・・レベル整合回路、Ｒ・
・・抵抗、Ｓ・・・スイッチ、ＳＥ・・・切換端子、Ｓ
Ｑ・・・電流源、ＳＴ・・・シュミットトリガ、ＴＫ・
・・温度および供給電圧補償回路、ＴＲ・・・ドライバ
、Ｖｆ・・・出方端子、■Ｐ・・・供給電圧端子、Ｖｓ
ｔ・・・制′ａ電圧端子。

Claims

【特許請求の範囲】１）制御電圧端子に接続され電圧により制御されるトラ
ンジスタ回路網を有し、トランジスタ回路網が出力側で
１つの外部構成要素に接続するための第１の端子と、出
力端でトランジスタ回路網に帰還されかつ回路装置の出
力端子と接続されている制御装置の入力端とに接続され
ており、供給電圧端子および基準電圧端子を介して電圧
源から給電される集積ＮＭＯＳ回路装置において、トランジスタ回路網（ＰＡ、ＳＱ、ＴＫ）がスイッチン
グ可能な充電電流源（Ｉ１；Ｍ９）と、制御電圧端子（
Ｖｓｔ）に接続されているスイッチング可能な放電電流
源（Ｉ２；Ｍ４ないしＭ８、Ｍ１０、Ｍ１１、Ｒ１）と
を含んでおり、充電電流源および放電電流源が制御装置
（Ｋ；ＳＴ、ＴＲ）によりアンチバレントにスイッチン
グされることを特徴とする集積ＮＭＯＳ回路装置。２）スイッチング可能な充電電流源（Ｉ１；Ｍ９）が、
制御入力端を介してスイッチング可能なトランジスタ（
Ｍ９）を含んでおり、その出力端子が一方では供給電圧
端子（ＶＰ）と、他方では第１の端子（Ａ）と接続され
ていることを特徴とする特許請求の範囲第１項記載の回
路装置。３）充電電流源のスイッチング可能なトランジスタ（Ｍ
９）がチャネル幅対チャネル長さの大きい比を有するこ
とを特徴とする特許請求の範囲第１項または第２項記載
の回路装置。４）スイッチング可能な放電電流源（Ｉ２；Ｍ４ないし
Ｍ８、Ｍ１０、Ｍ１１、Ｒ１）が、制御電圧端子（Ｖｓ
ｔ）と接続されており２つのトランジスタ（Ｍ５、Ｍ１
１）から形成されている第１の電流ミラーを含んでおり
、その入力回路（Ｍ４、Ｍ５、Ｒ１）内で制御電圧に比
例する参照電流が発生され、この参照電流が第１の電流
ミラーの出力トランジスター（Ｍ１１）の出力回路に鏡
像化されることを特徴とする特許請求の範囲第１項ない
し第３項のいずれか１項に記載の回路装置。５）第１の電流ミラーの入力回路（Ｍ４、Ｍ５、Ｒ１）
が、制御入力端を介して制御電圧端子（Ｖｓｔ）と接続
されている第１の制御トランジスタ（Ｍ４）を含んでお
り、その出力端子が一方では供給電圧端子（ＶＰ）と、
他方では抵抗（Ｒ１）と第１の電流ミラーのダイオード
として接続されているトランジスタ（Ｍ５）との直列回
路と接続されていることを特徴とする特許請求の範囲第
１項ないし第４項のいずれか１項に記載の回路装置。６）スイッチング可能な放電電流源（Ｉ２；Ｍ４ないし
Ｍ８、Ｍ１０、Ｍ１１、Ｒ１）が、出力回路で第１の電
流ミラーのトランジスタ（Ｍ５、Ｍ１１）の入力回路に
対して並列に接続されているスイッチングトランジスタ
（Ｍ１２）を介してスイッチングされることを特徴とす
る特許請求の範囲第１項ないし第５項のいずれか１項に
記載の回路装置。７）スイッチング可能な放電電流源（Ｉ２；Ｍ４ないし
Ｍ８、Ｍ１０、Ｍ１１、Ｒ１）が、温度および供給電圧
の変化を補償するための回路装置（Ｍ４０ないしＭ４３
、Ｍ６ないしＭ８、Ｍ１０、Ｒｐ）を有することを特徴
とする特許請求の範囲第１項ないし第６項のいずれか１
項に記載の回路装置。８）供給電圧端子（ＶＰ）に接続されており、抵抗とし
て接続されている第１のディプレッション形トランジス
タ（Ｍ４０）とポリシリコン抵抗（Ｒｐ）とから形成さ
れている分圧器（Ｒｐ、Ｍ４０）が設けられており、そ
の分圧点が、２つの別のトランジスタ（Ｍ７、Ｍ８）か
ら形成されている第２の電流ミラーと接続されており、
その入力回路（Ｍ６ないしＭ８）内で温度および供給電
圧に関係する電流が発生され、この電流が第２の電流ミ
ラーの出力トランジスタ（Ｍ１０）の出力回路に鏡像化
されることを特徴とする特許請求の範囲第１項ないし第
７項のいずれか１項に記載の回路装置。９）第２の電流ミラー（Ｍ６ないしＭ８）の入力回路が
、供給電圧端子（ＶＰ）に接続されており、抵抗として
接続されている第２のディプレッション形トランジスタ
（Ｍ６）を、第２の電流ミラーのダイオードとして接続
されているトランジスタ（Ｍ７）と第２の制御トランジ
スタ（Ｍ８）の出力回路とに対して直列に含んでおり、
第２の制御トランジスタ（Ｍ８）の制御入力端が、基準
電圧端子（ＢＰ）と接続されておりダイオードとして接
続されているトランジスタ（Ｍ４３）と、それに対して
直列に接続されており抵抗として接続されている第３の
ディプレッション形トランジスタ（Ｍ４２）との接続点
に接続されており、上記の直列に接続されている両トラ
ンジスタ（Ｍ４３、Ｍ４２）が、分圧器（Ｍ４０、Ｒｐ
）の分圧点により制御される第３の制御トランジスタ（
Ｍ４１）の出力回路に対して直列に接続されていること
を特徴とする特許請求の範囲第１項ないし第８項のいず
れか１項に記載の回路装置。１０）電流ミラーの出力トランジスタ（Ｍ１０、Ｍ１１
）および充電電流源のスイッチング可能なトランジスタ
（Ｍ９）の出力回路が直列に接続されていることを特徴
とする特許請求の範囲第１項ないし第９項のいずれか１
項に記載の回路装置。１１）第１の制御トランジスタ（Ｍ４）の制御入力端が
、レベル整合の役割をする分圧器（Ｍ１ないしＭ３）を
介して制御電圧端子（Ｖｓｔ）と接続されていることを
特徴とする特許請求の範囲第１項ないし第１０項のいず
れか１項に記載の回路装置。１２）第１の制御トランジスタ（Ｍ４）の制御入力端が
、抵抗として接続されている第４のディプレッション形
トランジスタ（Ｍ１）とダイオードとして接続されてい
るレベルトランジスタ（Ｍ２）との接続点に接続されて
おり、またレベルトランジスタ（Ｍ２）に対して直列に
、抵抗として接続されている第５のディプレッション形
トランジスタ（Ｍ３）が接続されており、その接続点が
制御電圧端子（Ｖｓｔ）に接続されていることを特徴と
する特許請求の範囲第１項ないし第１１項のいずれか１
項に記載の回路装置。１３）制御装置（Ｋ；ＳＴ：ＴＲ）がインバータを有す
るシュミットトリガを含んでおり、その入力端が第１の
端子（Ａ）に接続されており、その出力端がドライバ（
ＴＲ）を介して充電電流源のスイッチング可能なトラン
ジスタ（Ｍ９）およびスイッチングトランジスタ（Ｍ１
２）の制御入力端と、また追加的な出力ドライバ（ＡＴ
Ｒ）を介して回路装置の出力端子（Ｖｆ）と接続されて
いることを特徴とする特許請求の範囲第１項ないし第１
２項のいずれか１項に記載の回路装置。１４）制御端子（ＳＥ）を介して制御される切離しおよ
び切換え装置が設けられており、この切離しおよび切換
え装置が、第１の電流ミラーのトランジスタ（Ｍ５、Ｍ
１１）の入力回路とインバータを有するシュミットトリ
ガの出力端とが各１つのトランジスタ（Ｍ２８、Ｍ２９
）を介して基準電圧端子（ＢＰ）と接続され、また出力
ドライバ（ＡＴＲ）の入力端がトランジスタ切換装置（
ＩＥＳ）を介してドライバ（ＴＲ）の出力端から第１の
端子（Ａ）に切換えられることによって、ドライバ（Ｔ
Ｒ）および充放電源（ＳＱ）を信号的に切離し、また出
力ドライバ（ＡＴＲ）をその入力端で第１の端子（Ａ）
に接続することを特徴とする特許請求の範囲第１項ない
し第１３項のいずれか１項に記載の回路装置。