JP2727332B2 - 半導体バイアス回路 - Google Patents
半導体バイアス回路Info
- Publication number
- JP2727332B2 JP2727332B2 JP26825788A JP26825788A JP2727332B2 JP 2727332 B2 JP2727332 B2 JP 2727332B2 JP 26825788 A JP26825788 A JP 26825788A JP 26825788 A JP26825788 A JP 26825788A JP 2727332 B2 JP2727332 B2 JP 2727332B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- vdd
- source
- channel enhancement
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はCMOS ICによって構成される半導体バイア
ス回路に関するものである。
ス回路に関するものである。
［従来の技術］ 第３図は従来の回路を示す接続図で、図においてQ1,Q
2はそれぞれＮチャネルのエンハンスメントFET、Q3,Q4,
Q5はそれぞれＰチャネルのエンハンスメントFETであ
る。またR1は抵抗、RLは負荷抵抗である。Q1のドレイン
からQ1,Q2のゲートを制御する回路を仮に第１の制御回
路といい、Q4のドレインからQ4,Q3,Q5のゲートを制御す
る回路を仮に第２の制御回路という。Q3,Q4,Q5のソース
は直流電圧VDDに接続され、Q1のソースはVDDよりも低い
直流電圧VSSに接続され、Q2のソースはR1を経てVSSに接
続される。
2はそれぞれＮチャネルのエンハンスメントFET、Q3,Q4,
Q5はそれぞれＰチャネルのエンハンスメントFETであ
る。またR1は抵抗、RLは負荷抵抗である。Q1のドレイン
からQ1,Q2のゲートを制御する回路を仮に第１の制御回
路といい、Q4のドレインからQ4,Q3,Q5のゲートを制御す
る回路を仮に第２の制御回路という。Q3,Q4,Q5のソース
は直流電圧VDDに接続され、Q1のソースはVDDよりも低い
直流電圧VSSに接続され、Q2のソースはR1を経てVSSに接
続される。
Q1とQ3は同一電流が流れ、Q2とQ4は同一電流が流れ、
Q1,Q2のゲート、Q3,Q4,Q5のゲートは同一電位にあるの
で、Q1とQ2、Q3とQ4のスレショルド電圧がそれぞれ同一
であれば、負荷抵抗RLに流れる出力電流IOUTは、Q1とQ
2、Q3とQ4,Q5のサイズ比及びR1の抵抗値だけによって定
められる一定の電流値となる。
Q1,Q2のゲート、Q3,Q4,Q5のゲートは同一電位にあるの
で、Q1とQ2、Q3とQ4のスレショルド電圧がそれぞれ同一
であれば、負荷抵抗RLに流れる出力電流IOUTは、Q1とQ
2、Q3とQ4,Q5のサイズ比及びR1の抵抗値だけによって定
められる一定の電流値となる。
然し、VDD−VSSの値が変化した場合、Q1とQ4のドレイ
ンソース間電圧VDSはほぼ一定に保たれるため、Q2とQ3
のドレインソース間電圧VDSがVDD−VSSの変化と同量だ
け変化し、その結果Q2のスレショルドはQ1のスレショル
ドと同一でなくなり、Q3のスレショルドはQ4のスレショ
ルドと同一でなくなり、そのため出力電流IOUTが変化す
る。
ンソース間電圧VDSはほぼ一定に保たれるため、Q2とQ3
のドレインソース間電圧VDSがVDD−VSSの変化と同量だ
け変化し、その結果Q2のスレショルドはQ1のスレショル
ドと同一でなくなり、Q3のスレショルドはQ4のスレショ
ルドと同一でなくなり、そのため出力電流IOUTが変化す
る。
［発明が解決しようとする課題］ 以上のように、従来の回路ではVDD−VSSの値の変動に
よってIOUTの値が変動するという問題があった。
よってIOUTの値が変動するという問題があった。
この発明は従来の回路の上述の問題点を解決し、IOUT
の変動の小さな半導体バイアス回路を得ることを目的と
する。
の変動の小さな半導体バイアス回路を得ることを目的と
する。
［課題を解決するための手段］ この発明ではVDDとVSSとの間に共通電位点VCを設け、
VCとVSSとを定電流回路で接続し、VDDとVCとの間にＰチ
ャネルのエンハンスメントFET（Q6）を接続し、そのゲ
ートをQ3のドレインから制御した。
VCとVSSとを定電流回路で接続し、VDDとVCとの間にＰチ
ャネルのエンハンスメントFET（Q6）を接続し、そのゲ
ートをQ3のドレインから制御した。
［作用］ Q3のVDSが変化すると、この変化がそのままQ6のゲー
トに伝えられてQ6の電流を変化させ、Q6と同一定電流回
路から電流が供給されている回路の電流を変化させ、Q3
のVDSを一定に保つように制御する。
トに伝えられてQ6の電流を変化させ、Q6と同一定電流回
路から電流が供給されている回路の電流を変化させ、Q3
のVDSを一定に保つように制御する。
［実施例］ 以下、この発明の実施例を図面を用いて説明する。第
１図はこの発明の一実施例を示す接続図で、第１図にお
いて第３図と同一符号は同一または相当部分を示し、Q6
はＰチャネルのエンハンスメントFET、ICは定電流回路
でありVCを仮に共通電位点という。
１図はこの発明の一実施例を示す接続図で、第１図にお
いて第３図と同一符号は同一または相当部分を示し、Q6
はＰチャネルのエンハンスメントFET、ICは定電流回路
でありVCを仮に共通電位点という。
第１図に示す回路で、VDD−VSSが増加したためQ3のVD
Sが増加したとすると、Q1のドレインはQ6のゲートに接
続されているのでQ6に流れる電流が増大し、VDD−VC間
の電圧を下げ、Q3のVDSを元の電圧に戻すような自動制
御が行われる。
Sが増加したとすると、Q1のドレインはQ6のゲートに接
続されているのでQ6に流れる電流が増大し、VDD−VC間
の電圧を下げ、Q3のVDSを元の電圧に戻すような自動制
御が行われる。
第２図は第１図の定電流回路ICの構成例を示す接続図
で、第２図において第１図と同一符号は同一または相当
部分を示し、Q7,Q8はそれぞれＮチャネルのエンハンス
メントFETである。Q7とQ8とによりカレントミラーを構
成しICをIOUTで制御する。
で、第２図において第１図と同一符号は同一または相当
部分を示し、Q7,Q8はそれぞれＮチャネルのエンハンス
メントFETである。Q7とQ8とによりカレントミラーを構
成しICをIOUTで制御する。
［発明の効果］ 以上のようにこの発明によれば、VDD−VSSの電圧値の
変化にかかわらずIOUTを一定に保つことが出来るので、
比較的広い範囲の電圧で使用される。あらゆるCMOS IC
の内部において電源電圧の変更や、使用中の電源の電圧
変動によらず常に一定の定電流源を得ることが出来る。
変化にかかわらずIOUTを一定に保つことが出来るので、
比較的広い範囲の電圧で使用される。あらゆるCMOS IC
の内部において電源電圧の変更や、使用中の電源の電圧
変動によらず常に一定の定電流源を得ることが出来る。
第１図はこの発明の一実施例を示す接続図、第２図は定
電流源の構成を示す接続図、第３図は従来の回路を示す
接続図。 Q1,Q2,Q7,Q8……それぞれＰチャネルのエンハンスメンF
ET、Q3,Q4,Q5,Q6……それぞれＮチャネルのエンハンス
メントFET、VDD,VSS……電源電圧、VC……共通電位点、
IC……定電流回路。 なお、図中同一符号は同一または相当部分を示す。
電流源の構成を示す接続図、第３図は従来の回路を示す
接続図。 Q1,Q2,Q7,Q8……それぞれＰチャネルのエンハンスメンF
ET、Q3,Q4,Q5,Q6……それぞれＮチャネルのエンハンス
メントFET、VDD,VSS……電源電圧、VC……共通電位点、
IC……定電流回路。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】そのソースが直流電圧VDDに接続されるＰ
チャネルのエンハンスメントFET（Q3）、 そのドレインがQ3のドレインに接続され、そのソースが
共通電位点に接続されるＮチャネルのエンハンスメント
FET（Q1）、 そのソースがVDDに接続されるＰチャネルのエンハンス
メントFET（Q4）、 そのドレインがQ4のドレインに接続され、そのソースが
抵抗R1を経て上記共通電位点に接続されるＮチャネルの
エンハンスメントFET（Q2）、 そのソースがVDDに接続され、そのドレインが負荷抵抗R
Lを経てVDDよりも低い直流電圧VSSに接続されるＰチャ
ネルのエンハンスメントFET（Q5）、 そのソースがVDDに接続され、そのドレインが上記共通
電位点に接続されるＰチャネルのエンハンスメントFET
（Q6）、 Q1のドレインをQ1,Q2,Q6のゲートにそれぞれ接続する第
１の制御回路、 Q4のドレインをQ4,Q3,Q5のゲートにそれぞれ接続する第
２の制御回路、 上記共通電位点とVSSとの間に設けられる定電流回路、 を備えた半導体バイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26825788A JP2727332B2 (ja) | 1988-10-26 | 1988-10-26 | 半導体バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26825788A JP2727332B2 (ja) | 1988-10-26 | 1988-10-26 | 半導体バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02115911A JPH02115911A (ja) | 1990-04-27 |
| JP2727332B2 true JP2727332B2 (ja) | 1998-03-11 |
Family
ID=17456065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26825788A Expired - Fee Related JP2727332B2 (ja) | 1988-10-26 | 1988-10-26 | 半導体バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727332B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3289276B2 (ja) | 1999-05-27 | 2002-06-04 | 日本電気株式会社 | 半導体装置 |
-
1988
- 1988-10-26 JP JP26825788A patent/JP2727332B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02115911A (ja) | 1990-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4887048A (en) | Differential amplifier having extended common mode input voltage range | |
| JPH0584963B2 (ja) | ||
| US5434534A (en) | CMOS voltage reference circuit | |
| JPH0613820A (ja) | エンハンスメント／デプリーション・モード・カスコード電流ミラー | |
| JPH04229315A (ja) | 基準発生器 | |
| EP0880735B1 (en) | Cmos current mirror | |
| JPS61192107A (ja) | Ｍｏｓ電流増幅器 | |
| US4267501A (en) | NMOS Voltage reference generator | |
| JPH0567964B2 (ja) | ||
| JPH1188159A (ja) | チャ−ジポンプ回路 | |
| JP2727332B2 (ja) | 半導体バイアス回路 | |
| JP3334707B2 (ja) | チャージポンプ回路 | |
| US6466083B1 (en) | Current reference circuit with voltage offset circuitry | |
| JPS6299817A (ja) | 定電圧回路 | |
| JP2000330657A (ja) | 半導体装置 | |
| US5719524A (en) | Circuit having an input terminal for controlling two functions | |
| JP2646771B2 (ja) | 半導体集積回路 | |
| JPH0710407Y2 (ja) | 基準電圧発生回路 | |
| JPH0263219A (ja) | チャージポンプ回路 | |
| JPH0566765B2 (ja) | ||
| JPH06244696A (ja) | パワーオンリセット回路 | |
| JP2927803B2 (ja) | 定電圧発生回路 | |
| JPH0218606A (ja) | 定電流回路 | |
| KR930005384Y1 (ko) | 전압제어 저항회로 | |
| JPS61255048A (ja) | 半導体集積回路の内部電源電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |