JP2995804B2 - スイッチングレギュレータのソフトスタート回路 - Google Patents
スイッチングレギュレータのソフトスタート回路Info
- Publication number
- JP2995804B2 JP2995804B2 JP2170286A JP17028690A JP2995804B2 JP 2995804 B2 JP2995804 B2 JP 2995804B2 JP 2170286 A JP2170286 A JP 2170286A JP 17028690 A JP17028690 A JP 17028690A JP 2995804 B2 JP2995804 B2 JP 2995804B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- gate control
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は例えばマイクロポンプ等を駆動する装置に
おいて起動時にその駆動周波数を低くして所定時間経過
後に駆動周波数を高くして定常時の動作を得るようにす
るスイッチングレギュレータのソフトスタート回路に関
する。
おいて起動時にその駆動周波数を低くして所定時間経過
後に駆動周波数を高くして定常時の動作を得るようにす
るスイッチングレギュレータのソフトスタート回路に関
する。
［従来の技術及び発明が解決しようとする課題］ 従来のスイッチングレギュレータはその起動時におい
て電源電圧が立ち上がるまでの間は発振周波数が高くな
り、このため低い電圧での負荷が実質的に増大し、特に
電源が電池の場合にはその消耗が大となる。このような
ことから、起動時には駆動周波数を低くして、電源電圧
が立ち上がってから駆動周波数を所定の値にして駆動す
る方法が考えられている。ところが、コンデンサと抵抗
との組み合わせによりアナログ的に処理しているので、
周波数のバラツキが生じたり、或いはその周波数は一義
的に決定され、任意に周波数を選択することができない
という問題点があった。
て電源電圧が立ち上がるまでの間は発振周波数が高くな
り、このため低い電圧での負荷が実質的に増大し、特に
電源が電池の場合にはその消耗が大となる。このような
ことから、起動時には駆動周波数を低くして、電源電圧
が立ち上がってから駆動周波数を所定の値にして駆動す
る方法が考えられている。ところが、コンデンサと抵抗
との組み合わせによりアナログ的に処理しているので、
周波数のバラツキが生じたり、或いはその周波数は一義
的に決定され、任意に周波数を選択することができない
という問題点があった。
この発明は、このような問題点を解決するためになさ
れたものであり、周波数にバラツキがなく、またその周
波数を適当に選択できるようにしたスイッチングレギュ
レータのソフトスタート回路を提供することを目的とす
る。
れたものであり、周波数にバラツキがなく、またその周
波数を適当に選択できるようにしたスイッチングレギュ
レータのソフトスタート回路を提供することを目的とす
る。
［課題を解決するための手段］ （１）この発明の一つの態様に係るスイッチングレギュ
レータのソフトスタート回路は、起動信号の入力に基づ
いて所定時間後に初期状態解除信号を出力するタイマ
と、発振信号を多段階に分周して複数の分周出力を送出
する分周回路と、分周回路からの複数の分周出力、初期
状態解除信号、及び初期状態の出力信号の周波数を規定
するための第１の制御信号を入力して、初期状態解除信
号がオフのとき（初期状態）は複数の分周出力を第１の
制御信号に基づいて組み合わせた第１のゲート制御信号
を送出し、初期状態解除信号がオンのとき（定常時）は
入力信号をそのまま送出させるための第２のゲート制御
信号を送出するゲート制御回路と、発振信号及び前記の
ゲート制御信号を入力し、ゲート制御信号が第１のゲー
ト制御信号の場合には当該第１のゲート制御信号に対応
した第１の出力信号を送出するゲート回路とを有するも
のである。
レータのソフトスタート回路は、起動信号の入力に基づ
いて所定時間後に初期状態解除信号を出力するタイマ
と、発振信号を多段階に分周して複数の分周出力を送出
する分周回路と、分周回路からの複数の分周出力、初期
状態解除信号、及び初期状態の出力信号の周波数を規定
するための第１の制御信号を入力して、初期状態解除信
号がオフのとき（初期状態）は複数の分周出力を第１の
制御信号に基づいて組み合わせた第１のゲート制御信号
を送出し、初期状態解除信号がオンのとき（定常時）は
入力信号をそのまま送出させるための第２のゲート制御
信号を送出するゲート制御回路と、発振信号及び前記の
ゲート制御信号を入力し、ゲート制御信号が第１のゲー
ト制御信号の場合には当該第１のゲート制御信号に対応
した第１の出力信号を送出するゲート回路とを有するも
のである。
（２）この発明の他の態様に係るスイッチングレギュレ
ータのソフトスタート回路は、起動信号の入力に基づい
て所定時間後に初期状態解除信号を出力するタイマと、
発振信号を多段階に分周して複数の分周出力を送出する
分周回路と、分周回路からの複数の分周出力、初期状態
解除信号、初期状態の出力信号の周波数を規定するため
の第１の制御信号、及び定常状態の出力信号の周波数を
規定するための第２の制御信号を入力して、初期状態解
除信号がオフのとき（初期状態）は複数の分周出力を第
１の制御信号に基づいて組み合わせた第１のゲート制御
信号を送出し、初期状態解除信号がオンのとき（定常
時）は複数の分周出力を第２の制御信号に基づいて組み
合わせた第２のゲート制御信号を送出するゲート制御回
路と、発振信号及び前記のゲート制御信号を入力し、ゲ
ート制御信号が第１のゲート制御信号の場合には当該第
１のゲート制御信号に対応した第１の出力信号を送出
し、ゲート制御信号が第２のゲート制御信号の場合には
当該第２のゲート制御信号に対応した第２の出力信号を
送出するゲート回路とを有するものである。
ータのソフトスタート回路は、起動信号の入力に基づい
て所定時間後に初期状態解除信号を出力するタイマと、
発振信号を多段階に分周して複数の分周出力を送出する
分周回路と、分周回路からの複数の分周出力、初期状態
解除信号、初期状態の出力信号の周波数を規定するため
の第１の制御信号、及び定常状態の出力信号の周波数を
規定するための第２の制御信号を入力して、初期状態解
除信号がオフのとき（初期状態）は複数の分周出力を第
１の制御信号に基づいて組み合わせた第１のゲート制御
信号を送出し、初期状態解除信号がオンのとき（定常
時）は複数の分周出力を第２の制御信号に基づいて組み
合わせた第２のゲート制御信号を送出するゲート制御回
路と、発振信号及び前記のゲート制御信号を入力し、ゲ
ート制御信号が第１のゲート制御信号の場合には当該第
１のゲート制御信号に対応した第１の出力信号を送出
し、ゲート制御信号が第２のゲート制御信号の場合には
当該第２のゲート制御信号に対応した第２の出力信号を
送出するゲート回路とを有するものである。
（３）この発明の他の態様に係るスイッチングレギュレ
ータのソフトスタート回路は、上記（２）のソフトスタ
ート回路の第１のゲート制御信号の周波数は、第２のゲ
ート制御信号の周波数よりも低く設定される。
ータのソフトスタート回路は、上記（２）のソフトスタ
ート回路の第１のゲート制御信号の周波数は、第２のゲ
ート制御信号の周波数よりも低く設定される。
［作 用］ この発明においては、初期状態においてはそのときの
第１のゲート制御信号により分周回路の分周出力に基づ
いた第１の出力信号がゲート回路より送出される。ま
た、定常時においてはそのときの第２のゲート制御信号
によりゲート回路から発振信号又は初期状態より高い周
波数の信号が第２の出力信号として送出される。
第１のゲート制御信号により分周回路の分周出力に基づ
いた第１の出力信号がゲート回路より送出される。ま
た、定常時においてはそのときの第２のゲート制御信号
によりゲート回路から発振信号又は初期状態より高い周
波数の信号が第２の出力信号として送出される。
［実施例］ 第１図はこの発明の一実施例に係るスイッチングレギ
ュレータのソフトスタート回路を示す回路図である。
（10）は初期状態解除信号を発生するタイマ回路であ
り、Ｄ型フリップフロップ回路（11）〜（14）、ゲート
回路（15）及びインバータ（16）から構成されている。
（21）はインバータ回路、（22）はＤ型フリップフロッ
プ回路、（23）はインバータ回路である。（24）はスイ
ッチングレギュレータコントローラであり、インバータ
回路（21）、Ｄ型フリップフロップ回路（22）及びイン
バータ回路（23）を介して駆動指令信号を入力する。
ュレータのソフトスタート回路を示す回路図である。
（10）は初期状態解除信号を発生するタイマ回路であ
り、Ｄ型フリップフロップ回路（11）〜（14）、ゲート
回路（15）及びインバータ（16）から構成されている。
（21）はインバータ回路、（22）はＤ型フリップフロッ
プ回路、（23）はインバータ回路である。（24）はスイ
ッチングレギュレータコントローラであり、インバータ
回路（21）、Ｄ型フリップフロップ回路（22）及びイン
バータ回路（23）を介して駆動指令信号を入力する。
（25）は分周回路であり、Ｄ型フリップフロップ回路
（26）〜（28）から構成され、スイッチングレギュレー
タ（24）の発振周波数を分周する。
（26）〜（28）から構成され、スイッチングレギュレー
タ（24）の発振周波数を分周する。
（30）はゲート制御回路であり、論理ゲート回路（3
1）〜（35），（37），（38）及びインバータ（36），
（39）から構成されている。（40）はナンド回路からな
るゲート回路である。（41）〜（45）はそれぞれインバ
ータ回路であり、（46）はスイッチングトランジスタで
ある。
1）〜（35），（37），（38）及びインバータ（36），
（39）から構成されている。（40）はナンド回路からな
るゲート回路である。（41）〜（45）はそれぞれインバ
ータ回路であり、（46）はスイッチングトランジスタで
ある。
第２図はタイマ回路（10）及びＤ型フリップフロップ
回路（22）の動作を示すタイミングチャートである。周
波数が1Hzのクロック信号（51）がＤ型フリップフロッ
プ回路（11）及び（22）のクロック端子に入力し、この
状態でスタート信号（52）が「Ｈ」になると、スタート
信号（52）はインバータ回路（21）で反転されてＤ型フ
リップフロップ回路（11）〜（14），（22）のリセット
端子に供給され、これらの回路のリセットが解除され
る。そして、Ｄ型フリップフロップ回路（22）がクロッ
ク信号（51）の立ち下がりでラッチしてその反転出力を
インバータ（23）を介して駆動指令信号（53）としてス
イッチングレギュレータコントローラ（24）に出力す
る。
回路（22）の動作を示すタイミングチャートである。周
波数が1Hzのクロック信号（51）がＤ型フリップフロッ
プ回路（11）及び（22）のクロック端子に入力し、この
状態でスタート信号（52）が「Ｈ」になると、スタート
信号（52）はインバータ回路（21）で反転されてＤ型フ
リップフロップ回路（11）〜（14），（22）のリセット
端子に供給され、これらの回路のリセットが解除され
る。そして、Ｄ型フリップフロップ回路（22）がクロッ
ク信号（51）の立ち下がりでラッチしてその反転出力を
インバータ（23）を介して駆動指令信号（53）としてス
イッチングレギュレータコントローラ（24）に出力す
る。
また、タイマ回路（10）においては、クロック信号
（51）を1/4分周しその出力をＤ型フリップフロップ回
路（14）にクロック信号として入力し、インバータ（1
6）を介して初期状態解除信号（54）として送出する。
すなわち、スタート信号（52）が入力してから４秒間は
初期状態解除信号（54）が「Ｌ」であり、この間は後述
するようにゲート制御回路（30）が初期状態として動作
することになる。そして、４秒後には初期状態解除信号
（54）が「Ｈ」になり、初期状態が解除されてゲート制
御回路（30）が定常状態として動作することになる。
（51）を1/4分周しその出力をＤ型フリップフロップ回
路（14）にクロック信号として入力し、インバータ（1
6）を介して初期状態解除信号（54）として送出する。
すなわち、スタート信号（52）が入力してから４秒間は
初期状態解除信号（54）が「Ｌ」であり、この間は後述
するようにゲート制御回路（30）が初期状態として動作
することになる。そして、４秒後には初期状態解除信号
（54）が「Ｈ」になり、初期状態が解除されてゲート制
御回路（30）が定常状態として動作することになる。
第３図は初期状態の動作を示すタイミングチャートで
ある。
ある。
スイッチングレギュレータコントローラ（24）の発振
パルス（55）が分周回路（25）に入力してＤ型フリップ
フロップ回路（26）〜（28）においてそれそれぞれ分周
されて出力信号（56）〜（58）を得る。このとき、制御
信号（61）は「Ｈ」又は「Ｌ」が入力しており、制御信
号（62）は「Ｈ」が入力しているものとする。なお、制
御信号（61）は定常時における出力の周波数を規定する
信号であり、制御信号（62）は初期状態における出力の
周波数を規定する信号である。制御信号（62）は「Ｈ」
のときには発振パルス（55）の周波数を1/4分周した周
波数の出力が取り出され、「Ｌ」のときには発振パルス
（55）の周波数を1/8分周した周波数の出力が取り出さ
れるように動作する。
パルス（55）が分周回路（25）に入力してＤ型フリップ
フロップ回路（26）〜（28）においてそれそれぞれ分周
されて出力信号（56）〜（58）を得る。このとき、制御
信号（61）は「Ｈ」又は「Ｌ」が入力しており、制御信
号（62）は「Ｈ」が入力しているものとする。なお、制
御信号（61）は定常時における出力の周波数を規定する
信号であり、制御信号（62）は初期状態における出力の
周波数を規定する信号である。制御信号（62）は「Ｈ」
のときには発振パルス（55）の周波数を1/4分周した周
波数の出力が取り出され、「Ｌ」のときには発振パルス
（55）の周波数を1/8分周した周波数の出力が取り出さ
れるように動作する。
分周回路（25）のＤ型フリップフロップ回路（26）及
び（27）の反転出力信号（56a）及び（57a）はゲート制
御回路（30）のノア回路（31）に入力して、またＤ型フ
リップフロップ回路（28）の反転出力信号（58a）と制
御信号（62）のインバータ回路（43）で反転された信号
（「Ｌ」）とがナンド回路（32）に入力する。ノア回路
（31）の出力とナンド回路（32）の出力とがナンド回路
（33）に入力するが、ナンド回路（32）の出力は「Ｈ」
に固定されるので（これによりＤ型フリップフロップ回
路（28）の出力信号はそれ以降無視されることにな
る。）、ナンド回路（33）の出力はノア回路（31）の出
力を反転した出力信号となる。ノア回路（34）には初期
状態解除信号（54）（ここでは「Ｌ」）が入力するの
で、この出力信号はナンド回路（33）の出力を反転した
信号が出力する。
び（27）の反転出力信号（56a）及び（57a）はゲート制
御回路（30）のノア回路（31）に入力して、またＤ型フ
リップフロップ回路（28）の反転出力信号（58a）と制
御信号（62）のインバータ回路（43）で反転された信号
（「Ｌ」）とがナンド回路（32）に入力する。ノア回路
（31）の出力とナンド回路（32）の出力とがナンド回路
（33）に入力するが、ナンド回路（32）の出力は「Ｈ」
に固定されるので（これによりＤ型フリップフロップ回
路（28）の出力信号はそれ以降無視されることにな
る。）、ナンド回路（33）の出力はノア回路（31）の出
力を反転した出力信号となる。ノア回路（34）には初期
状態解除信号（54）（ここでは「Ｌ」）が入力するの
で、この出力信号はナンド回路（33）の出力を反転した
信号が出力する。
一方、初期状態解除信号（54）がインバータ回路（3
6）を介してノア回路（37）に入力するのでその出力は
「Ｌ」に固定され、制御信号（61）が無視された状態に
なる。そして、ノア回路（38）にはノア回路（34）の出
力とノア回路（37）の出力（Ｌ）とが入力して、ノア回
路（34）の出力の反転信号がインバータ（39）を介して
ゲート制御信号として送り出される。
6）を介してノア回路（37）に入力するのでその出力は
「Ｌ」に固定され、制御信号（61）が無視された状態に
なる。そして、ノア回路（38）にはノア回路（34）の出
力とノア回路（37）の出力（Ｌ）とが入力して、ノア回
路（34）の出力の反転信号がインバータ（39）を介して
ゲート制御信号として送り出される。
ゲート回路（40）には駆動指令信号（53）、発振パル
ス（55）及び上記のゲート制御信号が入力し、従って、
ゲート回路（40）からはパルス幅が発振パルス（55）の
幅で、発振パルス（55）の周波数に対して1/4分周され
た出力信号（63）が送出され、インバータ（44），（4
5）を介してスイッチングトランジスタ（46）を駆動す
る。
ス（55）及び上記のゲート制御信号が入力し、従って、
ゲート回路（40）からはパルス幅が発振パルス（55）の
幅で、発振パルス（55）の周波数に対して1/4分周され
た出力信号（63）が送出され、インバータ（44），（4
5）を介してスイッチングトランジスタ（46）を駆動す
る。
制御信号（62）を「Ｌ」にした場合には、ナンド回路
（32）に「Ｈ」が入力するので、その出力はＤ型フリッ
プフロップ回路（28）の反転出力信号（58a）の反転信
号が得られ、以下上述の場合と同様にして動作し、ゲー
ト回路（40）からはパルス幅が発振パルス（55）の幅
で、発振パルス（55）の周波数に対して1/8分周された
出力信号（63）が送出される。
（32）に「Ｈ」が入力するので、その出力はＤ型フリッ
プフロップ回路（28）の反転出力信号（58a）の反転信
号が得られ、以下上述の場合と同様にして動作し、ゲー
ト回路（40）からはパルス幅が発振パルス（55）の幅
で、発振パルス（55）の周波数に対して1/8分周された
出力信号（63）が送出される。
以上のようにして初期状態、すなわち初期状態解除信
号（54）が「Ｌ」の間は発振パルス（55）の1/4又は1/8
の周波数の出力パルスが得られる。
号（54）が「Ｌ」の間は発振パルス（55）の1/4又は1/8
の周波数の出力パルスが得られる。
第４図は定常状態における動作を示すタイミングチャ
ートである。ここでは初期状態解除信号（54）が「Ｈ」
になっており、また制御信号（61）は「Ｈ」に設定され
ているものとする。
ートである。ここでは初期状態解除信号（54）が「Ｈ」
になっており、また制御信号（61）は「Ｈ」に設定され
ているものとする。
制御信号（61）（ここでは「Ｈ」）はインバータ（4
1），（42）を介してノア回路（35）に入力するのでそ
の出力は「Ｌ」に固定され、そしてノア回路（35）の出
力「Ｌ」と、初期状態解除信号（54）がインバータ（3
6）で反転された信号「Ｌ」とがノア回路（37）に入力
するのでその出力は「Ｈ」となり、ノア回路（38）及び
インバータ（39）を介してゲート制御信号（ここでは
「Ｈ」）がゲート回路（40）に送り出され、このためゲ
ート回路（40）からは発振パルス（55）の反転信号が出
力信号（63）として取り出される。
1），（42）を介してノア回路（35）に入力するのでそ
の出力は「Ｌ」に固定され、そしてノア回路（35）の出
力「Ｌ」と、初期状態解除信号（54）がインバータ（3
6）で反転された信号「Ｌ」とがノア回路（37）に入力
するのでその出力は「Ｈ」となり、ノア回路（38）及び
インバータ（39）を介してゲート制御信号（ここでは
「Ｈ」）がゲート回路（40）に送り出され、このためゲ
ート回路（40）からは発振パルス（55）の反転信号が出
力信号（63）として取り出される。
また、制御信号（61）を「Ｌ」に設定した場合には、
ノア回路（34）に初期状態解除信号（54）（ここでは
「Ｈ」）が入力してその出力は「Ｌ」に固定され、制御
信号（61）がインバータ（41），（42）を介してノア回
路（35）に入力するので、ノア回路（31）の出力の反転
信号がそれ以降の回路に送り出され、上述の場合と同様
にして動作してゲート回路（40）には発振パルス（55）
の1/4分周されてパルス幅が発振パルス（55）の２倍の
ゲート制御信号が供給され、ゲート回路（40）から周波
数が発振パルス（55）の1/4で、パルス幅が発振パルス
（55）と同じ出力信号（63）が取り出される。
ノア回路（34）に初期状態解除信号（54）（ここでは
「Ｈ」）が入力してその出力は「Ｌ」に固定され、制御
信号（61）がインバータ（41），（42）を介してノア回
路（35）に入力するので、ノア回路（31）の出力の反転
信号がそれ以降の回路に送り出され、上述の場合と同様
にして動作してゲート回路（40）には発振パルス（55）
の1/4分周されてパルス幅が発振パルス（55）の２倍の
ゲート制御信号が供給され、ゲート回路（40）から周波
数が発振パルス（55）の1/4で、パルス幅が発振パルス
（55）と同じ出力信号（63）が取り出される。
なお、上述の実施例においては初期状態として４秒の
設定した場合について説明したがその期間は任意に設定
し得るものであり、またそのときの出力周波数も任意に
設定し得る。
設定した場合について説明したがその期間は任意に設定
し得るものであり、またそのときの出力周波数も任意に
設定し得る。
［発明の効果］ 以上のようにこの発明によれば、初期状態と定常状態
とでその出力周波数を任意に変更できるようにしたの
で、電源電圧が十分立ち上がってから出力周波数を高く
することができ、またディジタル的に処理しているので
周波数にバラツキがなく、また周波数も適宜設定できる
という効果が得られている。
とでその出力周波数を任意に変更できるようにしたの
で、電源電圧が十分立ち上がってから出力周波数を高く
することができ、またディジタル的に処理しているので
周波数にバラツキがなく、また周波数も適宜設定できる
という効果が得られている。
第１図はこの発明の一実施例に係るスイッチングレギュ
レータのソフトスタート回路の回路構成図、第２図〜第
４図はその動作を示すタイミングチャートである。 図において、（１）はタイマ回路、（25）は分周回路、
（30）はゲート制御回路、（40）はゲート回路である。
レータのソフトスタート回路の回路構成図、第２図〜第
４図はその動作を示すタイミングチャートである。 図において、（１）はタイマ回路、（25）は分周回路、
（30）はゲート制御回路、（40）はゲート回路である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村中 司 長野県諏訪市大和３丁目３番５号 セイ コーエプソン株式会社内 (56)参考文献 特開 昭51−124216（ＪＰ，Ａ) 特開 昭64−77466（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 3/00 - 3/44
Claims (3)
- 【請求項１】起動信号の入力に基づいて所定時間後に初
期状態解除信号を出力するタイマと、 発振信号を多段階に分周して複数の分周出力を送出する
分周回路と、 前記分周回路からの複数の分周出力、前記初期状態解除
信号、及び初期状態の出力信号の周波数を規定するため
の第１の制御信号を入力して、前記初期状態解除信号が
オフのときは複数の分周出力を前記第１の制御信号に基
づいて組み合わせた第１のゲート制御信号を送出し、前
記初期状態解除信号がオンのときは入力信号をそのまま
送出させるための第２のゲート制御信号を送出するゲー
ト制御回路と、 前記発振信号及び前記ゲート制御信号を入力し、前記ゲ
ート制御信号が前記第１のゲート制御信号の場合には当
該第１のゲート制御信号に対応した第１の出力信号を送
出し、前記ゲート制御信号が前記第２のゲート制御信号
の場合には前記発振信号を第２の出力信号として送出す
るゲート回路と を有することを特徴とするスイッチングレギュレータの
ソフトスタート回路。 - 【請求項２】起動信号の入力に基づいて所定時間後に初
期状態解除信号を出力するタイマと、 発振信号を多段階に分周して複数の分周出力を送出する
分周回路と、 前記分周回路からの複数の分周出力、前記初期状態解除
信号、初期状態の出力信号の周波数を規定するための第
１の制御信号、及び定常状態の出力信号の周波数を規定
するための第２の制御信号を入力して、前記初期状態解
除信号がオフのときは複数の分周出力を前記第１の制御
信号に基づいて組み合わせた第１のゲート制御信号を送
出し、前記初期状態解除信号がオンのときは複数の分周
出力を前記第２の制御信号に基づいて組み合わせた第２
のゲート制御信号を送出するゲート制御回路と、 前記発振信号及び前記ゲート制御信号を入力し、前記ゲ
ート制御信号が前記第１のゲート制御信号の場合には当
該第１のゲート制御信号に対応した第１の出力信号を送
出し、前記ゲート制御信号が前記第２のゲート制御信号
の場合には当該第２のゲート制御信号に対応した第２の
出力信号を送出するゲート回路と を有することを特徴とするスイッチングレギュレータの
ソフトスタート回路。 - 【請求項３】前記第１のゲート制御信号の周波数は、前
記第２のゲート制御信号の周波数よりも低いことを特徴
とする請求項２記載のスイッチングレギュレータのソフ
トスタート回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170286A JP2995804B2 (ja) | 1990-06-29 | 1990-06-29 | スイッチングレギュレータのソフトスタート回路 |
| KR1019910000871A KR910014609A (ko) | 1990-01-23 | 1991-01-19 | 마이크로 펌프 관리 제어 방법 및 장치 |
| DE69118216T DE69118216T2 (de) | 1990-01-23 | 1991-01-22 | System und Verfahren zur Regelung einer Micropumpe |
| EP91300474A EP0439327B1 (en) | 1990-01-23 | 1991-01-22 | A system and method for controlling a micro-pump |
| US07/644,704 US5157699A (en) | 1990-01-23 | 1991-01-23 | Watchdog timer employing plural counters and discriminator for determining normal operating frequency range of input |
| CN91100509A CN1053664A (zh) | 1990-01-23 | 1991-01-23 | 微电化泵的监控方法和装置 |
| US07/963,888 US5248904A (en) | 1990-01-23 | 1992-10-19 | Switching regulator soft start circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170286A JP2995804B2 (ja) | 1990-06-29 | 1990-06-29 | スイッチングレギュレータのソフトスタート回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0469049A JPH0469049A (ja) | 1992-03-04 |
| JP2995804B2 true JP2995804B2 (ja) | 1999-12-27 |
Family
ID=15902135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2170286A Expired - Fee Related JP2995804B2 (ja) | 1990-01-23 | 1990-06-29 | スイッチングレギュレータのソフトスタート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2995804B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040021887A (ko) * | 2002-09-05 | 2004-03-11 | 페어차일드코리아반도체 주식회사 | 외부에 커패시터가 없는 소프트 스타트 장치 및 그를 갖는파워 서플라이 |
-
1990
- 1990-06-29 JP JP2170286A patent/JP2995804B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040021887A (ko) * | 2002-09-05 | 2004-03-11 | 페어차일드코리아반도체 주식회사 | 외부에 커패시터가 없는 소프트 스타트 장치 및 그를 갖는파워 서플라이 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0469049A (ja) | 1992-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072134A (en) | Internal voltage converter in semiconductor integrated circuit | |
| US4686386A (en) | Power-down circuits for dynamic MOS integrated circuits | |
| JP2541585B2 (ja) | リセット信号発生回路 | |
| JPH04222455A (ja) | インタフェース回路 | |
| AU612090B2 (en) | Power source control apparatus | |
| JPH0736141B2 (ja) | 低消費電力携帯情報器 | |
| JP2995804B2 (ja) | スイッチングレギュレータのソフトスタート回路 | |
| US4737666A (en) | Integrated circuit semiconductor device with reduced power dissipation in a power-down mode | |
| JPS6148726B2 (ja) | ||
| JPS6241271Y2 (ja) | ||
| JPH0468650B2 (ja) | ||
| JP2853718B2 (ja) | 出力制御回路 | |
| JPS6133544A (ja) | マイクロコンピユ−タ | |
| JP2959192B2 (ja) | マイクロコンピュータ | |
| JPH0763146B2 (ja) | スタンバイ回路 | |
| JPH1022819A (ja) | 半導体装置 | |
| JPH07129272A (ja) | クロック速度制御回路 | |
| JP4283717B2 (ja) | 遅延補正回路 | |
| JPS6128426Y2 (ja) | ||
| JPH0619314Y2 (ja) | 降圧回路 | |
| JPH049336B2 (ja) | ||
| JPH01250120A (ja) | クロック制御方式 | |
| JPS6215036B2 (ja) | ||
| JPS61109217U (ja) | ||
| JPH1068763A (ja) | タイミング信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |