JPH0468650B2 - - Google Patents
Info
- Publication number
- JPH0468650B2 JPH0468650B2 JP57077000A JP7700082A JPH0468650B2 JP H0468650 B2 JPH0468650 B2 JP H0468650B2 JP 57077000 A JP57077000 A JP 57077000A JP 7700082 A JP7700082 A JP 7700082A JP H0468650 B2 JPH0468650 B2 JP H0468650B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- power supply
- supply voltage
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009499 grossing Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Power Sources (AREA)
Description
【発明の詳細な説明】
本発明は、システムの動作速度に応じて、内部
機能回路ブロツクへ供給される電源電圧を２種以
上設定できる電源電圧回路を備えた集積回路装置
に関するものである。
機能回路ブロツクへ供給される電源電圧を２種以
上設定できる電源電圧回路を備えた集積回路装置
に関するものである。
近年、低消費電力を目的として相補型MOS集
積回路を使つたシステムが多く用いられるように
なつてきた。一般に相補型MOS集積回路の動作
速度は動作電流に比例し、この動作電流は動作電
圧に比例して大きくなる。従つて、低消費電力化
のためには、動作速度が使用目的を達成する範囲
内で、電源電圧を可能な限り低くすることが望ま
れる。
積回路を使つたシステムが多く用いられるように
なつてきた。一般に相補型MOS集積回路の動作
速度は動作電流に比例し、この動作電流は動作電
圧に比例して大きくなる。従つて、低消費電力化
のためには、動作速度が使用目的を達成する範囲
内で、電源電圧を可能な限り低くすることが望ま
れる。
ところで、マイクロコンピユータ等の汎用に使
用される集積回路では、仕様に明記された電源電
圧の範囲内で内部機能ブロツクを設計する。この
ため、従来は低速動作の内部機能回路ブロツクに
対しても高速動作の機能回路ブロツクと同じ電源
電圧で動作させており、無駄な電力を消費してい
た。この無駄な消費電力を節約するため、所定の
動作速度で内部機能を動作するために必要なクロ
ツク周波数に応じた動作電圧に調整して印加すれ
ば、各内部機能回路ブロツクの電源電圧が動作速
度に対して最適に設定でき、同一仕様設計のマイ
クロコンピユータを低消費電力で使用できる。
用される集積回路では、仕様に明記された電源電
圧の範囲内で内部機能ブロツクを設計する。この
ため、従来は低速動作の内部機能回路ブロツクに
対しても高速動作の機能回路ブロツクと同じ電源
電圧で動作させており、無駄な電力を消費してい
た。この無駄な消費電力を節約するため、所定の
動作速度で内部機能を動作するために必要なクロ
ツク周波数に応じた動作電圧に調整して印加すれ
ば、各内部機能回路ブロツクの電源電圧が動作速
度に対して最適に設定でき、同一仕様設計のマイ
クロコンピユータを低消費電力で使用できる。
本発明は、集積回路へ供給される単一の電源電
圧から、各内部機能回路ブロツクごとの、動作ク
ロツク周波数に応じた２種以上の所定の電圧を発
生させ、これを各内部機能回路ブロツクに供給す
るように構成し、これにより、低消費電力の集積
回路装置を提供するものである。
圧から、各内部機能回路ブロツクごとの、動作ク
ロツク周波数に応じた２種以上の所定の電圧を発
生させ、これを各内部機能回路ブロツクに供給す
るように構成し、これにより、低消費電力の集積
回路装置を提供するものである。
以下、本発明の実施例を図面を用いて説明す
る。第１図は本発明に係る集積回路装置の基本ブ
ロツク図である。この集積回路装置は回路機能動
作のため外部から与えられるクロツクCLIN周波
数に応じて、同一周波数のデユーテイを変調する
周波数−パルス幅変調回路１と、このパルス幅変
調回路１の出力VPWMを直流出力電圧VOに変換す
る平滑回路２と、この平滑回路２出力VOを容量
分割などの手段により、２種類以上の電圧を発生
する電圧発生回路３とから構成され、前記電圧発
生回路３の出力V1〜VNがそれぞれ、内部機能ブ
ロツクB1〜BNへ供給される。
る。第１図は本発明に係る集積回路装置の基本ブ
ロツク図である。この集積回路装置は回路機能動
作のため外部から与えられるクロツクCLIN周波
数に応じて、同一周波数のデユーテイを変調する
周波数−パルス幅変調回路１と、このパルス幅変
調回路１の出力VPWMを直流出力電圧VOに変換す
る平滑回路２と、この平滑回路２出力VOを容量
分割などの手段により、２種類以上の電圧を発生
する電圧発生回路３とから構成され、前記電圧発
生回路３の出力V1〜VNがそれぞれ、内部機能ブ
ロツクB1〜BNへ供給される。
第２図は第１図の基本ブロツク図の周波数−パ
ルス幅変調回路１及び平滑回路２の動作説明図で
ある。回路機能動作のためのクロツク周波数
CLIN入力が周波数−パルス幅変調回路１により
パルス幅変調出力VPWMに変換される。周波数−
パルス幅変調回路１は例えば、トリガ入力可能な
単安定マルチバイブレータ等により形成できる。
また、クロツク入力CLINのエツジ入力タイミン
グからの遅延量Ｔは、前記単安定マルチバイブレ
ータの構成要素の回路定数により一定に定められ
る。もしクロツク入力CLINの周期TOが前記遅延
量Ｔより短かければ、周波数−パルス幅変調回路
の出力VPWMは常にＨレベルとなり、Ｔ＜TOの場
合、TOの周期でＴ期間ＨレベルのVPWM出力が得
られる。これにより、VPWMはCLINの周波数によ
りパルス幅変調されることになる。なお、CLIN
の入力レベルは前記単安定マルチバイブレータト
リガ入力可能なレベルにあればよく、必ずしも外
部電源電圧値VDDまである必要はない。次に、こ
のVPWMを平滑回路２へ入力し内部基準電源電圧
VOを出力させる。この内部基準電源電圧VOは周
波数−パルス幅変調回路出力VPWMを積分して得
られる。なおVPWMのレベルを０（Ｖ）〜VDD（Ｖ）
とする。また、前述のように、遅延量Ｔを単安定
マルチバイブレータの構成要素の定数により一定
に定めている。このため、入力クロツクCLINの
周波数が増加し、TOが短くなると、TOのうちＴ
がVDD（Ｖ）、残りのTO−Ｔが０（Ｖ）であるため、
VPWMが０（Ｖ）に保持される時間が短くなり、内
部基準電源電圧VOは上昇する。さらに入力クロ
ツクCLINの周波数が増加し、TO＜Ｔとなると
VPWMは外部電源電圧VDDに固定されるため、内部
基準電源電圧VOはVDDに固定される。一方、前記
遅延量Ｔを一定にして、入力クロツクCLINの周
波数が低下するとVPWMのデユーテイ比は小さく
なりそのため、VOは減少する。したがつて、本
実施例の回路の場合、動作周波数の範囲により適
当な単安定マルチバイブレータの遅延量Ｔを決定
する必要がある。
ルス幅変調回路１及び平滑回路２の動作説明図で
ある。回路機能動作のためのクロツク周波数
CLIN入力が周波数−パルス幅変調回路１により
パルス幅変調出力VPWMに変換される。周波数−
パルス幅変調回路１は例えば、トリガ入力可能な
単安定マルチバイブレータ等により形成できる。
また、クロツク入力CLINのエツジ入力タイミン
グからの遅延量Ｔは、前記単安定マルチバイブレ
ータの構成要素の回路定数により一定に定められ
る。もしクロツク入力CLINの周期TOが前記遅延
量Ｔより短かければ、周波数−パルス幅変調回路
の出力VPWMは常にＨレベルとなり、Ｔ＜TOの場
合、TOの周期でＴ期間ＨレベルのVPWM出力が得
られる。これにより、VPWMはCLINの周波数によ
りパルス幅変調されることになる。なお、CLIN
の入力レベルは前記単安定マルチバイブレータト
リガ入力可能なレベルにあればよく、必ずしも外
部電源電圧値VDDまである必要はない。次に、こ
のVPWMを平滑回路２へ入力し内部基準電源電圧
VOを出力させる。この内部基準電源電圧VOは周
波数−パルス幅変調回路出力VPWMを積分して得
られる。なおVPWMのレベルを０（Ｖ）〜VDD（Ｖ）
とする。また、前述のように、遅延量Ｔを単安定
マルチバイブレータの構成要素の定数により一定
に定めている。このため、入力クロツクCLINの
周波数が増加し、TOが短くなると、TOのうちＴ
がVDD（Ｖ）、残りのTO−Ｔが０（Ｖ）であるため、
VPWMが０（Ｖ）に保持される時間が短くなり、内
部基準電源電圧VOは上昇する。さらに入力クロ
ツクCLINの周波数が増加し、TO＜Ｔとなると
VPWMは外部電源電圧VDDに固定されるため、内部
基準電源電圧VOはVDDに固定される。一方、前記
遅延量Ｔを一定にして、入力クロツクCLINの周
波数が低下するとVPWMのデユーテイ比は小さく
なりそのため、VOは減少する。したがつて、本
実施例の回路の場合、動作周波数の範囲により適
当な単安定マルチバイブレータの遅延量Ｔを決定
する必要がある。
第３図は多段電圧発生回路３の出力を示す。各
内部機能回路ブロツクB1〜BNの電源電圧V1〜VN
を、内部基準電源電圧VOを基準に、例えば容量
分割等の手段を用いて作る。すなわち、内部基準
電源電圧VOと容量分割比との積の電圧値V1，〜，
VNを得、これを内部機能ブロツクB1，〜，BNへ
接続し供給する。V1，〜，VNは各内部機能回路
ブロツクが動作可能で消費電力が最低となるよう
に設定される。なお、前記容量分割部の各部の容
量分割比を変えることにより２種類以上の定電圧
発生できることは周知なのでここでは省略する。
ここで、VOを外部供給電源電圧VDDより高く設定
した場合でも前記のような手段で構成可能であ
る。
内部機能回路ブロツクB1〜BNの電源電圧V1〜VN
を、内部基準電源電圧VOを基準に、例えば容量
分割等の手段を用いて作る。すなわち、内部基準
電源電圧VOと容量分割比との積の電圧値V1，〜，
VNを得、これを内部機能ブロツクB1，〜，BNへ
接続し供給する。V1，〜，VNは各内部機能回路
ブロツクが動作可能で消費電力が最低となるよう
に設定される。なお、前記容量分割部の各部の容
量分割比を変えることにより２種類以上の定電圧
発生できることは周知なのでここでは省略する。
ここで、VOを外部供給電源電圧VDDより高く設定
した場合でも前記のような手段で構成可能であ
る。
以上のように本発明によれば、電源電圧を、遅
延量Ｔを適切に設定して、各内部機能回路ブロツ
クの動作クロツク周波数に応じた電圧に変換し
て、内部機能回路ブロツクへ供給するので、回路
構成が簡単で素子数も少ない低消費電力の集積回
路装置が構成できる。
延量Ｔを適切に設定して、各内部機能回路ブロツ
クの動作クロツク周波数に応じた電圧に変換し
て、内部機能回路ブロツクへ供給するので、回路
構成が簡単で素子数も少ない低消費電力の集積回
路装置が構成できる。
第１図は本発明の集積回路装置の基本ブロツク
図、第２図は周波数−パルス幅変調回路及び平滑
回路の動作図、第３図は多段電圧発生回路出力波
形図である。 １……周波数−パルス幅変調回路、２……平滑
回路、３……電圧発生回路、B1〜BN……内部機
能回路ブロツク、CLIN……回路機能動作のため
のクロツク入力、VPWM……周波数−パルス幅変
調回路出力、VO……平滑回路部出力、VDD……外
部供給電源電圧、V1〜VN……機能回路の電源電
圧。
図、第２図は周波数−パルス幅変調回路及び平滑
回路の動作図、第３図は多段電圧発生回路出力波
形図である。 １……周波数−パルス幅変調回路、２……平滑
回路、３……電圧発生回路、B1〜BN……内部機
能回路ブロツク、CLIN……回路機能動作のため
のクロツク入力、VPWM……周波数−パルス幅変
調回路出力、VO……平滑回路部出力、VDD……外
部供給電源電圧、V1〜VN……機能回路の電源電
圧。
Claims (1)
- １ クロツク周波数に応じて、クロツクのデユー
テイを変調する周波数−パルス幅変調回路と、前
記周波数−パルス幅変調回路の出力が入力される
平滑回路と、前記平滑回路の出力電圧を２種類以
上の電圧に分割し、内部機能回路ブロツクに供給
する電圧発生回路とを有することを特徴とする集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57077000A JPS58195218A (ja) | 1982-05-08 | 1982-05-08 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57077000A JPS58195218A (ja) | 1982-05-08 | 1982-05-08 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58195218A JPS58195218A (ja) | 1983-11-14 |
| JPH0468650B2 true JPH0468650B2 (ja) | 1992-11-04 |
Family
ID=13621498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57077000A Granted JPS58195218A (ja) | 1982-05-08 | 1982-05-08 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58195218A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07117213B2 (ja) * | 1991-07-18 | 1995-12-18 | 太産工業株式会社 | 石油気化式バーナの燃料戻し装置 |
| AU4320197A (en) | 1996-09-25 | 1998-04-17 | Matsushita Electric Industrial Co., Ltd. | Frequency-voltage conversion circuit, delay amount judgement circuit, system having frequency-voltage conversion circuit, method of adjusting input/output characterictics of frequency-voltage conversion circuit, and apparatus for automatically adjusting input/output |
| US6928559B1 (en) | 1997-06-27 | 2005-08-09 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
| JP5034139B2 (ja) * | 2001-02-07 | 2012-09-26 | 富士通セミコンダクター株式会社 | 電圧発生回路および半導体記憶装置 |
-
1982
- 1982-05-08 JP JP57077000A patent/JPS58195218A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58195218A (ja) | 1983-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2232829A (en) | An internal voltage converter in a semiconductor integrated circuit | |
| JPH0468650B2 (ja) | ||
| JPS54146926A (en) | Computer system | |
| EP0343898A2 (en) | Frequency doupling circuit | |
| JP2703410B2 (ja) | 電圧コンバータ回路 | |
| JPS5811340U (ja) | 任意周波数発生装置 | |
| MY100773A (en) | Frequency to current converter circuit. | |
| JPH0212752Y2 (ja) | ||
| JP3147145B2 (ja) | 低電圧ｉｃ用電源回路 | |
| JP2776533B2 (ja) | 電源制御回路 | |
| JPH0763146B2 (ja) | スタンバイ回路 | |
| JPS63275219A (ja) | 逓倍回路 | |
| JPS58144926U (ja) | 論理回路 | |
| JPS5915134U (ja) | リセツト信号発生機能付電圧安定化回路 | |
| JPS6276818A (ja) | 信号処理回路 | |
| JPS59155614U (ja) | 安定化電源装置 | |
| JPS603414U (ja) | 物理量変換装置 | |
| JPS59187826U (ja) | 安定化電源回路 | |
| JPS619931U (ja) | リセツト信号発生回路 | |
| JPS57147322A (en) | Voltage-controlled oscillator for rectangular wave | |
| JPS5941099U (ja) | パルスモ−タ駆動回路 | |
| JPH0354865B2 (ja) | ||
| KR940020693A (ko) | 클럭신호 발생회로 | |
| JPS6126193U (ja) | 積算時間計 | |
| JPS59126318U (ja) | 安定化電源装置 |