KR940020693A - 클럭신호 발생회로 - Google Patents
클럭신호 발생회로 Download PDFInfo
- Publication number
- KR940020693A KR940020693A KR1019930001526A KR930001526A KR940020693A KR 940020693 A KR940020693 A KR 940020693A KR 1019930001526 A KR1019930001526 A KR 1019930001526A KR 930001526 A KR930001526 A KR 930001526A KR 940020693 A KR940020693 A KR 940020693A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- clock signal
- circuit
- oscillator
- reset
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 로우-파우어 버전용 VPP, VBB전압레벨감지회로와 셀프-리프레쉬 모드 감지회로의 동작을 제어하는 클럭신호를 발생시키는 데에 하나의 발진기 출력을 이용한 클럭신호 발생회로를 사용하므로써, 불필요한 회로의 사용으로 인한 전류의 소모를 줄이고 레이아웃시의 면적을 줄일 수 있는 것에 관한 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 클럭신호발생회로의 블럭도.
제5도는 본 발명의 발진기 리셋 회로도.
Claims (1)
- 외부핀으로부터 입력된신호를 입력으로 하여 CBR 신호를 출력하는 CBR 감지회로와, 상기 CBR 감지회로의 출력인 CBR신호를 입력으로 하여 OSCRESET신호를 출력하는 발진기 리셋회로와, 상기 발진기 리셋회로의 출력인 OSCRESET신호에 의해 제어되며, 특정 주파수를 갖는 클럭신호를 출력하는 발진기와, 상기 발진기의 출력인 클럭신호를 입력으로 하고 상기 발진기 리셋회로의 출력인 OSCRESET신호에 의해 제어되어서, 전압레벨감지 및 셀프-리프레쉬 모드 감지회로의 동작을 제어하는 특정 주파수의 CLK 신호를 출력하는 다수의 주파수 체배기로 이루어지는 것을 특징으로 하는 클럭신호발생회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001526A KR950013800B1 (ko) | 1993-02-05 | 1993-02-05 | 클럭신호 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001526A KR950013800B1 (ko) | 1993-02-05 | 1993-02-05 | 클럭신호 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940020693A true KR940020693A (ko) | 1994-09-16 |
| KR950013800B1 KR950013800B1 (ko) | 1995-11-16 |
Family
ID=19350403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930001526A KR950013800B1 (ko) | 1993-02-05 | 1993-02-05 | 클럭신호 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950013800B1 (ko) |
-
1993
- 1993-02-05 KR KR1019930001526A patent/KR950013800B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950013800B1 (ko) | 1995-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001518A (ko) | 반도체 집적회로 | |
| JPS6427094A (en) | Mos-type semiconductor memory | |
| KR880005746A (ko) | 반도체집적회로 | |
| KR920017125A (ko) | 기판 전위 조정 장치 | |
| KR960036332A (ko) | 논리회로 | |
| KR0165988B1 (ko) | 안정된 부성 전위를 발생시키기 위한 전압 발생기 회로 | |
| JPH0519914A (ja) | 半導体装置の内部降圧回路 | |
| KR920005486A (ko) | 신호지연회로 및 클록신호발생회로 | |
| KR960018901A (ko) | 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법 | |
| KR950004271A (ko) | 반도체 메모리 장치의 전원전압 감지회로 | |
| KR970003242A (ko) | 위상 검출회로 | |
| KR940020693A (ko) | 클럭신호 발생회로 | |
| KR960039328A (ko) | 지연 시간 제어 회로 | |
| KR960025707A (ko) | 반도체메모리소자의 활성싸이클에서 사용되는 승압회로 | |
| KR940012823A (ko) | 클록신호 생성회로 | |
| KR950024433A (ko) | 데이타 출력 회로 및 반도체 기억 장치 | |
| KR970076821A (ko) | 래치회로 | |
| KR960032904A (ko) | 감지된 레벨에 따라 전압을 발생하는 내부전압발생회로 | |
| KR20090074485A (ko) | 차지 펌핑 회로 | |
| JPH0468650B2 (ko) | ||
| KR940019073A (ko) | 플로우팅 감지 회로 | |
| JP3600817B2 (ja) | 電圧比較回路 | |
| KR930022668A (ko) | 배터리 전원형 전자 디바이스를 위한 전압 제어 장치 | |
| KR100186311B1 (ko) | 발진기 회로 | |
| KR890009070A (ko) | 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |