KR920005486A - 신호지연회로 및 클록신호발생회로 - Google Patents

신호지연회로 및 클록신호발생회로 Download PDF

Info

Publication number
KR920005486A
KR920005486A KR1019910014742A KR910014742A KR920005486A KR 920005486 A KR920005486 A KR 920005486A KR 1019910014742 A KR1019910014742 A KR 1019910014742A KR 910014742 A KR910014742 A KR 910014742A KR 920005486 A KR920005486 A KR 920005486A
Authority
KR
South Korea
Prior art keywords
delay
signal
circuit
output
charge pump
Prior art date
Application number
KR1019910014742A
Other languages
English (en)
Other versions
KR950010208B1 (ko
Inventor
히로유키 모테기
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR920005486A publication Critical patent/KR920005486A/ko
Application granted granted Critical
Publication of KR950010208B1 publication Critical patent/KR950010208B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/0013—Avoiding variations of delay due to power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

내용 없음

Description

제목 신호지연회로 및 클록신호발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 신호지연회로의 구성을 나타낸 회로도,
제2도는 상기 실시예회로의 타이밍챠트,
제3도는 본 발명의 다른 실시예에 따른 클록신호발생회로의 구성을 나타낸 회로도.

Claims (6)

  1. 각각이 제어신호에 근거해서 신호지연시간이 제어되는 적어도 1개의 지연단(37,38,39)으로 구성되어, 입력신호(CLKIN)를 지연시켜 출력신호(CLKOUT)를 얻는 제1지연수단(14)과, 상기 제1지연수단(14)에서의 신호지연량을 검출하는 제1논리회로(15), 용량(34)을 구비함과 더불어, 상기 입력신호(CLKIN) 및 상기 제1논리회로(15)의 검출신호에 근거해서 이 용량(34)을 기준전류의 각각 임의배의 전류로 충·방전제어함으로써 직류전압을 발생시킴과 더불어, 이때의 충·방전전류의 능력비가 상기 입력신호(CLKIN)와 상기 제1논리회로(15)의 검출신호와의 펄스폭의 비가 역수로 되도록 설정된 전하펌프회로(12), 상기 전하펌프회로(12)의 출력을 상기 제1지연수단(14)에 제어신호로서 궤환하는 제1궤환수단(13) 및, 상기 제어신호에 초기값을 인가하는 초기값설정수단(16)을 구비한 것을 특징으로 하는 신호지연회로.
  2. 제1항에 있어서, 상기 전하펌프회로(12)의 출력을 상기 제1지연수단(14)으로 궤환하는 상기 제1궤환수단의 도중에 저역통과필터회로(13)가 삽입되어 있는 것을 특징으로 하는 신호지연회로.
  3. 각각이 제어신호에 근거해서 신호지연시간이 제어되는 적어도 1개의 지연단(37,38,39)으로 구성되어 입력신호를 지연시키는 제1지연수단(14)과, 상기 제1지연수단(14)내의 지연단과 동일하게 구성됨과 더불어, 상기 제어신호에 근거해서 신호지연시간이 제어되는 적어도 1개의 지연단(57,58)으로 이루어지는 제2지연수단(17), 용량(34)을 구비하고, 상기 입력신호 및 상기 제1논리회로(15)의 검출신호에 근거해서 상기 용량(34)을 기준전류의 각각 임의배의 전류로 충·방전제어함에 의해 직류전압을 발생시킴과 더불어, 이때의 충·방전 전류의 능력비가 상기 입력신호(CLKIN)와 상기 제1논리회로(15)의 검출신호와의 펄스폭의 비의 역수로 되도록 설정된 전하펌프회로(12), 상기 전하펌프회로(12)의 출력을 상기 제1, 제2의 각 지연수단에 제어신호로서 궤환하는 제1궤환수단, 상기 제2지연수단(17)의 출력을 그 입력측으로 궤환시켜 출력클록신호를 얻기 위한 발진회로(56)를 상기 제2지연수단(17)과 더불어 구성하는 제2궤환수단(55) 및, 상기 제어신호에 초기값을 인가하는 초기값설정수단(16)을 구비한 것을 특징으로 하는 클록신호발생회로.
  4. 제3항에 있어서, 상기 전하펌프회로(12)의 출력을 상기 제1, 제2의 각 지연수단(14,17)으로 궤환하는 상기 제1궤환수단의 도중에 저역통과필터회로(13)가 삽입되어 있는 것을 특징으로 하는 클록신호발생회로.
  5. 각각의 제어신호에 근거해서 신호지연시간이 제어되는 적어도 1개의 지연단으로 구성되어 입력신호(CLKIN)를 지연하는 제1지연수단(14)과, 상기 제1지연수단(14)에서의 입력신호에 대한 신호지연량을 검출하는 지연량검출수단(15), 상기 입력신호(CLKIN)와 상기 지연량검출수단(15)의 검출신호가 공급되고, 양 신호의 펄스폭의 비에 따른 직류전압을 발생하는 전하펌프회로(12), 상기 제1지연수단(14)내의 지연단과 동일하게 구성되고, 상기 제어신호에 근거해서 신호지연시간이 제어되는 적어도 1개의 지연단으로 이루어지는 제2지연수단(17), 상기 전하펌프회로(12)의 출력을 상기 제1, 제2의 각 지연수단(14,17)에 제어신호로서 궤환하는 제1궤환수단(13), 상기 제2지연수단(17)의 출력을 그 입력측으로 궤환시켜 출력클록신호를 얻기 위한 발진회로(56)를 상기 제2지연수단(17)과 더불어 구성하는 제2궤환수단(18), 상기 발진회로(56)에서의 발진주파수를 검출하는 주파수검출수단(19) 및, 상기 발진주파수검출수단(19)의 출력에 따라 상기 전하펌프회로(12)에서의 용량이 충전 또는 방전을 일정기간 계속 또는 정지시키는 제어수단(G1)을 구비한 것을 특징으로 하는 클록신호발생회로.
  6. 제1항에 있어서, 상기 주파수검출수단은 상기 발진회로(56)의 출력이 클록신호로서 공급되고, 상기 입력신호가 리셋트신호로서 각각 공급되는 카운터회로(71,72)로 구성되어 있는 것을 특징으로 하는 클로신호발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910014742A 1990-08-24 1991-08-24 신호지연회로 및 클록신호발생회로 KR950010208B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2223620A JP2597739B2 (ja) 1990-08-24 1990-08-24 信号遅延回路、クロック信号発生回路及び集積回路システム
JP02-223620 1990-08-24

Publications (2)

Publication Number Publication Date
KR920005486A true KR920005486A (ko) 1992-03-28
KR950010208B1 KR950010208B1 (ko) 1995-09-11

Family

ID=16801061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910014742A KR950010208B1 (ko) 1990-08-24 1991-08-24 신호지연회로 및 클록신호발생회로

Country Status (4)

Country Link
US (1) US5221863A (ko)
EP (1) EP0472211A1 (ko)
JP (1) JP2597739B2 (ko)
KR (1) KR950010208B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298866A (en) * 1992-06-04 1994-03-29 Kaplinsky Cecil H Clock distribution circuit with active de-skewing
EP0741390A3 (en) * 1995-05-01 1997-07-23 Ibm Reference voltage generator for correcting the threshold voltage
US5825226A (en) * 1995-09-18 1998-10-20 International Business Machines Corporation Delay equalization apparatus and method
US5744992A (en) * 1995-12-20 1998-04-28 Vlsi Technology, Inc. Digital phase shifter
US6115769A (en) * 1996-06-28 2000-09-05 Lsi Logic Corporation Method and apparatus for providing precise circuit delays
US6408195B1 (en) * 1996-07-04 2002-06-18 Seiko Instruments Inc. Semiconductor integrated circuit for communication and battery saving method for the same
US6557066B1 (en) 1999-05-25 2003-04-29 Lsi Logic Corporation Method and apparatus for data dependent, dual level output driver
US6294937B1 (en) 1999-05-25 2001-09-25 Lsi Logic Corporation Method and apparatus for self correcting parallel I/O circuitry
US6891399B2 (en) * 2003-03-13 2005-05-10 International Business Machines Corporation Variable pulse width and pulse separation clock generator
US20050175344A1 (en) * 2004-02-06 2005-08-11 Utstarcom, Inc. System and apparatus for a carrier class WDM PON accommodating multiple services or protocols
JP4583042B2 (ja) * 2004-02-13 2010-11-17 凸版印刷株式会社 Ｄｌｌ回路
JP4558347B2 (ja) * 2004-02-27 2010-10-06 凸版印刷株式会社 Ｄｌｌ回路
US20060083513A1 (en) * 2004-10-14 2006-04-20 Huang William X System and apparatus for a carrier class WDM PON providing trunk protection with increased fiber utilization, distance and bandwidth
JP4244045B2 (ja) * 2005-09-08 2009-03-25 ソニー株式会社 記録装置および方法、並びにプログラム
US7671644B2 (en) * 2006-05-24 2010-03-02 Micron Technology Inc. Process insensitive delay line
US7609104B2 (en) * 2006-10-26 2009-10-27 Toshiba America Electronic Components, Inc. Spread spectrum clock generator
MY176739A (en) 2013-10-02 2020-08-20 Velocity Magnetic Inc Solid state energy storage and management system
JP6339406B2 (ja) * 2014-05-08 2018-06-06 ローム株式会社 可変遅延回路
US10473530B2 (en) * 2017-08-18 2019-11-12 Qualcomm Incorporated Apparatus and method for generating temperature-indicating signal using correlated-oscillators

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922141A (en) * 1986-10-07 1990-05-01 Western Digital Corporation Phase-locked loop delay line
GB2197553A (en) * 1986-10-07 1988-05-18 Western Digital Corp Phase-locked loop delay line
JPH021620A (ja) * 1987-11-30 1990-01-05 Toshiba Corp 電圧制御発振回路
JP2531742B2 (ja) * 1988-05-17 1996-09-04 株式会社東芝 電圧制御発振回路
US4899071A (en) * 1988-08-02 1990-02-06 Standard Microsystems Corporation Active delay line circuit
SE469203B (sv) * 1988-11-18 1993-05-24 Ellemtel Utvecklings Ab Foerfarande och anordning foer att restaurera en datasignal
JP2635789B2 (ja) * 1989-01-17 1997-07-30 株式会社東芝 信号遅延回路及び該回路を用いたクロック信号発生回路
US4902986B1 (en) * 1989-01-30 1998-09-01 Credence Systems Corp Phased locked loop to provide precise frequency and phase tracking of two signals
US5562411A (en) * 1995-10-20 1996-10-08 Carrier Corporation Fan mounting arrangement

Also Published As

Publication number Publication date
US5221863A (en) 1993-06-22
KR950010208B1 (ko) 1995-09-11
JP2597739B2 (ja) 1997-04-09
EP0472211A1 (en) 1992-02-26
JPH04105411A (ja) 1992-04-07

Similar Documents

Publication Publication Date Title
KR920005486A (ko) 신호지연회로 및 클록신호발생회로
EP0053014B1 (en) Clock generator circuit
US5589793A (en) Voltage booster circuit of the charge-pump type with bootstrapped oscillator
US5216588A (en) Charge pump with high output current
KR100351335B1 (ko) 광역주파수범위를가지는cmos전압제어된발진기
CA1042520A (en) Fet load gate compensator
EP0805553A1 (en) Voltage-controlled oscillator and phase lock circuit incorporating this oscillator
US4975605A (en) Synchronous delay line with automatic reset
KR950030161A (ko) 반도체 기억장치
KR880005746A (ko) 반도체집적회로
US6388479B1 (en) Oscillator based power-on-reset circuit
US4994695A (en) Synchronous delay line with quadrature clock phases
US9973081B1 (en) Low-power low-duty-cycle switched-capacitor voltage divider
US5469110A (en) Charge pumping circuit using non-overlapping clock control
US6091271A (en) Frequency doubling method and apparatus
US5539348A (en) Precise delay line circuit with predetermined reset time limit
US4353030A (en) Pulse frequency multiplier circuit
US5923201A (en) Clock signal generating circuit
US4553054A (en) Power on reset circuit for microprocessor
JPH0677781A (ja) 発振回路
KR100316982B1 (ko) 2개의 ｎ-채널 ｍｏｓ 트랜지스터로 구성된 푸시풀형 출력회로를 갖는 반도체 메모리 장치
JPS5636225A (en) Phase comparing circuit
JP3392278B2 (ja) 発振器
KR100572308B1 (ko) 주파수 체배기_
JP3673037B2 (ja) 波形整形回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee