JPS6276818A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPS6276818A JPS6276818A JP21478885A JP21478885A JPS6276818A JP S6276818 A JPS6276818 A JP S6276818A JP 21478885 A JP21478885 A JP 21478885A JP 21478885 A JP21478885 A JP 21478885A JP S6276818 A JPS6276818 A JP S6276818A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- signal
- mos
- oscillator
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発振器の能力を越える超低周波信号等を得よう
とするような場合に、発振器等に接続し、分周等の信号
処理を行うための信号処理回路に関するものであ。
とするような場合に、発振器等に接続し、分周等の信号
処理を行うための信号処理回路に関するものであ。
従来、発振器の能力を越える超低周波信号等を使用する
ような場合、発振器の出力をプリント基板等のにに構成
した分周回路等の信号処理回路に接続し、その出力を使
用していたが、この信号処理回路には外部から専用電源
を供給しなければならなかった。
ような場合、発振器の出力をプリント基板等のにに構成
した分周回路等の信号処理回路に接続し、その出力を使
用していたが、この信号処理回路には外部から専用電源
を供給しなければならなかった。
上述した従来の信号処理回路では、外部から電源供給が
必要なため、専用電源装置を置くスペースが必要である
とともに信号処理回路と電源装置間の配線が煩雑である
という欠点があった。
必要なため、専用電源装置を置くスペースが必要である
とともに信号処理回路と電源装置間の配線が煩雑である
という欠点があった。
本発明の目的は、このような欠点のない信号処理回路を
提供することにある。
提供することにある。
ｃ問題点を解決するための手段〕
本発明は、信号発生回路からの出力信号に対して信号処
理を行う信号処理回路において、前記信号発生回路から
の出力信号を入力とし、入力された信号のもつ電力を充
電するコンデンサを有する充電回路と、この充電回路か
らの充電電力で動作され、前記信号発生回路からの出力
信号に対して信号処理を行うＣ−ＭＯＳ信号処理部とを
備えることを特徴としている。
理を行う信号処理回路において、前記信号発生回路から
の出力信号を入力とし、入力された信号のもつ電力を充
電するコンデンサを有する充電回路と、この充電回路か
らの充電電力で動作され、前記信号発生回路からの出力
信号に対して信号処理を行うＣ−ＭＯＳ信号処理部とを
備えることを特徴としている。
次に本発明の実施例について図面を参照して説明する。
第１図は発振器に接続される本発明による信号処理回路
の一実施例である。この信号処理回路は、充電回路２と
、Ｃ−ＭＯ３により構成された信号処理部６と、（＞Ｍ
ＯＳバッファ７とにより構成されている。充電回路２は
、逆流防止用のダイオード４と、電流制限用抵抗５と、
コンデンサ３とを有している。
の一実施例である。この信号処理回路は、充電回路２と
、Ｃ−ＭＯ３により構成された信号処理部６と、（＞Ｍ
ＯＳバッファ７とにより構成されている。充電回路２は
、逆流防止用のダイオード４と、電流制限用抵抗５と、
コンデンサ３とを有している。
発振器１は充電回路２のダイオード４のアノードとＣ−
ＭＯＳバッファ７の入力端子とに接続され、ダイオード
４のカソードば抵抗５の一端に接続され、抵抗５の他端
はコンデンサ３の一端に接続され、コンデンサ３の他端
は接地されている。
ＭＯＳバッファ７の入力端子とに接続され、ダイオード
４のカソードば抵抗５の一端に接続され、抵抗５の他端
はコンデンサ３の一端に接続され、コンデンサ３の他端
は接地されている。
コンデンサ３の前記一端は、Ｃ−ＭＯＳバッファ７とＣ
−ＭＯＳ信号処理部６の電源端子に接続されている。Ｃ
−ＭＯＳバッファ７の出力端子はＣ−ＭＯ３信号処理部
６の入力端子に接続され、Ｃ−ＭＯ３信号処理部６の出
力端子は信号処理回路の出力端子８を構成している。な
お、Ｃ−ＭＯ３信号処理部６の前段のＣ−ＭＯＳバッフ
ァ７は入力信号のレベルをＣ−ＭＯ３信号処理部６の電
源電圧ＶＤＤにレベルシフトするためのものである。
−ＭＯＳ信号処理部６の電源端子に接続されている。Ｃ
−ＭＯＳバッファ７の出力端子はＣ−ＭＯ３信号処理部
６の入力端子に接続され、Ｃ−ＭＯ３信号処理部６の出
力端子は信号処理回路の出力端子８を構成している。な
お、Ｃ−ＭＯ３信号処理部６の前段のＣ−ＭＯＳバッフ
ァ７は入力信号のレベルをＣ−ＭＯ３信号処理部６の電
源電圧ＶＤＤにレベルシフトするためのものである。
次に、本実施例の動作を説明する。まず、発振器１より
出力された信号のもつ電力の直流分が充電回路２のコン
デンサ３に逆流防止用のダイオード４および電流制限用
抵抗５を通して充電される。
出力された信号のもつ電力の直流分が充電回路２のコン
デンサ３に逆流防止用のダイオード４および電流制限用
抵抗５を通して充電される。
この充電電力はそのまま、Ｃ−ＭＯＳバッファ７と、Ｃ
−ＭＯ３により構成された信号処理部６との電源として
供給されるが、Ｃ−ＭＯ３の消費電力が非常に小さいた
め、しだいに充電回路２の出力電圧は上昇し、発振器１
からの入力信号のピーク電圧よりダイオード４の順方向
電圧（約０． ７Ｖ）だけ低い電圧で飽和する。信号処
理部６はこの飽和電圧で十分動作可能となる。
−ＭＯ３により構成された信号処理部６との電源として
供給されるが、Ｃ−ＭＯ３の消費電力が非常に小さいた
め、しだいに充電回路２の出力電圧は上昇し、発振器１
からの入力信号のピーク電圧よりダイオード４の順方向
電圧（約０． ７Ｖ）だけ低い電圧で飽和する。信号処
理部６はこの飽和電圧で十分動作可能となる。
一方、発振器１からの出力信号は、Ｃ−ＭＯＳバッファ
７に入力され、バッファ７によって入力信号のレベルが
Ｃ−ＭＯＳ信号処理部の電源電圧ＶＤＯにレベルシフト
されたのち、Ｃ−Ｍ ＯＳ信号処理部６に入力される。
７に入力され、バッファ７によって入力信号のレベルが
Ｃ−ＭＯＳ信号処理部の電源電圧ＶＤＯにレベルシフト
されたのち、Ｃ−Ｍ ＯＳ信号処理部６に入力される。
信号処理部６において分周等の信号処理を行い、出力端
子８に出力信号を出力する。この出力信号のレベルは充
電回路２の飽和電圧と等しくなり発振器ｌの出力信号の
レベルより約０．７ｖ低くなるが、必要とする出力信号
レベルに対して発振器１の出力信号のレベルを０．７Ｖ
高く設定しておけば、必要とする出力信号レベルが得ら
れる。
子８に出力信号を出力する。この出力信号のレベルは充
電回路２の飽和電圧と等しくなり発振器ｌの出力信号の
レベルより約０．７ｖ低くなるが、必要とする出力信号
レベルに対して発振器１の出力信号のレベルを０．７Ｖ
高く設定しておけば、必要とする出力信号レベルが得ら
れる。
以上の実施例では、発振器に接続される信号処理回路に
ついて説明したが、接続される対象は発振器に限るもの
ではなく、一般に、Ｃ−ＭＯ３信号処理部で処理し得る
信号を発生する回路であればいかなるものであってもよ
く、また信号処理部における処理も分周に限るものでは
ない。
ついて説明したが、接続される対象は発振器に限るもの
ではなく、一般に、Ｃ−ＭＯ３信号処理部で処理し得る
信号を発生する回路であればいかなるものであってもよ
く、また信号処理部における処理も分周に限るものでは
ない。
以上説明したように本発明による信号処理回路は外部か
らの専用電源を供給することなく単に信号発生回路に接
続するだけで、分周出力等の信号処理出力が得られるた
め、従来の信号処理回路を使用する場合と比較して、専
用に電源を用意する、α・要がなく電源を置くスペース
が不要であるとともに電源の配線も不要となるため煩雑
さが解消されるという効果がある。
らの専用電源を供給することなく単に信号発生回路に接
続するだけで、分周出力等の信号処理出力が得られるた
め、従来の信号処理回路を使用する場合と比較して、専
用に電源を用意する、α・要がなく電源を置くスペース
が不要であるとともに電源の配線も不要となるため煩雑
さが解消されるという効果がある。
第１図は本発明による信号処理回路の一実施例を示す図
である。 １・・・・・発振器 ２・・・・・充電回路 ３・・・・・コンデンサ ４・・・・・逆流防止用ダイオード ５・・・・・電流制限用抵抗 ６・・・・・Ｃ−ＭＯ３信号処理部 ７・ ・ ・・・Ｃ−ＭＯＳバッファ ８・・・・・出力端子
である。 １・・・・・発振器 ２・・・・・充電回路 ３・・・・・コンデンサ ４・・・・・逆流防止用ダイオード ５・・・・・電流制限用抵抗 ６・・・・・Ｃ−ＭＯ３信号処理部 ７・ ・ ・・・Ｃ−ＭＯＳバッファ ８・・・・・出力端子
Claims (1)
- （１）信号発生回路からの出力信号に対して信号処理を
行う信号処理回路において、前記信号発生回路からの出
力信号を入力とし、入力された信号のもつ電力を充電す
るコンデンサを有する充電回路と、この充電回路からの
充電電力で動作され、前記信号発生回路からの出力信号
に対して信号処理を行うＣ−ＭＯＳ信号処理部とを備え
ることを特徴とする信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21478885A JPS6276818A (ja) | 1985-09-30 | 1985-09-30 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21478885A JPS6276818A (ja) | 1985-09-30 | 1985-09-30 | 信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6276818A true JPS6276818A (ja) | 1987-04-08 |
Family
ID=16661539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21478885A Pending JPS6276818A (ja) | 1985-09-30 | 1985-09-30 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276818A (ja) |
-
1985
- 1985-09-30 JP JP21478885A patent/JPS6276818A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635776A (en) | Charge pump voltage converter | |
| US7099167B2 (en) | Step-down circuit, power supply circuit, and semiconductor integrated circuit | |
| US4638184A (en) | CMOS bias voltage generating circuit | |
| KR940010463A (ko) | 저(low)전압 전력 공급원상에서 동작하는 전하 펌프 | |
| GB2232829A (en) | An internal voltage converter in a semiconductor integrated circuit | |
| JPS62290352A (ja) | 直流電圧発生回路 | |
| JP2006314130A (ja) | 低電力発振器 | |
| JPS6276818A (ja) | 信号処理回路 | |
| JPH10313235A (ja) | Ｖ／ｆ変換回路 | |
| EP0589164A1 (en) | Data slicer with hold | |
| JPH0336099Y2 (ja) | ||
| EP0245908B1 (en) | Switched direct voltage converter | |
| KR910008567Y1 (ko) | 전자악기의 비브라토 발진회로 | |
| KR870003013Y1 (ko) | 바이어스 전압이 필요없는 단안정 멀티 바이브레이터 | |
| JP3424198B2 (ja) | ダイレクト・デジタル・シンセサイザ | |
| KR100431337B1 (ko) | 소프트스타트업발진회로 | |
| JP4120342B2 (ja) | チャージポンプ型昇圧回路 | |
| KR910008284Y1 (ko) | 수직 귀선 전압 발생장치 | |
| JP2568743B2 (ja) | 電圧制御発振装置 | |
| EP0353492A3 (en) | Low current cmos translator circuit | |
| KR890001356Y1 (ko) | 합성 비디오신호의 디지탈 동기신호 분리용 집적회로 | |
| JP2768013B2 (ja) | 分周器 | |
| KR860000309Y1 (ko) | 전원전압 부스팅 회로 | |
| JPH10209373A (ja) | 集積回路 | |
| KR900001113B1 (ko) | 합성 비디오신호의 디지탈 동기신호 분리용 집적회로 |