KR900001113B1 - 합성 비디오신호의 디지탈 동기신호 분리용 집적회로 - Google Patents

Abstract

내용 없음.

Description

합성 비디오신호의 디지털 동기신호 분리용 집적회로

제1도는 종래의 디지털 동기신호 분리용 집적회로.

제2도는 본 발명에 따른 합성 비디오신호의 디지탈 동기신호 분리용 집적회로의 블록도.

제3도는 제2도의 본발명에 따른 블록도의 일실시예의 구체회로도.

제4도는 제3도의 각 부분의 동작파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 증폭기 2 : 공진회로

3 : 비교전압발생회로 4 : 비교기

5 : 드라이브회로 6 : 정전압발생회로

본 발명은 합성 비디오신호중의 디지털 동기신호를 검출해낼 수 있는 집적회로의 개량에 관한 것이다.

합성 비디오신호중 특별한 정보처리를 위해 디지털 정보가 실려 있을때는 이 정보처리를 위한 기본클럭신호의 동기를 위해 특정한 주파수로된 디지털 동기신호가 실려서 들어오게 된다.

종래의 디지털 동기신호를 분리해 내는 집적회로는 제1도와 같은 구성을 하고 있었다. 이와 같은 종래의 디지털 동기신호를 분리하는 집적회로에 있어서는 비교기(4)내의 트랜지스터 Q₆의 콜렉터와 저항 R₈이 전원전압 Vcc 에 직접 연결이 되어있어 전원스파이크(Spike)와 같은 전원잡음이나 험(hum)등이 비교기(4)의 출력에 영향을 미치게된다.

또한 트랜지스터 Q₈과 Q₉로 구성된 비교기(4)내의 정전류(Current Source)회로는 트랜지스터 Q₈과 Q₉의 베이스 에미터간 전압 V_BE가 같지 않을 경우 (Mismatch)에는 정전류회로의 동작을 하지 못하게 된다.

또한 트랜지스터 Q₈과 Q₉로 구성된 비교기(4)내의 정전류(Carremt Source)회로는 트랜지스터 Q₈과 Q₉의 베이스에미터간 전압 V_BE가 같지 않을 경우 (Mismatch)에는 정전류 회로의 동작을 하지 못하게 된다.

즉 두 트랜지스터 Q₈,Q₉의 베이스에미터간 전압 V_BE전압차가 수밀리볼트(mV)로 되어도 콜렉터 전류는 4%의 오차가 발생하며 온도의 변화가 있을경우에는 더욱 큰 오차가 일어나게 된다.

이러한 전류의 오차는 심할 경우 출력 트랜지스터 Q₁₃의 베이스에미터 포화전압에 영향을 주어 트랜지스터 Q₁₃의 스위칭 동작이 오동작을 일으킬 우려가 있다. 종래의 디지털 동기신호 분리회로의 드라이브회로(5)에서 출력 트랜지스터 Q₁₃의 축적된 전하의 방전루트는 저항 R₁₁로 구성되어 있기 때문에 출력 트랜지스터의 짧은 상승시간, 하강시간을 얻는데 어려운 점이 있었다.

따라서 본발명의 목적은 전원전압 및 온도의 영향을 극소화시키며 출력의 스위칭 속도를 빠르게 하여 디지털 동기 신호를 정확히 분리해 내는 집적회로를 제공함에 있다.

이하 본발명을 첨부도면을 참조하여 상세히 설명한다.

제2도는 본발명에 따른 디지털 동기분리회로의 블록도로서 증폭회로(1), 공진회로(2), 비교전압발생회로(3), 비교기(4) 및 드라이브회로(5)와 정전압발생회로(6)로 구성된다.

합성비디오신호(a)가 증폭회로(1)로 입력되면 전압증폭을 하게되며, 이 증폭된 전압은 상기 증폭회로(1)의 부하로 되어 있는 공진회로(2)에 입력되어 상기 합성 비디오신호(a)중의 디지털 동기신호의 주파수로 공진을 하고 증폭된다.

이 공진회로(2)로 부터의 공진 출력전압과 비교전압발생회로(3)의 출력전압인 비교전압이 정전압발생회로(6)에 의해 전압이 바이어스된 비교기(4)에 입력되어 전압비교를 함으로써 디지털 동기신호만이 상기 비교기(4)로부터 출력되며 드라이브회로(5)에 의해 필요한 적정레벨의 전압값으로 상기 디지털 동기신호가 출력하게 된다.

제3도는 제2도인 블록도의 구체회로도로서 도면중 Q₂₀-Q₄₂는 트랜지스터, R₂₀-R₃₉는 저항, C₁₀-C₁₂는 캐패시터, L은 인덕터, Vcc는 전원전압, V_BB는 TTL 레벨 출력을 내기위한 5볼트의 전원전압이다. 이중 캐패시터 C₁₀-C₁₂와 저항 R₃₃, 인덕터 L은 외부소자이다.

상술한 제2도의 블록도중 증폭회로(1)는 제3도의 트랜지스터 Q₂₀-Q₂₄와 저항 R₂₀-R₂₂및 캐패시터 C₁₀부분에 대응하며, 공진회로(2)는 캐패시터 C₁₁과 인덕터 L의 병렬회로에 대응하며, 비교전압발생회로(3)는 저항 R₂₇과 R₂₈의 구성부분에 대응하고, 비교기(4)는 캐패시터 C₁₂와 트랜지스터 Q₂₅-Q₂₈과 저항 R₂₃-R₂₆및 R₃₀의 구성부분에 대응하고, 드라이브회로(5)는 트랜지스터 Q₂₉-Q₃₂와 저항 R₂₉및 R₃₁-R₃₃의 구성부분에 대응하고, 정전압발생회로(6)는 트랜지스터 Q₃₃-Q₄₂와 저항 R₃₄-R₃₉로 구성된 부분에 각각 대응한다.

제4a도-4d도는 본 발명에 다른 제3도의 구체회로도의 각 부분의 파형도로서 도면중 시간 T₁은 동기시간, T₂는 버어스트신호기간, T₃는 디지털동기신호기간으로 특정 주파수의 구형파로 구성되어 있다.

또한 T₄는 디지털 정보가 들어있는 시간이다.

이하 본 발명에 따른 제3도는 구체회로도를 제4도의 파형도를 참조하여 상세히 설명한다.

제4a도에 도시한 합성 비디오신호(a)가 입력 단자 I로 증폭회로(1)의 결합 캐패시터 C₁₀을 통해 트랜지스터 Q₂₀의 베이스로 입력되면, 상기 합성 비디오신호(a)가 동상으로 크랜지스터 Q₂₁의 콜렉터에 출력되어 공진회로(2)로 입력된다.

여기서 트랜지스터 Q₂₂, Q₂₃, Q₂₄는 정전류회로가 되며, 트랜지스터 Q₂₂및 Q₂₃은 각각 트랜지스터 Q₂₀및 Q₂₁의 능동부하의 역할을 하게된다.

한편 공진회로(2)는 상기 증폭회로(1)의 부하가 되기도 한다.

따라서, 상기 합성 영상신호(a)는 디지털 동기신호의 주파수에서 공진하도록 캐패시터 C₁₁와 인덕터 L로 구성된 공진회로(2)에서 공진되고 증폭되어 반전된 신호로 결합 캐패시터 C₁₂를 통해 트랜지스터 Q₂₅의 베이스로 입력된다.

트랜지스터 Q₂₅의 베이스로 입력되는 파형은 제4b도와 같다.

여기서b는 증폭되어 반전된 신호이며 e는 저항 R₂₃과 R₂₄로 이루어진 전압으로 저항 R₂₃과 R₂₄는 같은 값이므로 e는

가 된다.

비교전압발생회로(3)의 전압도 저항 R₂₇과 R₂₈의 값이 같으므로

가 된다. 비교기(4)의 트랜지스터 Q₂₆의 콜렉터와 저항 R₂₅는 정전압발생회로(6)에 연결되어 있으므로 전원전압의 잡음이나 험(hum)이 비교기(4)의 출력에 영향을 주지 못한다.

정전압발생회로(6)는 베이스가 서로 접속된 트랜지스터 Q₃₄와 Q₄₀의 에미터와 전원공급전압 Vcc 사이에 각각 저항 R₃₄R₃₆이 접속되고 상기 트랜지스터 Q₃₄와 Q₄₀의 베이스와 접지사이에 트랜지스터 Q₄₁의 에미터와 콜렉터를 각각 접속하고 상기 트랜지스터 Q₄₁의 베이스는 상기 트랜지스터 Q₄₀의 콜렉터와 접속되며 저항 R₃₈을 통해 접지되는 정전류회로를 구비하고 있다.

상기 정전류회로에서 저항 R₃₄와 R₃₆의 비에 의해 트랜지스터 Q₃₄의 콜렉터전류와 저항 R₃₈에 흐르는 전류의 비가 일정하게 결정된다.

또한 트랜지스터 Q₄₁은 상기 전류비를 한층 일정하게 유지하기 위한 제어트랜지스터로 사용된다.

따라서 트랜지스터 Q₃₄의 콜렉터에 흐르는 정전류는 다이오우드접속 트랜지스터 Q₃₃및 제너다이오우드 접속 트랜지스터 Q₃₅와 다이오우드접속 트랜지스터 Q₃₆-Q₃₉의 직렬접속에 분류된다.

또한 상기 트랜지스터 Q₃₃의 에미터는 비교회로(4)의 저항 R₂₅와 트랜지스터 Q₂₆의 콜렉터에 접속되며 상기 다이오우드 스트링중 트랜지스터 Q₃₈의 콜렉터는 상기 비교회로(4)의 정전류원이 되는 트랜지스터 Q₂₇과 Q₂₈의 베이스에 접속이 된다.

그러므로 상기 트랜지스터 Q₃₄와 Q₄₀의 온도변화에 따른 베이스 에미터간 전압특성에 의한 정전류와 상기 다이오우드 접속 트랜지스터 Q₃₃의 베이스 에미터간의 온도특성(온도가 올라가면 베이스 에미터간 전압이 감소)에 의한 정전류로 상기 비교회로(4)의 저항 R₂₅와 트랜지스터 Q₂₆의 콜렉터에 정전류를 공급하게 되며 또한 마찬가지로 상기 트랜지스터 Q₂₇과 Q₂₈의 베이스에 정전류를 공급하여 온도의 변화에 따른 안정된 동작을 할 수 있게하며 전원전압 변동에 대해 상기 제너다이오우드 접속 트랜지스터 Q₃₅의 동작에 의해 일정 정전압이 유지되어 상기 비교회로(4)는 안정된 동작을 할 수 있게 된다.

또한 정전류회로(6)는 저항 R₃₇-R₃₉와 트랜지스터 Q₄₂로 구성된 정전류회로를 구비하여 트랜지스터 Q₄₂의 콜렉터와 저항 R₃₇에 흐르는 정전류를 발생시킨다.

따라서 저항 R₃₈의 전압강화와 트랜지스터 Q₄₂의 베이스 에미터간의 온도특성에 의한 저항 R₃₈의 전압강하의 정전압을 드라이브회로(5)의 트랜지스터 Q₃₁의 베이스로 인가하여 에미터측의 전압상태에 따른 정확한 온, 오프 동작을 도모할 수 있다.

또한 비교기(4)의 트랜지스터 Q₂₇, Q₂₈과 저항 R₂₆, R₃₀으로 구성되어 있는 정전류회로는 정전류회로의 기준전압을 정전압발생회로(6)의 트랜지스터 Q₂₈의 콜렉터 전압을 사용하였으므로 전원전압의 변동에 영향을 받지 않을 뿐만 아니라 저항 R₂₆과 R₃₀의 저항비에 의해 트랜지스터 Q₂₇과 Q₂₈의 콜렉터 전류가 결정되므로 온도 변화나 베이스 에미터간의 전압 V_BE의 비매칭(mismatching)에 의한 영향이 제거되었다.

드라이브회로(6)의 트랜지스터 Q₂₉의 베이스 최대전압은 제4C도의 f이며 c는 트랜지스터 Q₂₉의 베이스파형을 나타낸다.

트랜지스터 Q₃₁은 TTL 입력단과 같은 구조이며, 트랜지스터 Q₃₂의 스위칭 동작에 의해 축적된 전하를 매우 빠르게 저항 R₃₁을 통해 방전시키므로 트랜지스터 Q₃₂의 스위칭 속도를 빠르게 하는 기능도 갖는다.

제4c도에서 c신호가 f 신호일때에는 트랜지스터 Q₃₁의 에미터전압이 하이(high)가 되어 트랜지스터 Q₃₁의 베이스 전류는 트랜지스터 Q₃₁의 콜렉터를 통하여 트랜지스터 Q₃₂베이스에 입력되므로 트랜지스터 Q₃₂는 온(ON)이 되어 출력은 로우(LOW)가 나오게 된다. 반대로 c신호가 f 신호 이하일때는 트랜지스터 Q₃₁의 에미터전압이 로우가 되어 Q₃₁의 베이스전류는 Q₃₁의 에미터를 통해 흐르게 되어 트랜지스터 Q₃₂는 오프(OFF)가 된다.

따라서 제4d도의 신호 d 가 트랜지스터 Q₃₂의 출력이 되는데 이 신호가 바로 디지털 동기신호이다.

상술한 바와 같이 본 발명의 집적회로에서는 정전압발생회로(6)을 사용함으로써 비교기(4)의 출력이 전원스파이크(Spike)나 리플(Ripple)등과 같은 전원전압 잡음이나 험(hum)에 영향을 받지 않도록 하였으며 비교기(4)의 정전류회로도 온도변화에 무관한 동작을 하도록 구성하였다.

또한 정전압발생회로(6)의 기준전압과 트랜지스터 Q₃₁을 사용함으로써 출력 트랜지스터 Q₃₂의 스위칭동작을 빠르게 하여 정확하고 안정된 디지털 동기신호를 출력할 수 있는 잇점이 있다.

Claims (1)

1. 합성 비디오신호중 디지털 동기신호를 분리하는 회로에 있어서 합성비디오 신호를 증폭하기 위한 증폭회로(1)와, 합성 비디오신호중 특정 주파수인 동기신호를 선별하기 위한 공진회로(2)와 공진회로 출력을 비교하기 위한 비교전압을 발생하는 비교전압발생회로(3)와, 상기 비교전압에 따라 공진출력을 비교하는 비교기(4)와, 비교된 출력을 적당한 레벨의 구형파로 출력하는 드라이브회로(5)와, 비교기(4) 및 드라이브회로(5)에 안정된 전압을 공급하는 정전압발생회로(6)로 구성된 것을 특징으로 하는 집적회로.

Images