JPH01250120A - クロック制御方式 - Google Patents
クロック制御方式Info
- Publication number
- JPH01250120A JPH01250120A JP63078621A JP7862188A JPH01250120A JP H01250120 A JPH01250120 A JP H01250120A JP 63078621 A JP63078621 A JP 63078621A JP 7862188 A JP7862188 A JP 7862188A JP H01250120 A JPH01250120 A JP H01250120A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- external clock
- output
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 25
- 238000001514 detection method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＣＭＯ３′！Ｒ造半導体集積四半導体集積回路
と呼ぶ）のクロック制御方式に関し、特にＬＳＩ外部か
ら供給されるクロックが停止した場合に予めＬＳＩに内
蔵された発振回路の出力によってＬＳＩ内部のゲートを
駆動するためのクロックを生成するクロック制御方式に
関する。
と呼ぶ）のクロック制御方式に関し、特にＬＳＩ外部か
ら供給されるクロックが停止した場合に予めＬＳＩに内
蔵された発振回路の出力によってＬＳＩ内部のゲートを
駆動するためのクロックを生成するクロック制御方式に
関する。
従来、ＣＭＯＳ構造ＬＳＩのクロックはＬＳＩ外部から
供給されたクロックによりＬＳＩ内部のゲートを駆動す
る内部クロックを生成するか、またはＬＳＩ内部に発振
回路を有しＬＳＩ外部に付けられた水晶発振子、抵抗、
容量等により発振を行いＬＳＩ内部のゲートを駆動する
クロックを生成する２通りの方式があった。しかしなが
ら上述したクロック生成方式では外部クロックが停止し
たり発振用の水晶発振子、抵抗、容量等を取り替える場
合にＬＳＩの内部クロックが停止するので、後段のダイ
ナミック回路にチャージされていた電荷が抜けて貫通電
流が流れ電源電流の増大。
供給されたクロックによりＬＳＩ内部のゲートを駆動す
る内部クロックを生成するか、またはＬＳＩ内部に発振
回路を有しＬＳＩ外部に付けられた水晶発振子、抵抗、
容量等により発振を行いＬＳＩ内部のゲートを駆動する
クロックを生成する２通りの方式があった。しかしなが
ら上述したクロック生成方式では外部クロックが停止し
たり発振用の水晶発振子、抵抗、容量等を取り替える場
合にＬＳＩの内部クロックが停止するので、後段のダイ
ナミック回路にチャージされていた電荷が抜けて貫通電
流が流れ電源電流の増大。
ＬＳＩの温度上昇、ラッチアップの発生などの欠点があ
った。
った。
本発明が解決しようとする課題、換言すれば本発明の目
的はＬＳＩ内部にも発振回路を設けることによって外部
クロックと切換えてクロックを生成するようにして上記
の欠点を改善したクロック制御方式を提供することにあ
る。
的はＬＳＩ内部にも発振回路を設けることによって外部
クロックと切換えてクロックを生成するようにして上記
の欠点を改善したクロック制御方式を提供することにあ
る。
本発明のクロック制御方式は、外部から供給されたクロ
ックにより内部ゲートを駆動させるクロックを生成する
ＣＭＯ３構造の半導体集積回路において、外部から供給
されるクロックの停止と発振を検出する検出回路と、予
め内蔵された発振回路と、外部から供給されるクロック
と前記発振回路の出力を前記検出回路の出力に従って切
り換える切り換え回路とを有する。
ックにより内部ゲートを駆動させるクロックを生成する
ＣＭＯ３構造の半導体集積回路において、外部から供給
されるクロックの停止と発振を検出する検出回路と、予
め内蔵された発振回路と、外部から供給されるクロック
と前記発振回路の出力を前記検出回路の出力に従って切
り換える切り換え回路とを有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。同
図においてクロック制御回路は、外部クロック入力端子
１から外部クロックが入力され、外部クロックは外部ク
ロック停止／発振検出回路２に入力され、内部発振回路
６の出力と外部クロック停止／発振検出回路２の出力と
外部クロックは各々切り換え回路５に入力され、外部ク
ロック停止／発振検出回路２の出力によって切り換えら
れる。
図においてクロック制御回路は、外部クロック入力端子
１から外部クロックが入力され、外部クロックは外部ク
ロック停止／発振検出回路２に入力され、内部発振回路
６の出力と外部クロック停止／発振検出回路２の出力と
外部クロックは各々切り換え回路５に入力され、外部ク
ロック停止／発振検出回路２の出力によって切り換えら
れる。
第２図はクロック制御回路の動作を示す波形図である。
同図において外部クロック入力端子１より波形ａの区間
Ａの様なりロックが入力されると、この区間Ａでは外部
クロックが停止していないので、外部クロック停止／発
振検出回路２は外部クロックの発振状態を検出し波形す
の様なロウレベルを出力する。したがって切り換え回路
５が外部クロック波形ａを選択し内部クロック信号とし
て波形φを出力し、内部ゲートを駆動する。
Ａの様なりロックが入力されると、この区間Ａでは外部
クロックが停止していないので、外部クロック停止／発
振検出回路２は外部クロックの発振状態を検出し波形す
の様なロウレベルを出力する。したがって切り換え回路
５が外部クロック波形ａを選択し内部クロック信号とし
て波形φを出力し、内部ゲートを駆動する。
次に、波形ａの区間Ｂの様に外部クロックが停止すると
、外部クロック停止／発振検出回路２は外部クロックの
停止状態を検出し波形すの様なハイレベルを出力する。
、外部クロック停止／発振検出回路２は外部クロックの
停止状態を検出し波形すの様なハイレベルを出力する。
このとき切り換え回路５が内部発振回路６の出力波形Ｃ
を選択し内部クロック信号として波形φを出力し、内部
ゲートを駆動する。また、区間Ｃについても区間Ａと同
様な動作を行う。
を選択し内部クロック信号として波形φを出力し、内部
ゲートを駆動する。また、区間Ｃについても区間Ａと同
様な動作を行う。
以上説明したように本発明によればＬＳＩ外部から供給
されるクロックが停止した場合に、予め内蔵された発振
回路の出力に切り換えることによってＬＳＩ内部のゲー
トを駆動出来るので、ダイナミック回路のチャージ抜け
がなくなり、電源電流の増大やＬＳＩの温度上昇、ラッ
チアップ等を防止出来る効果がある。
されるクロックが停止した場合に、予め内蔵された発振
回路の出力に切り換えることによってＬＳＩ内部のゲー
トを駆動出来るので、ダイナミック回路のチャージ抜け
がなくなり、電源電流の増大やＬＳＩの温度上昇、ラッ
チアップ等を防止出来る効果がある。
第１図は本発明の一実施例のクロック制御方式を含むブ
ロック図、第２図はその各部の波形図である。 １・・・外部クロック入力端子、２・・・外部クロック
停止／発振検出回路、５・・・切り換え回路、６・・・
内部発振回路。
ロック図、第２図はその各部の波形図である。 １・・・外部クロック入力端子、２・・・外部クロック
停止／発振検出回路、５・・・切り換え回路、６・・・
内部発振回路。
Claims (1)
- 外部から供給されたクロックにより内部ゲートを駆動
させるクロックを生成するＣＭＯＳ構造の半導体集積回
路において、外部から供給されるクロックの停止と発振
を検出する検出回路と、予め内蔵された発振回路と、外
部から供給されるクロックと前記発振回路の出力を前記
検出回路の出力に従って切り換える切り換え回路とを有
することを特徴とするクロック制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63078621A JPH01250120A (ja) | 1988-03-30 | 1988-03-30 | クロック制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63078621A JPH01250120A (ja) | 1988-03-30 | 1988-03-30 | クロック制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01250120A true JPH01250120A (ja) | 1989-10-05 |
Family
ID=13666959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63078621A Pending JPH01250120A (ja) | 1988-03-30 | 1988-03-30 | クロック制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01250120A (ja) |
-
1988
- 1988-03-30 JP JP63078621A patent/JPH01250120A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0562705B2 (ja) | ||
| JPH1195859A (ja) | 集積回路内蔵発振回路 | |
| US5329169A (en) | Voltage dropping circuit for semiconductor device | |
| JPH01250120A (ja) | クロック制御方式 | |
| JPH0254698B2 (ja) | ||
| JPS61262827A (ja) | 半導体集積回路装置 | |
| JPS6148726B2 (ja) | ||
| JP3105510B2 (ja) | 半導体集積回路 | |
| JPH0512756B2 (ja) | ||
| JP2906558B2 (ja) | 圧電型振動子を用いる半導体集積回路 | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JPS62107A (ja) | 半導体装置 | |
| JPH0548968B2 (ja) | ||
| JP2995804B2 (ja) | スイッチングレギュレータのソフトスタート回路 | |
| JPH02290051A (ja) | 基板電位供給回路 | |
| JPH0426221A (ja) | 発振回路 | |
| JP2722348B2 (ja) | 発振回路 | |
| JP2967642B2 (ja) | フリップフロップ回路 | |
| JPS60105026A (ja) | マイクロコンピユ−タ | |
| JPH0519023A (ja) | 集積回路装置 | |
| JPS6133544A (ja) | マイクロコンピユ−タ | |
| JPS6145352A (ja) | 半導体集積回路装置 | |
| KR920007362B1 (ko) | 온-칩(On Chip) 전압 제너레이터(Voltage Generator) | |
| JPH07274257A (ja) | リモコン送信装置 | |
| JPH03248553A (ja) | 基板電位発生回路 |