JPS62107A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62107A JPS62107A JP60139635A JP13963585A JPS62107A JP S62107 A JPS62107 A JP S62107A JP 60139635 A JP60139635 A JP 60139635A JP 13963585 A JP13963585 A JP 13963585A JP S62107 A JPS62107 A JP S62107A
- Authority
- JP
- Japan
- Prior art keywords
- ring oscillator
- stage
- voltage
- final stage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＲｅ位相シフト発搗を行うリングオシレータ
を有する半導体装置に関するものである。
を有する半導体装置に関するものである。
第２図は従来のこの棟の装置を示すブロック図で、図に
おいて（１）ｔ：Ｅインバータ、（２）はＮチャネルト
ランジスタ、１３）はコンデンサ、（４）は電源電圧で
ある。トランジスタ（２）の内部抵抗とコンデンサ（３
）の直列接続回路がインバー薫（１）の負荷として接続
され、このコンデンサＧ）の端子電圧が次段のインバー
タ（１）の入力となっている。
おいて（１）ｔ：Ｅインバータ、（２）はＮチャネルト
ランジスタ、１３）はコンデンサ、（４）は電源電圧で
ある。トランジスタ（２）の内部抵抗とコンデンサ（３
）の直列接続回路がインバー薫（１）の負荷として接続
され、このコンデンサＧ）の端子電圧が次段のインバー
タ（１）の入力となっている。
インバータ（１）、トランジスタ（２）、）ランジスタ
（２）のゲートに加えられる電源電圧（４）、及びコン
デンサ（３）を１段とする奇数段がリング状に互に縦続
されてリングオシレータ全構成している。トランジスタ
吃）の内部抵抗Ｒとコンデンサ（３）の静電容量Ｃとに
よって凹 位相シフト回路を構成し、インバータ（１）
の出力電圧の位相と次段のインバータ（１）の入力電圧
の位相とは異なる。したがって、リングオシレータはＲ
Ｃ位相シフト発振回路を構成し、その発振周波数は、任
意の１つのインバータ（１）の出力が順次位相シフトさ
れて当該インバータ＋１）の入力まで帰ってくる間に受
ける総移相量が発振に適する位相量となるような周波数
であり、適当な方法によってＲ又は（及び）Ｃｔ変化す
ることによって発振周波数を変化させることができる。
（２）のゲートに加えられる電源電圧（４）、及びコン
デンサ（３）を１段とする奇数段がリング状に互に縦続
されてリングオシレータ全構成している。トランジスタ
吃）の内部抵抗Ｒとコンデンサ（３）の静電容量Ｃとに
よって凹 位相シフト回路を構成し、インバータ（１）
の出力電圧の位相と次段のインバータ（１）の入力電圧
の位相とは異なる。したがって、リングオシレータはＲ
Ｃ位相シフト発振回路を構成し、その発振周波数は、任
意の１つのインバータ（１）の出力が順次位相シフトさ
れて当該インバータ＋１）の入力まで帰ってくる間に受
ける総移相量が発振に適する位相量となるような周波数
であり、適当な方法によってＲ又は（及び）Ｃｔ変化す
ることによって発振周波数を変化させることができる。
たとえば、トランジスタレ）のゲート長、ゲート幅をそ
れぞれ変えることによ、９Ｈの値を変ることができる。
れぞれ変えることによ、９Ｈの値を変ることができる。
ＲＣ位相シフト発振の機構は従来よく知られているので
詳細な説明は省略する。
詳細な説明は省略する。
第３図はリングオシレータの発振波形を示す波形図で、
横軸は時間Ｔ１縦軸は電圧Ｖ、（Ｌ２）は電源オンの時
点である。第３図（ａ）は第２図の回路の発生電圧を示
し、電源オンの時点（１２）から直ちに発振が開始され
る。
横軸は時間Ｔ１縦軸は電圧Ｖ、（Ｌ２）は電源オンの時
点である。第３図（ａ）は第２図の回路の発生電圧を示
し、電源オンの時点（１２）から直ちに発振が開始され
る。
以上のように従来の装置では電源オンの時点（１２）か
ら発振を始め電源オフの時点まで連続発振しているが、
その間にこの出力が利用されている時間の累積値は比較
的小さいので、無駄な電力を消費している結果になると
いう問題点があった。
ら発振を始め電源オフの時点まで連続発振しているが、
その間にこの出力が利用されている時間の累積値は比較
的小さいので、無駄な電力を消費している結果になると
いう問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、その出力が必要なときだけ発振させることが
できるリングオシレータを得ることを目的としている。
たもので、その出力が必要なときだけ発振させることが
できるリングオシレータを得ることを目的としている。
この発明ではリングオシレータの縦続最終段（リング状
に縦続されているのであるから、任意の段を縦続最終段
と考えることができる）においてリング状の縦続をしゃ
断してリングオシレータの発振を停止することができる
ようにした。
に縦続されているのであるから、任意の段を縦続最終段
と考えることができる）においてリング状の縦続をしゃ
断してリングオシレータの発振を停止することができる
ようにした。
リングオシレータのリング状縦続をしゃ断し又は接続す
る制御は容易にできるので、リングオシレータの発振を
外部からの容易に制御することができる。
る制御は容易にできるので、リングオシレータの発振を
外部からの容易に制御することができる。
以下この発明の実施例を図面について説明する。
第１図はこの発明の一実施例を示すブロック図で、第２
図と同一符号は同−又は相当部分を示し、Ｉｓ）。
図と同一符号は同−又は相当部分を示し、Ｉｓ）。
（６）はＮチャネルトランジスタ１７）＄１出力電圧、
＋８） 。
＋８） 。
（９）はそれぞれ制御信号であり、信号（９）は信号（
８１の論理を反転した信号であって、また信号（９）が
論理「１」となったときの電圧値は電源電圧（４）の電
圧値と同一でアシ、トランジスタ（５）はトランジスタ
（２）と同一特性のトランジスタとする。出力電圧（７
）が取り出されている段を仮に縦続最終段とする。
８１の論理を反転した信号であって、また信号（９）が
論理「１」となったときの電圧値は電源電圧（４）の電
圧値と同一でアシ、トランジスタ（５）はトランジスタ
（２）と同一特性のトランジスタとする。出力電圧（７
）が取り出されている段を仮に縦続最終段とする。
信号（８）を論理「１」とすれば信号（９）は論理「０
」となシ、縦続最終段のトランジスタ＋５７＃ｉオフ状
態となり、かつ縦続最終段のコンデンサ（３）はトラン
ジスタ（６）によって短絡されるので、縦続最終段から
縦続初段への結合はし中段されリングオシレータは発振
しない。
」となシ、縦続最終段のトランジスタ＋５７＃ｉオフ状
態となり、かつ縦続最終段のコンデンサ（３）はトラン
ジスタ（６）によって短絡されるので、縦続最終段から
縦続初段への結合はし中段されリングオシレータは発振
しない。
第３図（ｂ）は第１図の回路の出力電圧を示しく１２）
は電源オンの時点で、この時点では信号（８）が論理「
ｌ」に保九れていたとすればリングオシレータは発振せ
ず％（１３）で示す時点において信号（８）を論理「０
」にしてリングオシレータを発振させたものである。信
号（８）を論理「０」Ｋするとトランジスタ（６）はカ
ットオフされ、信号【９）は論理「１」になってトラン
ジスタ（５）のゲートには電源電圧（４）に等しい電圧
が加えられ、ｔＪＥ１図の回路は第２図の回路と等価と
なシ発振を開始する。
は電源オンの時点で、この時点では信号（８）が論理「
ｌ」に保九れていたとすればリングオシレータは発振せ
ず％（１３）で示す時点において信号（８）を論理「０
」にしてリングオシレータを発振させたものである。信
号（８）を論理「０」Ｋするとトランジスタ（６）はカ
ットオフされ、信号【９）は論理「１」になってトラン
ジスタ（５）のゲートには電源電圧（４）に等しい電圧
が加えられ、ｔＪＥ１図の回路は第２図の回路と等価と
なシ発振を開始する。
なお、インバータ（１）はたとえば０ＭＯ８で形成する
ことができ、トランジスタ［２）はＮチャネルでなくて
もＰチャネルでもよろしく、コンデンサ（３）は特に装
着しなくても、浮遊容量等がＲＣ位相シフト発振器を構
成し得る種度存在すればよい。
ことができ、トランジスタ［２）はＮチャネルでなくて
もＰチャネルでもよろしく、コンデンサ（３）は特に装
着しなくても、浮遊容量等がＲＣ位相シフト発振器を構
成し得る種度存在すればよい。
以上のようにこの発明によれば、必要な場合だけ、リン
グオシレータを動作させることができるので、消費電力
を節約し、リングオシレータの発振出力が周辺回路に及
はす影響を軽減することができる。
グオシレータを動作させることができるので、消費電力
を節約し、リングオシレータの発振出力が周辺回路に及
はす影響を軽減することができる。
第１図はこの発明の一実施例を示すブロック図、第２図
は従来の装置を示すブロック図、第３図は第１図及び第
２図の回路の出力波形を示す波形図である。 （１）はインバータ、＋２） 、 ＋５＞ 、 ＋６）
はそれぞれトランジスタ、（３）はコンデンサ、（４）
は電源電圧、（７）は出力、＋８） 、 ＋９）はそれ
ぞれ制御信号。 尚、各図中同一符号は同−又は相当部分を示す。
は従来の装置を示すブロック図、第３図は第１図及び第
２図の回路の出力波形を示す波形図である。 （１）はインバータ、＋２） 、 ＋５＞ 、 ＋６）
はそれぞれトランジスタ、（３）はコンデンサ、（４）
は電源電圧、（７）は出力、＋８） 、 ＋９）はそれ
ぞれ制御信号。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）インバータの出力がトランジスタの内部抵抗とコ
ンデンサの直列接続からなる負荷に供給され、このコン
デンサの電圧が次段のインバータの入力電圧となる回路
を奇数段縦続し、縦続最終段のコンデンサの電圧を縦続
初段のインバータの入力として帰還しＲＣ位相シフト発
振を行わせるリングオシレータを有する半導体装置にお
いて、上記縦続最終段のコンデンサの電圧を短絡し、か
つ上記縦続最終段のトランジスタの内部抵抗が無限大と
なるよう制御して上記リングオシレータの発振を停止し
、上記縦続最終段のコンデンサの短絡を開放し、かつ上
記縦続最終段のトランジスタの内部抵抗が正規動作の内
部抵抗となるよう制御して上記リングオシレータの発振
を開始するよう制御する手段を備えたことを特徴とする
半導体装置。 - （２）リングオシレータのインバータをＣＭＯＳで形成
したことを特徴とする特許請求の範囲第１項記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139635A JPS62107A (ja) | 1985-06-26 | 1985-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139635A JPS62107A (ja) | 1985-06-26 | 1985-06-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62107A true JPS62107A (ja) | 1987-01-06 |
Family
ID=15249870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60139635A Pending JPS62107A (ja) | 1985-06-26 | 1985-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62107A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6486708A (en) * | 1987-09-29 | 1989-03-31 | Nec Corp | Oscillating circuit |
| JP2007134786A (ja) * | 2005-11-08 | 2007-05-31 | Denso Corp | Ａ／ｄ変換回路 |
| US9070434B2 (en) | 2012-03-29 | 2015-06-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2021077896A (ja) * | 2015-10-30 | 2021-05-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1985
- 1985-06-26 JP JP60139635A patent/JPS62107A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6486708A (en) * | 1987-09-29 | 1989-03-31 | Nec Corp | Oscillating circuit |
| JP2007134786A (ja) * | 2005-11-08 | 2007-05-31 | Denso Corp | Ａ／ｄ変換回路 |
| US9070434B2 (en) | 2012-03-29 | 2015-06-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2021077896A (ja) * | 2015-10-30 | 2021-05-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11870393B2 (en) | 2015-10-30 | 2024-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device each having oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| EP0658974A1 (en) | Oscillator circuit having a CMOS inverter and resonant element | |
| US4389728A (en) | Frequency divider | |
| JP2871087B2 (ja) | フリップフロップ回路 | |
| JPS62107A (ja) | 半導体装置 | |
| JPS584492B2 (ja) | ダイナミツクブンシユウカイロ | |
| US5329169A (en) | Voltage dropping circuit for semiconductor device | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| EP0403047B1 (en) | A frequency divider circuit | |
| JPH04117716A (ja) | 出力回路 | |
| JPS6049365B2 (ja) | 低消費電力水晶発振回路 | |
| JP3096711B2 (ja) | チャージポンプの出力電圧制御装置 | |
| JPH06132806A (ja) | Ｃｍｏｓ出力バッファ回路 | |
| JP3332940B2 (ja) | 電圧制御発振回路 | |
| JPH03102911A (ja) | クロック信号発生回路 | |
| JPH0488869A (ja) | 電源電圧供給回路 | |
| JPH04267607A (ja) | 発振用駆動回路 | |
| JPH04273602A (ja) | 発振制御回路 | |
| JP2562437B2 (ja) | フリップフロップ回路 | |
| JP3088151B2 (ja) | 半導体集積回路 | |
| JPS5986326A (ja) | 発振回路 | |
| KR890004378B1 (ko) | 다이나믹 디바이더 2 | |
| JPH0620177B2 (ja) | 半導体装置の内部バイアス発生回路 | |
| JPH03192812A (ja) | 電圧制御発振回路 | |
| JPH05343956A (ja) | 電圧制御発振回路 |