JP2562437B2 - フリップフロップ回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に設けられるフリップフロッ
プ回路に関し、特にMOSトランジスタにより構成される
Ｔフリップ・フロップに関するものである。

〔従来の技術〕

従来技術例として第３図の回路を示す。第４図にその
各部の波形を示す。

第３図において、1,2は同相で作動するトランスミッ
ションゲート、３はこれらゲート1,2と逆相で作動する
トランスミッションゲートである。4,5,6は、インバー
タ、7,8は寄生容量である。

同相で作動する２つのトランスミッションゲート1,2
およびインバータ4,5によって、いわゆるスタティック
回路を構成し、トランスミッションゲート３、インバー
タ６、容量7,8によって、いわゆるダイナミック回路を
構成する。

a,bは互いに逆相の入力パルスであって、パルスａが
オフ，パルスｂがオンすることによって、トランスミッ
ションゲート1,2がオフ（OFF）すると同時にトランスミ
ッションゲート３はオン（ON）して、Ｃの電位は反転す
る。

その後パルスａがオンし、パルスｂがオフすることに
よって、トランスミッションゲート1,2がオンし、トラ
ンスミッションゲート３がオフする。

〔発明が解決しようとする問題点〕

上記回路においては、容量７はハイレベル、容量８は
ローレベルの状態からトランスミッションゲート1,2が
オンし、トランスミッションゲート３がオフするので、
ｄの電位を確実に反転（オフ→オン）させるためには、
容量８の電荷がゲート２を介して容量７を充電しても、
インバータ５の入力レベルをハイレベルに保って、その
出力、すなわちＣの電位をローレベルに保たなければな
らない。そのため容量８よも容量７の容量を大きくしな
ければならない。したがって、この回路では、容量７に
容量を意図的につけたり、出力ラインの負荷に注意しな
ければならず、パターンレイアウトに制約を受けやすい
という欠点があった。

本発明の目的は、以上のような問題を解消し、安定に
動作するフリップフロップ回路を提供することにある。

〔問題点を解決するための手段〕

本発明は、第１、第２および第３インバータと、各々
が互いに逆相の１対の入力パルスのオン／オフの切換タ
イミングに応答してゲートのオン／オフを切換える第
１、第２および第３トランスミッションゲートとを具
え、前記第１インバータの入力端と前記第２インバータ
の出力端との間に前記第１トランスミッションゲートを
接続し、前記第１インバータの出力端と前記第２インバ
ータの入力端との間に前記第２トランスミッションゲー
トを接続し、前記第１インバータの出力端に前記第３イ
ンバータの入力端を接続し、前記第２インバータの入力
端と前記第３インバータの出力端との間に前記第３トラ
ンスミッションゲートを接続し、前記第１および第３ト
ランスミッションゲートには、互いに逆相の第１の１対
の入力パルスを、当該第１および第３トランスミッショ
ンゲートのオン／オフが互いに逆の状態になるように供
給し、前記第２トランスミッションゲートには、互いに
逆相であって、前記第１の１対の入力パルスに対して、
前記第１トランスミッションゲートのターンオンおよび
前記第３トランスミッションゲートのターンオフのタイ
ミングのとき当該タイミングより遅れたタイミングで当
該第２トランスミッションゲートがターンオンし、前記
第１トランスミッションゲートのターンオフおよび前記
第３トランスミッションゲートのターンオンと同じタイ
ミングで当該第２トランスミッションゲートがターンオ
フするオン／オフの切換タイミングの第２の１対の入力
パルスを供給することを特徴とする。

［作用］ 本発明によれば、前記第１および第３トランスミッシ
ョンゲートには、互いに逆相の第１の１対の入力パルス
を、当該第１および第３トランスミッションゲートのオ
ン／オフが互いに逆の状態になるように供給し、前記第
２トランスミッションゲートには、互いに逆相であっ
て、前記第１の１対の入力パルスに対して、前記第１ト
ランスミッションゲートのターンオンおよび前記第３ト
ランスミッションゲートのターンオフのタイミングのと
き当該タイミングより遅れたタイミングで当該第２トラ
ンスミッションゲートがターンオンし、前記第１トラン
スミッションゲートのターンオフおよび前記第３トラン
スミッションゲートのターンオンと同じタイミングで当
該第２トランスミッションゲートがターンオフするオン
／オフの切換タイミングの第２の１対の入力パルスを供
給することにより、寄生容量によらずに安定して回路を
反転動作させる。

〔実施例〕

第１図に本発明の一実施例を示す。その各部の波形を
第２図に示す。

1,2,3はトランスミッションゲート（以下ゲートとい
う）、4,5,6はインバータ、7,8は寄生容量、a,b,a′,
b′は入力パルス、c,dは各部の電圧波形である。

本実施例においては、適当な回路手段（図示せず）に
よって、入力パルスａとａ′の立上りエッジ間およびｂ
とｂ′の立下りエッジ間に各々ｔだけ時間差を持たせ
る。

ついで以上の構成による動作について説明する。

最初に、入力パルスa,a′はオン、入力パルスb,b′は
オフしており、このときゲート1,2はオンし、ゲート３
はオフしている。

ついで入力パルスa,a′がオフし、入力パルスb,b′が
オンすると、ゲート1,2はターンオフし、ゲート３はタ
ーンオンする。これによって、ｃの電位は反転し、一
方、ゲート１がオフであるから、インバータ４はｃの反
転に応答しない。したがってｄの電位は保持されたまま
である。

ついで入力パルスａがオンし（立上り）、入力パルス
ｂがオフする（立下る）が、入力パルスａ′,b′は以前
の状態のままである。これによって、ゲート１はターン
オンし、ゲート３はターンオフし、一方、ゲート２はオ
フしたままである。したがって、インバータ４にゲート
１を介してｃの電位のパルスが入力され、その出力電位
（すなわちｄの電位）が反転する。ついでｔ時間後、入
力パルスａ′がオンし、入力パルスｂ′がオフして、ゲ
ート２がオンし、安定した状態となる。

以上のように、トランスミッションゲート1,2の反転
するタイミングを寄生容量によらずに論理的に（強制的
に）決定することができ、そのため、パターン・レイア
ウトの自由度を増すことができる。

出力を取り出すノードの（例えば前記c,dの）位置
や、プリセットするための入力ノードの（例えば前記a,
bの）位置を自由に選ぶことができる。つまり寄生容量
を考慮に入れなくて良いので、レイアウトを簡略化する
ことができる。また、意図的に付加していた配線容量を
削除することができ、さらに各シンボル（構成要素）の
相対的な位置関係を自由に決められているので集積化に
適した回路が得られる。

〔発明の効果〕

本発明によれば、パターン・レイアウトの自由度を増
すことができ、集積化に適したフリップフロップ回路を
得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、 第２図は第１図の各部の電圧波形を示す図、 第３図は従来例の回路図、 第４図は第３図の各部の電圧波形を示す図である。 1,2,3……トタンスミッションゲート、 4,5,6……インバータ、 7,8……寄生容量。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１、第２および第３インバータと、各々
   が互いに逆相の１対の入力パルスのオン／オフの切換タ
   イミングに応答してゲートのオン／オフを切換える第
   １、第２および第３トランスミッションゲートとを具
   え、前記第１インバータの入力端と前記第２インバータ
   の出力端との間に前記第１トランスミッションゲートを
   接続し、前記第１インバータの出力端と前記第２インバ
   ータの入力端との間に前記第２トランスミッションゲー
   トを接続し、前記第１インバータの出力端に前記第３イ
   ンバータの入力端を接続し、前記第２インバータの入力
   端と前記第３インバータの出力端との間に前記第３トラ
   ンスミッションゲートを接続し、前記第１および第３ト
   ランスミッションゲートには、互いに逆相の第１の１対
   の入力パルスを、当該第１および第３トランスミッショ
   ンゲートのオン／オフが互いに逆の状態になるように供
   給し、前記第２トランスミッションゲートには、互いに
   逆相であって、前記第１の１対の入力パルスに対して、
   前記第１トランスミッションゲートのターンオンおよび
   前記第３トランスミッションゲートのターンオフのタイ
   ミングのとき当該タイミングより遅れたタイミングで当
   該第２トランスミッションゲートがターンオンし、前記
   第１トランスミッションゲートのターンオフおよび前記
   第３トランスミッションゲートのターンオンと同じタイ
   ミングで当該第２トランスミッションゲートがターンオ
   フするオン／オフの切換タイミングの第２の１対の入力
   パルスを供給することを特徴とするフリップフロップ回
   路。