JPH02196519A - ドライバ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は０ＭＯ３）ランジスタ構成の半導体集積回路
におけるバス・ドライバやクロック・ドライバ等に用い
るドライバ回路に関するものである。

〔従来の技術〕

第４図は、例えば昭和５８年１２月１日共立出版株式会
社発行ｒＶＬ　Ｉ　Ｓ設計入門」に掲載された従来のＣ
ＭＯ３！−ランジスタ構成のドライバ回路の回路図であ
る０図において、１はＰチャンネル・トランジスタＩＴ
を有し出力信号をローレベルからハイレベルに遷移する
ための第１のレベル遷移回路、２はＮチャンネル・トラ
ンジスタ２Ｔを有し出力信号をハイレベルからローレベ
ルに遷移するための第２のレベル遷移回路、３はＣＭＯ
８で構成され入力信号を反転するインバータ、Ａは入力
端子、Ｂは出力端子である。上記各トランジスタＩＴ、
２Ｔはオン抵抗が小さく負荷駆動能力が大きい。

次に動作について説明する。第５図は、第４図における
入力端子Ａに与えられる入力信号ＩＮ。

と、インバータ３の出力信号ｅと、出力端子Ｂから出力
される出力信号ＯＵＴ、と、出力端子Ｂに例えば容量性
負荷を接続したときの出力負荷容量を充電するための充
電電流Ｉ、と、トランジスタＩＴ、２Ｔを流れる貫通電
流１２と、電源電流ｔａａとの各波形を示す。第５図に
示すように、入力信号ＩＮｔの立ち上がり遷移に伴い、
インバータ３の出力信号ｅがハイレベル（電源電位■ｄ
ｄ）からローレベル（接地電位ＧＮＤ）に遷移する。

これによりＰチャンネル・トランジスタＩＴはオンし、
Ｎチャンネル・トランジスタ２Ｔはオフし、したがって
出力信号０ＵＴｔはローレベルからハイレベルに遷移す
る。次いで、入力信号ＩＮ、の立ち下がりに伴い、イン
バータ３の出力信号ｅはローレベルからハイレベルに遷
移する。これによりＰチャンネル・トランジスタＩＴは
オフし、Ｎチャンネル・トランジスタ２Ｔはオンし、し
たがって出力信号ＯＵＴ、はハイレベルからローレベル
に遷移する。出力信号ＯＵＴ、の遷移時には貫通電流■
２が流れる。

〔発明が解決しようとする課題〕

従来のドライバ回路は以上のように構成されているので
、Ｐチャンネル・トランジスタＩＴとＮチャンネル・ト
ランジスタ２Ｔとの両方が同時にオンしている期間があ
る。すなわち、その期間とはインバータ３の出力信号ｅ
の電位がＮチャンネル・トランジスタ２Ｔのしきい値電
圧■い、からＰチャンネル・トランジス汐ＩＴのしきい
値電圧Ｖい、の間にある期間である。入力信号ＩＮ、の
立ち下がりの遷移の時も同様の期間に大きな貫通電流が
流れる。このようなドライバ回路を用いたマイクロプロ
セッサなどの半導体集積回路では、クロックに同期して
同時に多数のドライバの出力レベルが遷移するため、−
時に大電流が流れ、消費電力を大きくしたり、アルミニ
ウム配線のマイグレーションやノイズ電圧を発生させて
デジタル集積回路の誤動作を引き起こすなどの問題点が
あった。

この発明は、上記のような問題点を解消するためになさ
れたもので、ドライブ能力が大きく、かつ貫通電流を流
さないドライバ回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るドライバ回路は、出力信号をローレベル
からハイレベルに遷移するための第１のレベル遷移回路
ｌと、出力信号をハイレベルからローレベルに遷移する
ための第２のレベル遷！回路２と、少なくとも入力信号
および上記出力信号を入力し第１のレベル遷移回路１に
供給する信号のレベル遷移を遅延させるための第１の遅
延回路４と、少なくとも上記人力信号および上記出力信
号を入力し第１の遅延回路４とは異なるしきい値電圧を
持ち第２のレベル遷移回路２に供給する信号のレベル遷
移を遅延させるための第２の遅延回路５とを備えたこと
を特徴とするものである。

〔作用〕

上記入力信号のレベルが遷移すると、この遷移レベルの
信号は第１の遅延回路４によって遅延され第１のレベル
遷移回路１に供給され、また、この遷移レベルの信号は
第２の遅延回路５によって遅延され第２のレベル遷移回
路２に供給される。

この場合、第１の遅延回路４のしきい値電圧と第２の遅
延回路５のしきい値電圧とは異なるので、第１のレベル
遷移回路１および第２のレベル遷移回路２は同時にオン
状態にならず、出力信号のレベル遷移を行う。

〔発明の実施例〕

第１図はこの発明の一実施例に係るドライバ回路の回路
図である。第１図において、第４図に示す構成要素に対
応するものには同一の符号を付し、その説明を省略する
。第１図において、４は入力信号および出力信号を人力
し第１のレベル遷移回路１に供給する信号のレベル遷移
を遅延させるための第１の遅延回路、５は入力信号およ
び出力信号を入力し第１の遅延回路４とは異なるしきい
値電圧を持ち第２のレベル遷移回路２に供給する信号の
レベル遷移を遅延させるための第２の遅延回路である。

第１の遅延回路４は、ＯＲゲート４０と、ＣＭＯ３）ラ
ンジスタ構成のインバータ４１と、インバータ３のしき
い値電圧ｖｔｈよりも高いしきい値電圧Ｖｔｈ＋を持つ
ＣＭＯ３）ランジスタ構成のインバータ４２とから成る
。第２の遅延回路５は、ＡＮＤゲート５０と、０ＭＯ３
）ランジスタ構成のインバータ５１と、インバータ３の
しきい値電圧より低いしきい値電圧■い−を持つ０ＭＯ
３Ｉ−ランジスタ構成のインバータ５２とから成る。

次に動作について説明する。第２図に、第１図のドライ
バ回路の入力信号ＩＮ＋　と、出力信号ＯＵＴ＋の電圧
波形、および第１図中のａ　Ｎｄの各点の電圧波形、す
なわち第２の遅延回路５の出力電圧波形ａと、インバー
タ５１の出力電圧波形すと、第１の遅延回路４の出力電
圧波形Ｃと、インバータ４１の出力電圧波形ｄとを示す
。

初期状態として入力信号ＩＮ、がローレベルＧＮＤにあ
るとすると、出力端子Ｂおよびす、　　ｄ点のｔ位はハ
イレベルＶｄｄ、ａ点の電位ハローレベル、０点の電位
はハイレベルになっている。

入力（ｔ　号Ｉ　Ｎ　、　ハローレベルからハイレベル
に遷移するとき、第２の遅延回路５によりｂ点の電位は
、しばらくの間ハイレベルに保たれる。従ってａ点の電
位は入力信号ＩＮ、の立ち上がりにともなって、ローレ
ベルからハイレベルに遷移シ、Ｎチャンネル・トランジ
スタ２Ｔがオン状態になり、出力端子Ｂの電位は下降す
る。出力端子Ｂの電位がしきい値ｖｔｈ−に達した後、
インバータ５１．５２による遅延の後、ｂ点の電位はハ
イレベルからローレベルに遷移する。従って、Ｎチャン
ネル・トランジスタ２Ｔは出力端子Ｂの電位をローレベ
ルに引き下げるのに十分な期間（第２図中Ｐ、で示すの
期間）オン状態を保った後、オフ状態になる。この間、
Ｐチャンネル・トランジスタＩＴは常にオフ状態を保っ
ている。

ついで、入力信号ＩＮ＋がハイレベルからローレベルに
遷移するとき、第１の遅延回路４によりｄ点の電位は、
しばらくの間口−レベルに保たれる。従って０点の電位
は入力信号ＩＮ、の立ち下がりにともなって、ハイレベ
ルからローレベルに遷移し、Ｐチャンネル・トランジス
タＩＴがオン状態になり、出力端子Ｂの電位は上昇する
。出力端子Ｂの電位がしきい値ｖｔ１に達した後、イン
バータ４１．４２による遅延の後６点の電位はローレベ
ルからハイレベルに遷移する。従って、Ｐチャンネル・
トランジスタ１′丁は出力端子Ｂの電位をハイレベルに
引き上げるのに十分な期間（第２図中Ｐ２の期間）オン
状態を保った後、オフ状態になる。この間、Ｎチャンネ
ル・トランジスタ２Ｔは常にオフ状態を保っている。

このように、Ｐチャンネル・トランジスタｌＴとＮチャ
ンネル・トランジスタ２Ｔは同時にオン状態になること
がないので、大きな貫通電流が流れることはない。また
遅延回路４，５の働きによって出力端子Ｂの電位が十分
に変化するのに必要な期間だけ、Ｐチャンネル・トラン
ジスタＩＴとＮチャンネル・トランジスタ２Ｔが独立に
動作すときは、出力信号ＯＵＴ、はインバータ３が出力
端の電位を保持する。

なお、上記実施例において、第１の遅延回路４及び第２
の遅延回路５のそれぞれのインバータ４１およびインバ
ータ５１を複数段の直列接続したインバータとしてもよ
い。

さらにまた、第３図に示す他の実施例のように、出力端
子Ｂの電位を保持するインバータ３の出力端と出力端子
Ｂとの間にトライステート・バッファ６を挿入し、第１
の遅延回路４内のＯＲゲートを３人力ＯＲゲート４３と
し、第２の遅延回路５内のＡＮＤゲートを３人力ＡＮＤ
ゲート５３とし、新たにインバータ７を設け、トライス
テート・バッファのトライステート制御入力端と、ＡＮ
Ｄゲートの入力端の１つと、インバータ７の入力端とを
接続し、インバータ７の出力端をＯＲゲート４３の入力
端の１つに接続するなどの構成にし、端子ＣＮＴに信号
を与えることにより、出力端子Ｂをハイ・インピーダン
ス状態にする手段をもたせてもよい。

さらにまた、出力端子Ｂの電位を接地電位（ローレベル
）から電源電位（ハイレベル）に遷移するために用いる
第１のレベル遷移回路として、ドレインが電源に接続さ
れ、ソースが出力点に接続されたＮチャンネル・トラン
ジスタを用い、出力端子Ｂの電位を電源電位から接地電
位に遷移するために用いる第２のレベル遷移回路として
、ドレインが接地電源に接続され、ソースが出力端子Ｂ
に接続されたＰチャンネル・トランジスタを用いてもよ
い。

〔発明の効果〕

以上のように本発明によれば、出力信号をローレベルか
らハイレベルに遷移するための第１のレベル遷移回路と
、上記出力信号をハイレベルからローレベルに遷移する
ための第２のレベル遷移回路と、少なくとも入力信号お
よび上記出力信号を入力し上記第１のレベル遷移回路に
供給する信号のレベル遷移を遅延させるための第１の遅
延回路と、少なくとも上記入力信号および上記出力信号
を入力し上記第１の遅延回路とは異なるしきい値電圧を
持ち上記第２のレベル遷移回路に供給する信号のレベル
遷移を遅延させるための第２の遅延回路とを備えて構成
したので、第１のレベル遷移回路と第２のレベル遷移回
路とは同時にオン状態にはならず、したがって高いドラ
イブ能力を有し、かつ貫通電流が流れず、更に出力電位
が安定し、半導体集積回路の低消費電力化および電源ノ
イズの低減を図れるという効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るドライバ回路の回路
図、第２図はこの実施例の動作を説明するための信号波
形図、第３図は他の実施例に係るドライバ回路の回路図
、第４図は従来のドライバ回路の回路図、第５図はこの
従来例の動作を説明するための信号波形図である。 １・・・第１のレベル遷移回路、２・・・第２のレベル
遷移回路、４・・・第１の遅延回路、５・・・第２の遅
延回路。 代理人　　大　　岩　　増　　１１１（ほか２名）第２
図 １；第１のし久ル壜移回路、２；第２のしへル遷移回路
、４；第１の遅延ｌ路、　　　　５；第２の遅延ｌ路、
Ｌ−−−−−−−−−−−−へ 平成 ２年 ４月１０目

Claims (1)

【特許請求の範囲】
1. 出力信号をローレベルからハイレベルに遷移するための
   第１のレベル遷移回路と、上記出力信号をハイレベルか
   らローレベルに遷移するための第２のレベル遷移回路と
   、少なくとも入力信号および上記出力信号を入力し上記
   第１のレベル遷移回路に供給する信号のレベル遷移を遅
   延させるための第１の遅延回路と、少なくとも上記入力
   信号および上記出力信号を入力し上記第１の遅延回路と
   は異なるしきい値電圧を持ち上記第２のレベル遷移回路
   に供給する信号のレベル遷移を遅延させるための第２の
   遅延回路とを備えたことを特徴とするドライバ回路。