JP2005110224A

JP2005110224A - スイッチの制御を簡略化するための方法と装置

Info

Publication number: JP2005110224A
Application number: JP2004249923A
Authority: JP
Inventors: Balu Balakrishnan; バル・バラクリッシュナン
Original assignee: Power Integrations Inc
Current assignee: Power Integrations Inc
Priority date: 2003-09-30
Filing date: 2004-08-30
Publication date: 2005-04-21
Anticipated expiration: 2024-08-30
Also published as: US20090085615A1; US20120081098A1; US8063672B2; EP1521366A3; JP2011109912A; EP1521366A2; US8441290B2; US8278972B2; JP4723833B2; US20050068089A1; US20120319744A1; US7091752B2; US7466170B2; US20060238224A1

Abstract

【課題】スイッチの制御を簡略化するための技法を提供すること。
【解決手段】実施の一形態では、スイッチの両端の電圧の関数としてスイッチを制御する方法を提供する。実施の一形態では、スイッチの両端の電圧の傾斜の関数としてスイッチを制御する方法を提供する。実施の一形態では、スイッチがオフになっている間のスイッチの両端の電圧に応答して実質的に固定されたオン時間中スイッチをオンに切り替えている。実施の一形態では、スイッチがオフになっている間のスイッチの両端の電圧の傾斜に応答して実質的に固定されたオン時間中スイッチをオンに切り替えている。
【選択図】図１

Description

本発明は、全般的にはスイッチに関し、また本発明は、より具体的には、制御回路と結合されている半導体スイッチに関する。

制御回路と結合されたスイッチを使用する電子回路は、典型的には、設計の開始時点で決められたコスト目標を満足させるように設計しなければならない。スイッチの切り替えを制御するために使用する制御回路は電子回路コストのうちのかなりの部分に相当することがあり、またしたがって、この回路のコストを低減させるいかなる方法も利点がある。

制御回路に結合されたスイッチを用いた回路構成の１つは、ハーフブリッジ変換器と呼ばれる電力変換回路である。この回路は、典型的には、ハーフブリッジの形に構成させた２個のスイッチを有しており、その一方のスイッチを高電位側スイッチと呼んでおり、またもう一方を低電位側スイッチと呼んでいることは当業者には周知であろう。

このタイプの回路内の負荷への電力の伝達に対する制御は、典型的には、切り替えサイクル内で各スイッチをオンにする時間区間を制御している制御回路によって達成されている。このオン時間は、典型的には、負荷と結合された検知回路から受け取ったフィードバック信号に応答して制御されている。そのスイッチに関する１つのオン時間の開始と、その次のオン時間の開始との間の時間の逆数である切り替え周波数は、その制御回路の一部を形成する発振器によるか、低電位側スイッチと高電位側スイッチとに結合された負荷回路の共振周波数によるかのいずれかによって決定している。

当業者には周知のように、発振器が制御回路の一部を成しているような回路では、オン切り替え信号および／またはオフ切り替え信号は、典型的には、レベルシフト回路によってハーフブリッジ内の高電位側スイッチと結合されており、これによってハーフブリッジ回路全体に対してかなりのコストの増大となっていた。低電位側スイッチと高電位側スイッチと結合された負荷回路の共振周波数によって切り替え周波数を決定しているような回路では、低電位側スイッチと高電位側スイッチをオンにする時点を決定するために負荷の位置で電流または電圧を検知するのが典型的であるレベルシフト回路によるか、誘導結合式のドライブ信号を用いることによって、そのオン切り替えおよび／またはオフ切り替え信号を再度高電位側スイッチと結合させている。

この誘導結合式ドライブ信号は別々の巻き線に結合させることができる、したがって低電位側および高電位側のスイッチ制御回路を個々に参照できるため、別のレベルシフト回路に対する必要性が排除される。しかし、低電位側スイッチと高電位側スイッチの両方に対して負荷と制御回路に結合されているような誘導結合式素子が必要であり、これによりやはり、ハーフブリッジ回路全体に対するコストが増大する。

別の構成では、誘導結合式ドライブ信号を使用して、高電位側と低電位側スイッチのいずれかのオン時間の開始を決定するか、あるいは、低電位側スイッチと高電位側スイッチの両方に結合させた個々の発振器を用いて、低電位側と高電位側スイッチをオフにさせる時点を決定している。これらの構成でもやはり、高電位側と低電位側スイッチの両方に関して誘導結合式のドライブ回路および発振器またはタイミング回路が必要となり、これによりコストが増大する。この同じ制約が高電位側スイッチを必要とするようなフルブリッジ回路や別の構成にも当てはまる。

スイッチの制御を簡略化するための方法および装置を開示する。実施の一態様では、本発明の教示に従った回路は入力と負荷の間に結合させた第１のスイッチを含んでいる。この回路はさらに、この第１のスイッチに結合させた制御回路を含んでいる。この制御回路は、第１のスイッチをこの第１のスイッチの両端の電圧の関数として制御するようになっている。別の実施態様では、本発明の教示に従ったハーフブリッジ回路は、低電位側スイッチと、この低電位側スイッチに結合された高電位側スイッチと、低電位側スイッチと結合された低電位側コンデンサと、低電位側コンデンサと高電位側スイッチに結合された高電位側コンデンサと、低電位側スイッチと高電位側スイッチの間の接続点および低電位側コンデンサと高電位側コンデンサの間の接続点との間に接続した負荷とを含んでいる。高電位側スイッチは、低電位側スイッチのオフ切り替えに応答して、高電位側スイッチの両端の電圧があるしきい値を割り込んで該しきい値未満となった時点で高電位側オン時間中オンされているようになっている。一方、低電位側スイッチは、高電位側スイッチのオフ状態に応答して低電位側スイッチの両端の電圧がこのしきい値を割り込んで該しきい値未満となった後のある遅延時間後の低電位側オン時間中オンとなっているようにされている。さらに別の実施態様では、本発明の教示に従った回路は、第１のオン時間中に負荷の両端に第１の極性をもつ電圧を印加し、かつ第２のオン時間中にこれと反対の極性をもつ電圧を印加するように負荷と結合させた切り替え回路を含む。この回路はさらに、第１のオン期間中の第１の検知期間の間と第２のオン期間中の第２の検知期間の間とにおいて負荷の両端の電圧を検知するために負荷と結合させた検知用回路を含んでいる。この切り替え回路は、第１のオン期間中の負荷の両端の電圧の大きさを第２のオン期間中の負荷の両端の電圧と実質的に等しく維持させるように制御を受けている。本発明に関する追加的な特徴と利点は、以下に示す詳細な説明、図面および特許請求の範囲から明らかとなろう。

本発明を、限定ではなく単に一例として、添付の図面に詳細に図示している。

スイッチを制御するための簡略式制御回路を実現させるための新規の技法を開示している。以下の説明では、本発明に対する十分な理解が得られるように多くの具体的な詳細を列挙している。しかし、本発明を実施するためには必ずしもこの具体的な詳細を利用する必要がないことは当業者には明らかであろう。別の場合で、本発明を不明瞭にさせるのを避けるためよく知られている材料や方法については詳細に記載していない。

全体として、本発明の実施形態によるスイッチの切り替えを制御するための簡単かつ新規の技法を提供する。実施の一形態では、そのスイッチは、スイッチがオフになっている間のスイッチの両端の電圧に応答してまたはスイッチがオフになっている間のスイッチの両端の電圧の傾斜に応答して、オン時間中オンにされている。実施の一形態では、そのスイッチのオン時間の期間は実質的に固定させている。スイッチが高電位側スイッチであるような実施の一形態では、そのスイッチは、スイッチがオフになっている間のスイッチの両端の電圧に応答して、またはスイッチがオフになっている間のスイッチの両端の電圧の傾斜に応答して、オンにされている。スイッチの切り替えをこの方式で制御する際には、この制御のために通常では必要となるような複雑な回路が不要であり、この機能を実行するために必要となる回路のコストが軽減される。

図１では、例証のために、ハーフブリッジ構成を用いた電力変換回路の回路図１００を表している。図１の回路では双方とも金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である高電位側スイッチ１０２と低電位側スイッチ１０３の両方に制御回路１１３が結合されている。スイッチ１０２は高電位側すなわち正の入力レール１０１と負荷１０９に結合されているため、スイッチ１０２は高電位側スイッチと呼ばれる。スイッチ１０２は、低電位側スイッチ１０３を介してまたは負荷１０９と低電位側ハーフブリッジ・コンデンサ１２６を介して低電位側の帰還すなわち接地レール１２５に結合されている。ＭＯＳＦＥＴ１０３をオンやオフにさせるためには、ＭＯＳＦＥＴ１０３のゲート１１７を、電流検知抵抗器１０４を通じて接地１１４に結合されたソース端子１１８を基準として駆動させる。しかし、ＭＯＳＦＥＴ１０２のゲート１１６は、スイッチ１０２がオンでありかつスイッチ１０３がオフであるときに、接地１１４を基準として実質的にＶｉｎ電圧１１９にあるハーフブリッジ出力端子１１５を基準として駆動させられる。したがって、ドライバ及びレベルシフト回路１０５は、スイッチ１０２、１０３のそれぞれのゲート１１６、１１７を駆動させるためのドライバ回路と、さらにＭＯＳＦＥＴ１０２のゲート１１６に加えられる、ハーフブリッジ出力端子１１５を基準としたドライブ信号を発生させるためのレベルシフト回路とを含んでいる。ある１つのオン時間の開始からスイッチ１０２または１０３のいずれかの次のオン時間の開始までの時間の逆数であるような動作周波数が発振器１２１によって固定されている。発振器１２１の周波数は抵抗器１２２によって設定されている。スイッチ１０２、１０３のオン時間は固定されておらず、パルス幅変調器（ＰＷＭ）回路１２３を制御するように結合させたフィードバック電圧信号１０６と電流検知信号１２０に基づいて決定している。このオン時間を変更することによって、負荷１０９に伝達される電力を調節している。

負荷回路１０９の内部には、１次側巻き線すなわち入力巻き線１０７と、２次側巻き線すなわち出力巻き線１１０、１１１とを含んでいる変圧器１０８がある。電力変換回路１００の出力端子Ｖｏｕｔの位置にある回路１１２はその出力をフィルタ処理しており、この処理は、制御回路１１３のＰＷＭ制御スキームを用いる場合にスイッチ１０２、１０３のオン時間（したがって同様に、オフ時間）が抵抗器１２４によって代表される出力負荷に従って変化するために必要となる。フィルタ回路１１２が存在しないと、スイッチ１０２、１０３のオフ時間の変化によって出力リップル電圧が高くなる。正常な動作にとっては必要であるが本発明の開示にとっては重要でないような変換器回路１００の動作に関する別の態様については検討しないものとする。

図２はハーフブリッジ構成を用いた電力変換回路の別の回路図２００を表している。この例では、負荷２０５はインダクタンスＬｐと直列に結合されたランプである。この例では、高電位側と低電位側の制御回路２０１、２０２と、スイッチ２０３、２０４とは、別の高電位側と低電位側の集積回路２０６、２０７のそれぞれの内部に組み込んでいる。図示した構成では、スイッチ２０３、２０４のそれぞれのオン切り替えを制御するためにＬｐと磁気的に結合された巻き線Ｌ１、Ｌ２が発生させるドライブ信号を用いるため、レベルシフト回路が不要となる。

集積回路２０６、２０７は、外部のコンデンサＣ５、Ｃ６を用いてスイッチのオン時間の長さを決定している。一例として集積回路２０６を取り上げると、高電位側スイッチ２０３のオン時間中に、コンデンサＣ５は一定の電流によって充電される。Ｃ５の両端の電圧があるしきい値レベルに達すると、スイッチ２０３がオフになる。

当業者であれば熟知しているように、スイッチ２０３がオフに切り替わると、誘導器Ｌｐの黒丸印のない側の端部２１０の電圧は、誘導器Ｌｐの黒丸印の側の端部２１１の電圧と比べて減少し、またスイッチ２０４の両端の電圧は、ハーフブリッジ２１０の出力の位置の電圧が接地レール２１４を基準として低下するのに連れて低下する。巻き線Ｌ２は誘導器Ｌｐと磁気的に結合されているため、Ｌ２の黒丸印の側の端部２１３の位置の電圧はＬ２の黒丸印のない側の端部２１２の位置の電圧を基準として正となる。Ｌ２の両端のこの電圧は、低電位側制御回路２０２によって検知され、低電位側スイッチ２０４がオンになる。一方、低電位側スイッチのオン時間は、Ｃ６の値によって決定されており、このＣ６は、Ｃ６の両端の電圧が低電位側スイッチ２０４がオフになる点であるしきい値レベルに達するまで一定の電流によって充電される。

この開示の恩恵を受ける当業者には周知のように、したがって誘導器Ｌｐの両端の電圧によって極性が変化し、また高電位側集積回路２０６に結合された巻き線Ｌ１によって、Ｌ２と低電位側制御回路２０２に関して上述した方式によって高電位側制御回路２０１に対してオン切り替えドライブ信号が提供され、さらにこのシーケンスが反復される。図２に示す回路では、巻き線Ｌ１、Ｌ２はさらに、集積回路２０６、２０７のそれぞれに電流を提供している。正常な動作にとっては必要であるが本発明の開示にとっては重要でないような変換器回路２００の動作に関するその他の態様については検討しないものとする。

可能な別の回路構成には、誘導結合されたドライブ信号巻線Ｌ１、Ｌ２の両端の電圧の極性が誘導器ＬｐとコンデンサＣ２、Ｃ３からなるＬＣ共振回路の共振周波数のために変化した時点でのみ高電位側と低電位側のスイッチをオフとさせる、その動作が完全に共振性であるような図２の回路に関する変形形態が含まれる。しかし、Ｌ１、Ｌ２などの誘導結合式巻き線を用いてドライブ信号を発生させることが必要であることには依然として変わりがなく、またしたがって、この構成については本発明の教示を不明瞭にさせないようにするため詳細には検討していない。

図３は、本発明の教示の恩恵を受けている回路の実施の一形態を表している。図示した回路は、ハーフブリッジ式電力変換回路３００である。高電位側と低電位側の制御回路とスイッチとを高電位側と低電位側の集積回路３０４、３０５のそれぞれとして表している。スイッチ３１５、３２４は、図３の回路内でＭＯＳＦＥＴとして表している、ただし本発明の教示の恩恵を依然として受けていながら別のタイプのスイッチを用いることも可能である。

高電位側と低電位側集積回路３０４、３０５に関してその内部回路は同一であるため、以下の説明では、高電位側集積回路３０５に焦点を当てる。以下の説明の目的のために、低電位側コンデンサ３２２の両端の電圧は、高電位側コンデンサ３２３の両端の電圧と等しいものと仮定しており、Ｖｉｎ３２７を入力端子３２８と３０１の両端の電圧であるとしてＶｉｎ／２の値に実質的に固定されると仮定している。この条件の下で、かつ高電位側と低電位側スイッチ３１５、３２４がオンの状態のときに高電位側と低電位側スイッチ３１５、３２４の両端の電圧が実質的にゼロである仮定すると、変圧器１次側巻き線３１８の両端に加える最大電圧の大きさは、高電位側スイッチ３１５と低電位側スイッチ３２４のいずれかがオン状態にあるときにＶｉｎ／２である。

図示した実施形態では、変圧器１次側巻き線３１８は出力巻き線３２５、３２６と磁気的に結合されている。スイッチ３１５は、入力３０１と負荷の間に結合されており、この負荷は、図３の回路では、変圧器３１９と、変圧器出力巻き線３２５、３２６と出力端子３３０、３３１の間に結合されるすべての回路と、出力端子３３０、３３１の間に結合されるあらゆる回路とになる。本明細書では検討しないが、別の実施形態では、その負荷はたとえば、図２の負荷２０５と同様のランプ回路、モータ、モータ巻き線、または他の誘導性負荷とすることが可能である。

スイッチ３１５は、第１のスイッチ端子３０８、第２のスイッチ端子３０７、制御端子３３７という３つの端子を有している。この説明では、スイッチ３１５は高電位側スイッチとしているため、端子３０８、３０７、３３７も高電位側スイッチ端子と呼ぶことが可能である。スイッチ３１５の制御端子３３７に結合された制御回路３２１は、スイッチドライブ回路３１３と、ワンショット回路３０９と、電圧検知回路３１１とを含んでいる。この回路の動作について以下に記載する。

この説明の目的のためには、スイッチ３１５がオフ、３２４がオン、電流が巻き線３１８を通ってノード３３２からノード３１４まで流れているとした初期条件で開始することが有用である。ワンショット回路３３３によってその継続時間が決定されるスイッチ３２４のオン時間の終了時点で、スイッチ３２４はオフになる。スイッチ３２４がオフになる前では、スイッチ３１５の両端の電圧は上の説明によるＶｉｎと実質的に等しい。

スイッチ３２４がオフになると、巻き線３１８の漏れインダクタンスと磁化インダクタンス内に蓄えられた漏れおよび磁化エネルギーの合成エネルギーによって、ノード３１４の位置の電圧が端子３２８を基準として上昇する（このことは、この開示の恩恵を受ける当業者には周知であろう）。ノード３１４の位置の電圧が端子３２８を基準として上昇するのに連れて、スイッチ３１５の両端の電圧は低下する。この電圧は電圧検知回路３１１によって検知している。電圧検知回路３１１によってスイッチの両端（端子３０７と３０８の間）の電圧３１５があるしきい値未満まで低下したことを検知すると、制御回路３２１によってスイッチ３１５はある時間オンにされる。実施の一形態では、そのオン時間は実質的に固定されている。このしきい値は集積回路３０４の製造の間に決めることが可能であり、あるいは図３では図示していない回路を用いて集積回路３０４のユーザによって調節可能とすることもできる。

実施の一形態では、スイッチ３１５は、必ずしもスイッチ３１５の両端の電圧がしきい値未満まで低下した時点で即座にオンにさせる必要はない。たとえば、スイッチ３１５がある遅延時間オンになるのを遅らせるように、制御回路３２１の内部（たとえば、電圧検知回路３１１の内部）に遅延時間を設定することができる。この遅延時間によって、スイッチ３２４がオフになる時点とスイッチ３１５がオンになる時点との間の最小時間が設けられる。このタイプの遅延は、典型的には、スイッチ３１５、３２４を同時に通って大きな電流が流れるリスクを回避するために図３に示すタイプのハーフブリッジ構成で使用される。この遅延時間は、当業者は熟知しているようにデッドタイムと呼ばれることが多く、またしたがって、図３の回路では別々の回路ブロックとして提示していない。

実施の一形態では、スイッチ３１５のオン時間はワンショット回路３０９によって固定されている。このオンの継続時間は、集積回路３０４の製造の間に固定させることが可能であり、あるいは図３では図示していない回路を用いて集積回路３０４のユーザによって調節可能とさせることもできる。スイッチ３１５のオン時間の終了時点において、変圧器巻き線３１８内の電流はノード３１４からノード３３２に流れている。

スイッチ３１５がオンであるときには、スイッチ３２４の両端の電圧は上述の説明によるＶｉｎと実質的に等しい。スイッチ３１５がオフになると、端子３２８を基準としたノード３１４の位置の電圧は低下する。この電圧を、電圧検知回路３３４によって検知している。端子３２８を基準としたノード３１４の位置の電圧が低下するのに連れて、スイッチ３２４の両端の電圧は降下する。電圧検知回路３１１によってスイッチの両端の電圧３２４がしきい値未満に低下したことが検知されると、制御回路３３５によってスイッチ３２４はオン時間中オンになる。実施の一形態では、スイッチ３２４のオン時間は実質的に固定されている。この場合もこのしきい値は、集積回路３０５の製造の間に決めることが可能であり、あるいは図３では図示していない回路を用いて集積回路３０４のユーザによって調節可能とすることも可能である。この動作は上述の説明に従って継続する。高電位側制御回路３２１に関して説明したように、スイッチ３２４のオン切り替えは、スイッチ３１５のオフ切り替えとスイッチ３２４のオン切り替えの間にデッドタイムを提供するように電圧検知回路３３４の内部の遅延回路によって遅延させることができる。

実施の一形態では、電圧検知回路３１１は、スイッチ３１５がオン状態にある間にはスイッチ３１５の両端の電圧の検知を継続するように設計されている。この方式では、スイッチ３１５のオン抵抗を通って流れる極めて大きな電流を生じさせる異常状態が、そのような状態下ではスイッチの両端の電圧３１５が上昇するために検出可能となる。したがって、電圧検知回路３１１の第２のしきい電圧は、このタイプの異常状態を検知するように設定し、かつワンショット回路３０９によって決められたオン時間の終了前で、スイッチの両端の電圧降下が第２のしきい値と交差した時点でスイッチ３１５をオン状態からオフ状態に切り替えるように設定する。こうしたことは１つの異常状態であるため、多くの場合さらに、スイッチを再度オンにできるようにする前に、制御回路３２１の内部に設定することができる最小オフ時間を決めることも必要となる。実施の一形態では、低電位側スイッチ３２４の制御に関する低電位側電圧検知回路３３４の動作も同一とすることができる。

図示した実施形態では、電圧検知回路３１１、３３４によって、図２のＬ１、Ｌ２などの誘導結合式巻き線は不要となる。さらに、図１の回路ブロック１０５の内部に含まれるレベルシフト回路も同様に不要となる。図示した実施形態では、高電位側制御回路３２１の一部分であるレギュレータ回路３１２が、スイッチ３１５がオフ状態にある間にコンデンサ３０２を充電している。コンデンサ３０２内に蓄えられたエネルギーを用いて、集積回路３０４が動作のために要求するエネルギーが提供される。低電位側制御回路３３５の一部を形成するレギュレータ回路３３６は、低電位側集積回路３０５に関して同様の機能を実行している。しかし、本発明の教示の恩恵を受ける制御回路は、３１２や３３６などの内部のレギュレータ回路を必要とせず、またコンデンサ３０２、３０３に蓄えられている高電位側と低電位側のスイッチ動作で必要となるエネルギーは、外部のエネルギー源から供給を受ける。たとえば、低電位側集積回路３０５に電力を供給するようにコンデンサ３０３の両端に外部のエネルギー源を直接接続することができ、また同じ供給を使用することによって、高電位側集積回路３０４に電力を供給するようにエネルギー源と端子３０６の間に接続したダイオードを通じて、スイッチ３０４がオンのときにコンデンサ３０２を充電することができる。ブートストラップ回路として知られるこのタイプの回路は、当業者にはよく知られており、図３には図示していない。

図４は、本発明の教示の恩恵を受ける回路の別の実施形態を表している。電圧検知回路３１１、３３４は、ｄｖ／ｄｔ検知回路４１１、４３４に置き換えられている。明瞭にさせるため、以下の説明では高電位側ｄｖ／ｄｔ検知回路４１１に焦点を当てる。低電位側ｄｖ／ｄｔ検知回路４３４の動作は同一であると見ることができる。

図示した実施形態で表すように、スイッチ４１５の両端の電圧を検知するのではなく、ｄｖ／ｄｔ検知回路４１１では、スイッチ４１５がオフの間に時間の経過に伴うスイッチ４１５の両端の電圧の傾斜を検知している。オフ状態にあるスイッチ４１５の両端の電圧の傾斜を検知することによって、スイッチ４１５の両端の電圧の傾斜が変化したときに、制御回路４２１によってスイッチ４１５をオフ状態からオン状態にすることができる。実施の一形態では、ｄｖ／ｄｔ検知回路４１１は、スイッチ４１５がオフ状態にある間にスイッチ４１５の両端の電圧の傾斜が極性を変化させる時点を検知するように設計されている。

スイッチ４１５がオフの間におけるスイッチ４１５の両端の電圧の傾斜の極性変化によって、スイッチ４１５の両端の電圧が最小値に到達し上昇し始めようとする点を特定している。スイッチの両端の電圧が最小値にあるときにはオフ状態からオン状態にスイッチを切り替えることに起因する切り替え損失が最小であるため、この点を検知することは有益である。スイッチの両端の電圧の傾斜の検知とスイッチのオン切り替えとの間に遅延時間を導入すること、さらには異常状態を検出するためにスイッチオン時間中の電圧しきい値を検知することなどのその他の詳細はすべて、図３を参照して上述したのと同じ方法で適用することができ、したがってここでは繰り返さない。

図３または図４の回路のいずれにおいても、低電位側スイッチと高電位側スイッチの両方をスイッチの両端の電圧の関数として制御している。図３の場合では、スイッチがオフ状態にある間に検出されかつスイッチをオンにさせる時点を制御するために使用される第１のしきい電圧と、スイッチのオン時間中に異常状態を検出するために使用される第２の電圧しきい値とが存在した。図４の実施形態では、スイッチがオフ状態にある間にスイッチの両端の電圧の傾斜を検出し、これを用いてスイッチをオンにさせる時点を制御しており、また電圧しきい値を用いてスイッチのオン時間中に異常状態を検出している。

図３、４の回路では、図３の出力端子３３０、３３１、並びに図４の４３０、４３１から高電位側または低電位側の制御回路までのフィードバック制御ループの提供については図示していない。図３、４に表したハーフブリッジ回路の切り替えはスイッチの両端の電圧の関数としてのみ制御されているため、負荷に伝達される電力は、入力電圧３２７、４２７だけを調整することによって調節することができる。しかし図５には、フィードバック制御ループをその内部に含ませているような、本発明の教示の恩恵を受ける回路別の実施形態を表している。

図５の実施形態に表しているように、フィードバック制御回路５３８は、低電位側集積回路５０５に対する電源の出力（典型的には、出力電圧５２９または出力端子５３０または５３１に流入する電流）に関する情報を提供するようなフィードバック信号５３９を提供している。図５の実施形態では、このフィードバック信号５３９は、フィードバック端子５４０を介して低電位側集積回路５０５に結合され、フィードバック端子５４０は制御回路５３５の内部にある可変遅延回路５４１に結合されている。別の実施形態ではさらに、フィードバック制御信号を高電位側集積回路に結合させてもよい。その場合、高電位側集積回路は可変遅延回路を含むことになる。

図３の回路動作の説明に使用したのと同じ初期条件を取り上げると、低電位側スイッチ５２４がオフに切り替わると、端子５２８を基準としてノード５１４の位置の電圧が上昇する。図５に図示した実施形態では、高電位側制御回路５２１によって、スイッチ５１５がオフ状態にある間でスイッチ５１５の両端の電圧の傾斜の変化を検知しているが、図３に示すような電圧検知回路３１１を使用することも可能である。

検知回路５１１によって導入される遅延時間またはデッドタイムの後で、ワンショット回路５０９によって実質的に固定されたオン時間中高電位側スイッチ５１５をオンにさせている。高電位側スイッチ５１５がオフに切り替わると、低電位側のｄｖ／ｄｔ検知回路５３４は低電位側スイッチ５２４の両端の電圧の傾斜を検知する。図３、４のそれぞれのワンショット回路３３３、４３３に直接結合させていた信号が検知回路５３４によって提供されると、代わりに可変遅延回路５４１への結合となる。ワンショット回路５３３によってスイッチ５２４をオンに切り替えできるようになる前に、可変遅延回路５４１によってフィードバック信号５３９に応答するような長さの追加的な遅延が導入される。

実施の一形態では、可変遅延回路５４１によって導入される追加的な遅延時間は、負荷に伝達される電力を調節するために使用される。たとえば、負荷によって要求される電力がより少ないとするフィードバックをフィードバック回路５３８が提供した場合には、可変遅延回路５４１によって導入される遅延時間を増大させる。この追加的な可変遅延時間では、出力電圧が出力フィルタ誘導器５３７によるフィルタ処理を要することが要求される。高電位側と低電位側のスイッチの切り替えの間の遅延期間は出力電圧３２９、４２９のリップルを減少させるように最小限にさせるのが一般的である一定の遅延またはデッドタイムであるため、図３、４の回路ではこのタイプの出力フィルタ誘導器を図示していない。図３、４の回路の別の実施形態では、具体的な回路に関する出力電圧リップル仕様に応じて、さらに出力フィルタ誘導器を含めることがある。

図６は、本発明の教示の恩恵を受ける回路の別の実施形態を表している。電力変換回路６００に関する最適な動作のためには、高電位側スイッチ６１５がオン状態にあるときの変圧器出力巻き線６２５の両端電圧の大きさを、低電位側スイッチ６２４がオン状態にあるときの変圧器出力巻き線６２６の両端電圧の大きさと実質的に等しくしている。これによって、高電位側オン時間と低電位側オン時間における出力電圧リップルが最小となる。

この条件を満足させるためには、高電位側スイッチ６１５がオン状態にあるときの高電位側スイッチ６１５の両端の電圧降下が、低電位側スイッチ６２４がオン状態にあるときの低電位側スイッチ６２４の両端の電圧降下と実質的に等しいと仮定して、高電位側コンデンサ６２３の両端の電圧を低電位側コンデンサ６２２の両端の電圧と実質的に等しくする。この条件を満たすために、高電位側集積回路６０４には、２つの入力を受け入れるように結合された負荷電圧検知回路６３７を含めている。第１の入力はノード６３９からである。このノード６３９は高電位側スイッチ端子６０７に結合されており、さらにこの高電位側スイッチ端子６０７は低電位側と高電位側のスイッチの接続点６１４に結合されている。第２の入力６４１は、高電位側と低電位側のコンデンサの接続点６３２に抵抗器６４０を介して結合されている。

図示した実施形態では、抵抗器６４０内を流れる電流は、変圧器巻き線６１８（本説明の目的では、負荷と見なすことができる）の両端の電圧と実質的に比例している。したがってこの構成では、負荷電圧検知回路６３７によって、高電位側スイッチ６１５を介してノード６３９が入力端子６０１に結合されている高電位側オン時間中に入力変圧器巻き線６１８の両端の電圧を検知することができる。実施の一形態では、電圧検知回路６３７はさらに、低電位側スイッチ６２４を介してノード６３９が入力端子６２８に結合されている低電位側オン時間中に負荷６１８の両端の電圧を検知することができる。

高電位側オン時間中の負荷の両端の電圧が低電位側オン時間中の負荷の両端の電圧と実質的に等しいという条件を維持するためには、実施の一形態では、高電位側オン時間を、高電位側ワンショット回路６０９に結合された負荷電圧検知回路６３７からの出力信号６３８に応答して変更している。高電位側スイッチ６１５のオン時間をこの方式で変更することによって、コンデンサ６２２に伝達されるエネルギーにしたがってコンデンサ６２２の両端の電圧を制御して、高電位側スイッチ６１５がオン状態にあるときの変圧器出力巻き線６２５の両端の電圧を低電位側スイッチ６２４がオン状態にあるときの変圧器出力巻き線６２６の両端の電圧と実質的に等しくさせるという要件を満足させることができることは、この開示の恩恵を受ける当業者であれば理解されよう。

図７は、第１のオン時間中に負荷の両端に加えられる第１の極性をもった電圧の大きさと、第２のオン時間中に負荷の両端に加えられる反対極性の電圧の大きさとの比に応答して変化する出力信号を提供するような負荷電圧検知回路の実施の一形態のブロック図を表している。実施の一形態では、入力端子７０１、７０３は負荷にまたがるように結合されている。実施の一形態では、抵抗器７０２は図６の抵抗器６４０と等価である。別の実施形態では、抵抗器７０２によって図６の負荷電圧検知回路６３７の一部を形成させ、外部の抵抗器６４０を不要にすることができる。

図示した実施形態では、第１のオン時間（たとえば、高電位側スイッチ６１５のオン時間）の間で、スイッチ７０４がオンに切り替わった時点で第１の検知期間が開始される。検知信号にあたる抵抗器７０２内を流れる電流Ｉ１の大きさは、端子７０１と７０３の間に入力電圧Ｖ_LOADとして印加されるような負荷の両端の電圧の大きさと実質的に比例している。電流Ｉ１は実施の一形態では端子６０７と等価とすることが可能であるような電圧基準端子７０５を基準としてコンデンサ７０８を充電している。第１の検知期間の終了時点で、スイッチ７０４はオフに切り替わる。

第２のオン時間（たとえば、低電位側スイッチ６２４のオン時間）の間で、スイッチ７０４が再びオンに切り替わった時点で第２の検知期間が開始される。検知信号にあたる電流Ｉ２の大きさは、第２の検知期間中の負荷の両端の電圧の大きさの関数である。電流Ｉ２は、基準電圧端子７０５を基準としてコンデンサ７０８を放電させている。

第１と第２の検知期間の継続時間が実質的に等しい場合は、出力端子７０６、７０７の両端の電圧Ｖｏｕｔは、第１のオン期間の間の入力端子７０１、７０３の両端の電圧と、第２のオン期間の間の入力端子７０１、７０３の両端の電圧との大きさの差と実質的に比例する。実施の一形態では、端子７０７を基準とした端子７０６の位置の電圧は、図６における端子６０７を基準とした出力信号６３８と等価である。

図示した実施形態では、第１と第２の検知期間は通常、スイッチが初めにオン状態に切り替わる時点で発生するようなリンギング電圧やその他の過渡的状態を実質的にゼロまで減衰させるため、並びに第１と第２の検知期間の間において正確な検知を可能とするために、第１と第２のオン時間のそれぞれの開始後のある時点で始められる。オン状態への切り替えに続くこうした過渡的状態については当業者は熟知していよう。実施の一形態では、第２の検知期間は、低電位側スイッチがオンに切り替わり、かつ過渡状態が実質的にゼロの状態まで減衰できるような十分な時間を設けるために、高電位側スイッチ６１５のオフ切り替え後のある時点で開始される。負荷の両端の電圧の２つの極性間の差に応答した信号を提供するために必要に応じて回路７００から出る出力信号Ｖ_DIFFをフィルタ処理することができる。

以上の詳細な説明において、本発明の具体的な例示的実施形態を参照しながら本発明について記載してきた。しかし、本発明に対しては、本発明のより広範な精神および趣旨を逸脱することなくさまざまな修正および変更を実施することができることは明らかであろう。したがって、この明細書および図面は例示と見なすべきであって限定と見なすべきではない。

高電位側スイッチに関するドライブ信号をレベルシフト回路によって高電位側スイッチに結合されているようなハーフブリッジ回路を表している回路図である。高電位側と低電位側のスイッチに関するドライブ信号を誘導結合式ドライブ回路によって高電位側と低電位側のスイッチに結合されているようなハーフブリッジ回路を表している回路図である。本発明の教示に従ったスイッチを制御するための簡略式制御回路の実施の一形態の図である。本発明の教示に従ったスイッチを制御するための簡略式制御回路の別の実施形態の図である。本発明の教示に従ったスイッチを制御するための簡略式制御回路のさらに別の実施形態の図である。本発明の教示に従ったスイッチを制御するための簡略式制御回路のまた別の実施形態の図である。本発明の教示に従ったスイッチを制御するための簡略式制御回路によって利用することが可能な電圧検知回路の実施の一形態の回路図である。

符号の説明

１００電力変換回路、１０１正の入力レール、１０２高電位側スイッチ、１０３低電位側スイッチ、１０４電流検知抵抗器、１０５ドライバ及びレベルシフト回路、１０６フィードバック電圧信号、１０７１次側巻き線、入力巻き線、１０８変圧器、１０９負荷、１１０２次側巻き線、出力巻き線、１１１２次側巻き線、出力巻き線、１１２フィルタ回路、１１３制御回路、１１４接地、１１５ハーフブリッジ出力端子、１１６ゲート、１１７ゲート、１１８ソース端子、１１９Ｖｉｎ電圧、１２０電流検知信号、１２１発振器、１２２抵抗器、１２３パルス幅変調器（ＰＷＭ）回路、１２５接地レール、１２６低電位側ハーフブリッジ・コンデンサ

Claims

入力と負荷の間に結合した高電位側スイッチと、
前記高電位側スイッチと結合され、前記高電位側スイッチを前記高電位側スイッチの両端の電圧の関数として制御する制御回路と、
を備える回路。
前記制御回路は、前記高電位側スイッチがオフ状態の間に前記高電位側スイッチの両端の電圧が第１のしきい値を割り込んで該値未満となっていることを前記制御回路によって検知したときに、オン時間中前記高電位側スイッチをオンにする請求項１に記載の回路。
前記オン時間は実質的に固定されている請求項２に記載の回路。
前記制御回路は、前記制御回路によって前記高電位側スイッチの両端の電圧降下が第２のしきい値と交差して該値を超えていることが検知された場合にオン時間の終了以前に前記高電位側スイッチをオフさせる請求項１に記載の回路。
前記制御回路が前記高電位側スイッチを再度オンにする前に、前記制御回路は、最小のオフ時間、前記高電位側スイッチをオフにする請求項４に記載の回路。
前記制御回路は、前記高電位側スイッチのオフの間に前記高電位側スイッチの両端の電圧が前記第１のしきい値を割り込んで該値未満になった後、ある遅延時間、前記高電位側スイッチがオンになるのを遅延させる請求項２に記載の回路。
前記負荷は変圧器を備える請求項１に記載の回路。
前記変圧器は巻き線を含んでおり、前記制御回路は前記変圧器の巻き線と結合されている請求項７に記載の回路。
前記高電位側スイッチが集積回路内に含まれている請求項１に記載の回路。
前記集積回路は制御回路を備えている請求項９に記載の回路。
電力変換回路内に含まれている請求項１に記載の回路。
前記高電位側スイッチは金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である請求項１に記載の回路。
前記制御回路は、前記高電位側スイッチがオフ状態の間に前記高電位側スイッチの両端の電圧の傾斜の時間の経過に伴う変化を前記制御回路によって検知したときにあるオン時間前記高電位側スイッチをオンにする請求項１に記載の回路。
前記オン時間は実質的に固定されている請求項１３に記載の回路。
前記高電位側スイッチの両端の電圧の傾斜の時間の経過に伴う変化は、前記高電位側スイッチの両端の電圧の時間の経過に伴う傾斜の極性の変化を意味している請求項１４に記載の回路。
前記制御回路は、前記制御回路によって前記高電位側スイッチの両端の電圧降下が第２のしきい値と交差して該値を超えていることが検知された場合にオン時間の終了以前に前記高電位側スイッチをオフにする請求項１３に記載の回路。
前記制御回路が前記高電位側スイッチのオフに続くある最小のオフ時間中高電位側スイッチをオフに保つ請求項１に記載の回路。
前記制御回路は、前記高電位側スイッチがオフ状態の間に前記高電位側スイッチの両端の電圧の傾斜が時間の経過に伴って変化した後のある遅延時間にわたって、前記高電位側スイッチがオンになるのを遅延させる請求項１３に記載の回路。
前記入力は正の入力端子と負の入力端子を備えており、前記高電位側スイッチは前記正の入力端子と前記負荷の間に結合されており、さらに前記負の入力端子と前記負荷の間に結合した低電位側スイッチをさらに備えている請求項１に記載の回路。
前記低電位側スイッチは、前記低電位側スイッチの両端の電圧の関数として前記低電位側スイッチを制御する第２の制御回路に結合されている請求項１９に記載の回路。
前記低電位側スイッチは、低電位側スイッチがオフ状態にある間に前記低電位側スイッチの両端の電圧が低電位側しきい値を割り込んで該しきい値未満となったときに、低電位側オン時間中ある遅延時間の後にオンにされる請求項２０に記載の回路。
前記遅延時間は実質的にゼロである請求項２１に記載の回路。
フィードバック制御ループを提供するように前記負荷と前記第２の制御回路の間に結合されたフィードバック回路をさらに備えており、前記第２の制御回路は前記負荷に伝達される電力を調節するように前記遅延時間を変更する請求項２１に記載の回路。
前記高電位側スイッチは、前記高電位側スイッチの両端の電圧が高電位側しきい値を割り込んで該しきい値未満となったときに高電位側オン時間の間オンにされている請求項１９に記載の回路。
前記低電位側スイッチは、前記低電位側スイッチの両端の電圧が低電位側しきい値を割り込んで該しきい値未満となったときに低電位側オン時間中ある遅延時間の後にオンにされている請求項２４に記載の回路。
前記高電位側オン時間と前記低電位側オン時間は実質的に固定されている請求項２５に記載の回路。
前記高電位側オン時間と前記低電位側オン時間は実質的に等しい請求項２５に記載の回路。
前記高電位側オン時間は、前記高電位側オン時間中の負荷の両端の電圧を前記低電位側オン時間中の負荷の両端の電圧と実質的に等しく維持させるように調整されている請求項２５に記載の回路。
前記遅延時間は実質的にゼロである請求項２５に記載の回路。
前記高電位側スイッチは、前記高電位側スイッチのオフの間に前記高電位側スイッチの両端の電圧の傾斜が変化したときに高電位側オンの間オンにされている請求項１９に記載の回路。
前記低電位側スイッチは、低電位側スイッチがオフの間に前記低電位側スイッチの両端の電圧の傾斜が変化したときにある遅延時間の後に低電位側オンの間オンにされている請求項３０に記載の回路。
前記高電位側オン時間と前記低電位側オン時間は実質的に固定されている請求項３１に記載の回路。
前記高電位側と前記低電位側のスイッチの両端の電圧の傾斜の変化が、前記高電位側と前記低電位側のスイッチの両端の傾斜の極性の変化である請求項３１に記載の回路。
前記高電位側オン時間と前記低電位側オン時間は実質的に等しい請求項３１に記載の回路。
前記高電位側オン時間は、前記高電位側オン時間中における負荷の両端の電圧を前記低電位側オン時間中における負荷の両端の電圧と実質的に等しく維持するように調整されている請求項３１に記載の回路。
前記高電位側オン時間中における負荷の両端の電圧は前記高電位側オン時間の開始からある遅延の後に検知される請求項３５に記載の回路。
前記低電位側オン時間中における負荷の両端の電圧は前記低電位側オン時間の開始からある遅延の後に検知される請求項３５に記載の回路。
前記遅延時間は実質的にゼロである請求項３１に記載の回路。
フィードバック制御ループを提供するように前記負荷と前記第２の制御回路の間に結合されたフィードバック回路をさらに備えており、前記第２の制御回路は前記負荷に伝達される電力を調節するように前記遅延時間を変更する請求項３１に記載の回路。
前記低電位側スイッチは低電位側集積回路内に含まれている請求項３１に記載の回路。
前記低電位側集積回路はさらに前記低電位側オン時間を生成させる前記第２の制御回路を備えている請求項４０に記載の回路。
前記低電位側集積回路はさらに前記高電位側スイッチのオフ切り替えを検知するための検知回路を備えている請求項４０に記載の回路。
前記検知回路は前記低電位側スイッチの両端の電圧を監視することによって前記高電位側スイッチの前記オフ切り替えを検知している請求項４２に記載の回路。
前記高電位側スイッチは高電位側集積回路内に含まれている請求項３０に記載の回路。
前記高電位側集積回路はさらに前記高電位側オン時間を生成させる前記制御回路を備えている請求項４４に記載の回路。
前記高電位側集積回路はさらに前記高電位側スイッチのオフ切り替えを検知するための検知回路を備えている請求項４５に記載の回路。
前記検知回路は前記高電位側スイッチの両端の電圧を監視することによって前記低電位側スイッチの前記オフ切り替えを検知している請求項４６に記載の回路。
低電位側スイッチと、
前記低電位側スイッチと結合された高電位側スイッチと、
前記低電位側スイッチと結合された低電位側コンデンサと、
前記低電位側コンデンサと前記高電位側スイッチと結合させた高電位側コンデンサと、
前記低電位側スイッチと高電位側スイッチの間の接続点と、前記低電位側コンデンサと前記高電位側コンデンサとの間の接続点との間に接続した負荷であって、前記高電位側スイッチは前記低電位側スイッチのオフ切り替えに応答して前記高電位側スイッチの両端の電圧の関数として高電位側オンの間オンになっている負荷と、
を備えるハーフブリッジ回路。
前記低電位側スイッチは、前記高電位側スイッチのオフ切り替えに応答して前記低電位側スイッチの両端の電圧の関数としてある遅延時間後の低電位側オンの間オンにさせる請求項４８に記載のハーフブリッジ回路。
前記高電位側オン時間と前記低電位側オン時間は実質的に固定されている請求項４９に記載の回路。
前記高電位側スイッチは、前記高電位側スイッチの両端の電圧の傾斜の時間の経過に伴う関数として前記高電位側オンの間オンになる請求項４８に記載の回路。
前記高電位側スイッチは、前記高電位側スイッチのオフの間に前記高電位側スイッチの両端の電圧が第１のしきい値を割り込んで該値未満になったときに前記高電位側オンの間オンになる請求項４８に記載の回路。
前記高電位側オン時間と前記低電位側オン時間のうちの一方は、前記高電位側オン時間中における負荷の両端の電圧を、前記低電位側オン時間中における負荷の両端の電圧と実質的に等しく維持するように調整される請求項４９に記載のハーフブリッジ回路。
前記負荷の両端の電圧は前記高電位側オン時間中のある一定の期間にわたって検知される請求項４８に記載のハーフブリッジ回路。
前記負荷の両端の電圧が前記低電位側オン時間中のある一定の期間にわたって検知される請求項４９に記載のハーフブリッジ回路。
前記遅延時間は実質的にゼロである請求項４９に記載のハーフブリッジ回路。
前記負荷に伝達される電力を調節させるように前記遅延時間を変更するために前記負荷と前記低電位側スイッチの間に結合したフィードバック回路をさらに備える請求項４９に記載のハーフブリッジ回路。
前記低電位側スイッチはハーフブリッジ回路の低電位側集積回路内に含まれている請求項４９に記載のハーフブリッジ回路。
前記低電位側集積回路はさらに、前記低電位側オン時間を生成させるように前記低電位側スイッチと結合された低電位側制御回路を備えている請求項５８に記載のハーフブリッジ回路。
前記低電位側制御回路は前記高電位側スイッチのオフ切り替えを検知するように結合されている請求項５９に記載のハーフブリッジ回路。
前記低電位側制御回路は、前記低電位側スイッチの両端の電圧を監視することによって、前記高電位側スイッチのオフ切り替えを検知する請求項６０に記載のハーフブリッジ回路。
前記高電位側スイッチはハーフブリッジ回路の高電位側集積回路内に含まれている請求項４８に記載のハーフブリッジ回路。
前記高電位側集積回路はさらに、前記高電位側オン時間を生成させるように前記高電位側スイッチと結合された高電位側制御回路を備えている請求項６２に記載のハーフブリッジ回路。
前記高電位側制御回路は前記低電位側スイッチのオフ切り替えを検知するように結合されている請求項６３に記載のハーフブリッジ回路。
前記高電位側制御回路は、前記高電位側スイッチの両端の電圧を監視することによって、前記低電位側スイッチのオフ切り替えを検知する請求項６４に記載のハーフブリッジ回路。
スイッチングモードの電源内に含まれている請求項４９に記載のハーフブリッジ回路。
電力変換回路内に含まれている請求項４９に記載のハーフブリッジ回路。
前記低電位側スイッチと前記高電位側スイッチの各々は金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）を備えている請求項４９に記載のハーフブリッジ回路。
負荷と結合されたスイッチング手段であって、前記負荷の両端に第１のオン時間中では第１の極性をもつ電圧を印加し、かつ第２のオン時間中ではこれと反対の極性をもつ電圧を印加するためのスイッチング手段と、
第１のオン期間中の第１の検知期間の間並びに第２のオン期間中の第２の検知期間の間に前記負荷の両端の電圧を検知するために前記負荷と結合された検知手段であって、前記スイッチング手段は前記第１のオン期間の間における前記負荷の両端の電圧の大きさを前記第２のオン期間の間における前記負荷の両端の電圧と実質的に等しく維持するように制御を受けている検知手段と、
を備える回路。
前記検知手段は第１と第２の検知期間の継続時間にわたって検知信号を発生させる請求項６９に記載の回路。
前記検知信号の大きさは、前記第１と第２の検知期間の間における前記負荷の両端の電圧の大きさに従って調整される請求項７０に記載の回路。
前記検知手段は、コンデンサと前記コンデンサの充電と放電のために該コンデンサと結合された電流充電手段とを備えている請求項７１に記載の回路。
前記電流充電手段は、前記第１と第２の検知期間の間における前記負荷の両端の電圧の大きさに応答して前記コンデンサを充放電させるように電流を調整する請求項７２に記載の回路。